KR101001222B1 - 스위치용 고전자 이동도 트랜지스터 및 그 제조방법 - Google Patents

스위치용 고전자 이동도 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101001222B1
KR101001222B1 KR1020080094163A KR20080094163A KR101001222B1 KR 101001222 B1 KR101001222 B1 KR 101001222B1 KR 1020080094163 A KR1020080094163 A KR 1020080094163A KR 20080094163 A KR20080094163 A KR 20080094163A KR 101001222 B1 KR101001222 B1 KR 101001222B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
high electron
electron mobility
mobility transistor
Prior art date
Application number
KR1020080094163A
Other languages
English (en)
Other versions
KR20100034919A (ko
Inventor
최홍구
한철구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080094163A priority Critical patent/KR101001222B1/ko
Publication of KR20100034919A publication Critical patent/KR20100034919A/ko
Application granted granted Critical
Publication of KR101001222B1 publication Critical patent/KR101001222B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10344Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 게이트 전극 하부에 AlGaN층을 두껍게 형성하여 게이트 전극 하부에 형성된 채널에만 2DEG층이 형성되지 않도록 함으로써, 소자의 노멀 오프 상태를 구현하는 스위치용 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 스위치용 고전자 이동도 트랜지스터는 기판 상부에 형성되고, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부에 형성되고, AlxGa1-xN으로 이루어진 장벽층; 상기 장벽층 상부에 형성되고, AlxGa1-xN 및 AlyGa1-yN 중 어느 하나로 이루어진 재성장층; 상기 재성장층이 형성된 영역을 제외한 상기 장벽층 상부에 형성된 패시베이션층; 상기 재성장층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함함에 기술적 특징이 있다.
고전자 이동도 트랜지스터, HEMT, 스위치, 노멀 오프

Description

스위치용 고전자 이동도 트랜지스터 및 그 제조방법{High electron mobility transistor for switch and method for manufacturing thereof}
본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 게이트 전극 하부에만 국소적으로 AlGaN층을 두껍게 형성하여 게이트 전극 하부에 형성된 채널에만 2DEG층이 형성되지 않도록 함으로써, 소자의 노멀 오프 상태를 구현하는 스위치용 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.
GaN계 화합물 반도체는 Si 및 GaAs에 비해 높은 항복전압 및 높은 전자포화속도를 갖으며, 열적ㆍ화학적으로 안정하다. 이처럼 GaN계 화합물 반도체는 기존의 다른 반도체 재료에 비해 뛰어난 특성을 지닌다. 그래서 GaN계 화합물 반도체는 기존의 화합물 반도체로는 한계가 있는 분야, 예컨대 고출력ㆍ고주파 특성이 요구되는 차세대 무선 통신 및 위성 통신 시스템, 고온 및 내열적 특성이 요구되는 엔진 제어 시스템 등으로 적용 범위가 확대되고 있다.
고전자 이동도 트랜지스터(High Electron Mobility Transistor, HEMT)는 상이한 밴드갭(band gap) 에너지를 갖는 2개의 반도체 재료의 이종접합에 의하여 2차원 전자가스(2-Dimensional Electron Gas, 2DEG)를 형성한다. 이종접합을 이루는 2개의 반도체 재료 중 좁은 밴드갭을 갖는 재료는 전자친화력을 갖기 때문에 많은 환경에서의 동작의 장점을 제공한다.
특히, GaN/AlxGa1 - xN 재료 시스템에서 제조되는 고전자 이동도 트랜지스터는 높은 전자밀도(1×1013/cm2이상), 높은 항복전압, 넓은 밴드갭, 큰 전도대 오프셋(off-set), 높은 전자 이동도(상온에서 1500cm2/Vs) 및 높은 전자포화속도를 보인다. 그리고 GaN계 고전자 이동도 트랜지스터는 출력 전력 밀도가 3∼10W/mm 정도로, 기존의 GaAs계 고전자 이동도 트랜지스터에 비해 10배 가까운 값을 얻을 수 있기 때문에 트랜지스터를 소형화할 수 있다.
GaN계 고전자 이동도 트랜지스터는 GaAs계 고전자 이동도 트랜지스터에 비해 3∼5배 이상의 높은 전압으로 동작이 가능하기 때문에 전원의 고전압화가 가능하고, 반대로 동작전류를 1/3∼1/5로 줄일 수 있어 주변 부품의 손실이 작아져 회로 전체의 저소비 전력화에 기여한다.
도 1은 종래에 따른 고전자 이동도 트랜지스터를 나타낸 단면도이다.
종래의 고전자 이동도 트랜지스터는 기판(110), 전이층(120), 버퍼층(130), 장벽층(150)이 차례로 형성된다. 이때, 상이한 밴드갭을 갖는 2개의 반도체 재료의 이종접합과 재료의 극성차이에 의하여 버퍼층(130)과 장벽층(150) 사이에 2DEG 층(140)이 자발적으로 생성된다.
그리고 소스 전극(160)과 드레인 전극(170)은 장벽층(150)을 식각한 후, 버퍼층(130) 표면에 형성되는데, 이는 소스 전극(160)과 드레인 전극(170)의 접촉저항을 낮추기 위해서이다.
마지막으로 게이트 전극(180)이 장벽층(150) 상부에 형성된다.
그러나 이와 같은 종래의 고전자 이동도 트랜지스터는 그 구조의 특성상 2DEG층이 항상 존재하기 때문에 소자는 항상 켜져있는 노멀 온(normally on) 상태를 유지하며, 소자를 끄기 위해서는 항상 전압을 가해주어야 한다. 따라서 대기 상태의 전력소모가 커서 스위치로 사용하기 어려운 문제점이 있다.
또한, 종래의 고전자 이동도 트랜지스터의 노멀 온 상태의 문제점을 해결하기 위해, 게이트 전극 하부에 형성된 채널 부분을 식각하거나 플루오린(F2) 가스를 이용하여 노멀 오프(normally off)를 구현하기도 하였으나, 식각에 의한 손상 및 불필요한 절연막의 형성 등 기술적으로 어렵다는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 게이트 전극 하부에만 국소적으로 AlGaN층을 두껍게 형성함으로써, 압전효과에 의한 극성을 줄여 게이트 전극 하부에 형성된 채널에만 2DEG층이 형성되지 않도록 하여 소자의 노멀 오프 상태를 구현하는 스위치용 고전자 이동도 트랜지스터 및 그 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판 상부에 형성되고, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부에 형성되고, AlxGa1-xN으로 이루어진 장벽층; 상기 장벽층 상부에 형성되고, AlxGa1-xN 및 AlyGa1-yN 중 어느 하나로 이루어진 재성장층; 상기 재성장층이 형성된 영역을 제외한 상기 장벽층 상부에 형성된 패시베이션층; 상기 재성장층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함하는 스위치용 고전자 이동도 트랜지스터에 의해 달성된다.
또한, 본 발명의 상기 2DEG층은 상기 재성장층 하부를 제외한 영역에 형성됨이 바람직하다.
또한, 본 발명의 상기 재성장층은 상기 장벽층보다 두꺼움이 바람직하다.
또한, 본 발명의 상기 버퍼층은 GaN로 이루어짐이 바람직하다.
또한, 본 발명의 상기 AlxGa1-xN와 AlyGa1-yN은 0<y<x<1을 만족함이 바람직하다.
또한, 본 발명의 다른 목적은 기판 상부에 버퍼층을 형성하는 단계; 상기 버퍼층 상부에 AlxGa1 - xN으로 이루어진 장벽층을 형성하는 단계; 상기 장벽층 상부에 패시베이션층을 형성한 후, 패터닝하여 상기 장벽층을 노출시키는 단계; 노출된 상기 장벽층 상부에 상기 장벽층보다 두껍게 AlxGa1-xN 및 AlyGa1-yN 중 어느 하나로 이루어진 재성장층을 형성하는 단계; 상기 패시베이션층 상부에 소스 전극과 드레인 전극을 형성한 후, 열처리하는 단계; 및 상기 재성장층 상부에 게이트 전극을 형성하는 단계를 포함하는 스위치용 고전자 이동도 트랜지스터의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 재성장층은 에피택셜 성장법으로 형성됨이 바람직하다.
따라서, 본 발명의 스위치용 고전자 이동도 트랜지스터 및 그 제조방법은 게이트 전극 하부에 위치한 AlGaN층을 두껍게 형성하여 게이트 전극 하부에 형성된 채널만 2DEG층이 형성되지 않도록 하여 소자의 노멀 오프 상태를 구현함으로써, 이후 게이트 전극에 인가하는 전압의 세기에 의해 채널 생성 및 조절이 가능한 노멀 온 상태의 소자를 구현할 수 있는 효과가 있다.
또한, 게이트 전극 하부에 형성된 채널만 국소적으로 전자가스의 농도를 줄여 소스 전극과 드레인 전극 하부에 위치한 채널은 여전히 저항이 낮은 2DEG층이 존재하도록 함으로써, 별도의 이온주입 등의 추가 공정 없이도 소스 전극과 드레인 전극 하부에 위치한 채널의 저항을 낮게 유지할 수 있어 쉽게 고출력 소자를 구현할 수 있는 효과가 있다.
또한, 플라즈마나 식각으로 인한 소자의 표면 거칠어짐 또는 식각 가스로 인한 손상을 최소화하면서 노멀 오프 상태의 소자를 구현할 수 있는 효과가 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
[실시예]
도 2는 본 발명에 따른 스위치용 고전자 이동도 트랜지스터의 단면도이다.
본 발명의 고전자 이동도 트랜지스터(High Electron Mobility Transistor, HEMT)는 기판(210), 전이층(220), 버퍼층(230), 2DEG층(240), 장벽층(250), 패시베이션층(260), 재성장층(250a), 소스 전극(270), 드레인 전극(280) 및 게이트 전극(290)을 포함한다.
기판(210)은 실리콘 카바이드(SiC), 사파이어(Al2O3), 실리콘(Si) 등의 절연기판이 사용될 수 있다.
전이층(220)은 기판(210) 상부에 위치하며, 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 등이 사용될 수 있다.
버퍼층(230)은 전이층(220) 상부에 위치하며, 밴드갭(band gap)과 극성 차이로 인해 자발적으로 생성되는 2DEG층(240)을 포함한다. 버퍼층(230)은 질화물계 화합물 반도체로 이루어질 수 있으며, 특히 질화갈륨(GaN)로 이루어짐이 바람직하다.
2DEG층(2-Dimensional Electron Gas, 240)은 버퍼층(230) 내부 중 장벽층(250)과 맞닿은 부분에 위치하되, 게이트 전극(290) 하부를 제외한 영역에 존재한다.
2DEG층(240)은 장벽층(250)의 AlxGa1-xN(0<x<1)이 버퍼층(230)의 GaN 보다 넓은 밴드갭을 가지고 있으며 장벽층(250)과 버퍼층(230)의 극성차이로 인해 생성 되는 것으로, 이러한 에너지 밴드갭의 불연속성과 극성차이에 의해 자유전하는 보다 넓은 밴드갭을 가진 물질로부터 보다 좁은 밴드갭을 가진 물질로 전달된다. 전하는 이들 두 층 사이의 계면에 축적되어 소스 전극(270)과 드레인 전극(280) 사이에서 전류가 흐를 수 있게 하는 2DEG를 발생시킨다.
장벽층(250)은 버퍼층(230) 상부에 위치하며, 버퍼층(230)의 GaN 보다 넓은 밴드갭을 가진 물질인 AlGaN으로 이루어짐이 바람직하다.
AlGaN은 AlxGa1 -xN(0<x<1)일 수 있으며, x의 값은 0.3 내지 0.9임이 바람직하다. 그리고 Al의 몰분율이 크면 전자밀도를 증가시키지만 결정의 질을 떨어뜨리고 AlGaN의 성장을 어렵게 한다. 따라서, 결정의 문제나 과도전류의 문제가 없다면 Al의 몰분율을 크게 하는 것이 바람직하다.
재성장층(250a)은 장벽층(250) 상부에 위치하는 것으로, 정확히 말하면 게이트 전극(290) 하부에 존재하는 장벽층(250) 상부에 위치한다. 그리고 재성장층(250a)은 장벽층과 동일한 조성인 AlxGa1 -xN(0<x<1)로 이루어져 있으며, 그 두께는 장벽층(250)보다 두꺼운 것이 바람직하다.
이렇게 장벽층(250) 상부에 장벽층(250)보다 두껍게 재성장층(250a)을 형성하는 이유는 게이트 전극(290) 하부에 2DEG의 형성을 방해하여 고전자 이동도 트랜지스터의 노멀 오프(normally off) 상태를 구현하기 위해서이다.
즉, 장벽층(250) 상부에 장벽층(250)보다 두꺼운 재성장층(250a)을 형성하면 전하를 공급해 줄 수 있는 캐패시턴스가 감소하고 장벽층(250)의 응력이 완 화(stress relaxation)되어 압전효과(piezoelectric effect)의 영향력이 떨어진다. 이 때문에 전자농도가 감소하여 게이트 전극(290) 하부에 2DEG의 형성을 방해하여 불연속적인 2DEG층(240)을 가지게 함으로써, 게이트 전극(290) 하부에 위치한 채널 내의 문턱전압(threshold votage)을 높이는 것이다.
노멀 오프 특성을 갖는 고전자 이동도 트랜지스터는 이후 게이트 전극(290)에 인가되는 전압의 세기에 의해 채널 생성 및 조절이 가능하게 되므로 스위치 용도로 사용될 수 있다.
패시베이션층(passivation layer, 260)은 고전자 이동도 트랜지스터의 기계적인 손상과 불순물의 침입을 방지하기 위한 것으로, 재성장층(250a)이 위치한 영역을 제외한 장벽층(250) 상부에 위치하며, 실리콘산화물(SixOy), 실리콘질화물(SixNy), 알루미늄질화물(AlN), 알루미늄산화물(AlxOy) 중 어느 하나 이상으로 이루어짐이 바람직하다.
게이트 전극(290)은 재성장층(250a) 상부에 위치한다. 게이트 전극(290)은 바람직하게 니켈(Ni), 백금(Pt), 텅스텐(W), 팔라듐(Pd), 크롬(Cr), 구리(Cu) 등의 합금 또는 질화물계 반도체 물질과 비오믹 콘택을 형성하는 다른 적당한 금속일 수 있으며, 그 형태에는 제한이 없다.
소스 전극(270) 및 드레인 전극(280)은 게이트 전극(290)의 양측에 형성되는 것으로, 티타늄(Ti), 알루미늄(Al), 니켈(Ni)의 합금 또는 질화물계 반도체 물질과 오믹 접합(ohmic contact)을 하는 다른 적당한 물질일 수 있다.
[다른 실시예]
도 3은 본 발명의 다른 실시예에 따른 스위치용 고전자 이동도 트랜지스터의 단면도이다.
본 발명의 다른 실시예는 이전에 설명한 실시예와 전체적으로 동일한 고전자 이동도 트랜지스터의 구조를 지니고 있으나, 장벽층(250)과 재성장층(250b)을 이루고 있는 물질의 조성이 다른 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 고전자 이동도 트랜지스터의 재성장층(250b)은 AlyGa1 -yN(0<y<x<1)로 이루어지며, y의 값은 0.1 내지 0.3임이 바람직하다.
재성장층(250b)이 장벽층(250)의 AlxGa1 -xN(0<x<1)과 동일한 조성으로 이루어져 있지 않을 경우에도 이전 실시예와 동일한 효과를 얻을 수 있다.
즉, 게이트 전극(290) 하부에 위치하는 장벽층(250) 상부에 장벽층(250)보다 두꺼운 재성장층(250a)을 형성하여 장벽층(250)의 응력을 완화(stress relaxation)시키고 게이트 전극(290) 하부에 위치한 채널의 문턱전압(threshold votage)을 높여 게이트 전극(290) 하부에 2DEG의 형성을 방해함으로써, 고전자 이동도 트랜지스터의 노멀 오프 상태를 구현할 수 있다.
도 4 내지 도 9는 본 발명의 스위치용 고전자 이동도 트랜지스터의 제조방법을 나타낸 단면도이다.
도 4를 참조하면, 기판(210) 상부에 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 등으로 전이층(220)이 형성되는데, 이 단계는 선택적으로 포함할 수 있다.
버퍼층(230)은 전이층(220) 상부에 형성된다. 버퍼층(230)은 GaN로 형성되는 것이 바람직하며, 에피택셜(epitaxial) 성장법을 사용하여 형성될 수 있다. 예를 들어, 버퍼층(230)은 800∼1200℃의 온도에서 트리메틸갈륨(Trimethylgalluim, TMG)과 암모니아를 각각 Ga와 N의 소스로 이용하고 수소를 캐리어 가스로 이용하여 형성된다. 버퍼층(230)의 두께는 0.5∼15㎛임이 바람직하다.
장벽층(250)은 버퍼층(230) 상부에 형성된다. 장벽층(250)은 AlxGa1 - xN로 형성되는 것이 바람직하며, 이 또한 에피택셜 성장법에 의해 형성될 수 있다. 예를 들어, 장벽층(250)은 900℃ 이상의 온도에서 트리메틸갈륨(Trimethylgalluim, TMG)과 트리메틸알루미늄(Trimethylalluminium, TMA), 암모니아를 각각 Ga, Al 및 N의 소스로 하는 MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 형성되나 이에 한정되는 것은 아니다. 장벽층(250)의 두께는 100∼1000Å임이 바람직하다.
도 5를 참조하면, 패시베이션층(260)은 장벽층(250) 상부에 형성된 후, 장벽층(250)의 일부가 노출되도록 패터닝된다.
패시베이션층(260)은 실리콘산화물(SixOy), 실리콘질화물(SixNy), 알루미늄질화물(AlN), 알루미늄산화물(AlxOy) 중 어느 하나 이상으로 이루어지며, 화학기상증착(Chemical Vapor Deposition, CVD), 열산화(건식/습식) 방법 등을 이용하여 형성 된다. 그리고 패시베이션층(260)은 리소그래피법(lithography method)에 의해 패터닝된다.
도 6 및 도 7을 참조하면, 재성장층(250a, 250b)은 노출된 장벽층(250) 상부에 장벽층(250)보다 두껍게 형성된다. 그 두께는 200∼2000Å임이 바람직하나 그 이상으로 형성되어도 무방하다. 재성장층(250a, 250b)을 형성함으로써, 이후에 형성될 게이트 전극 하부에 위치한 2DEG층(240)이 부분적으로 제거될 수 있다.
재성장층(250a)은 장벽층(250)과 동일한 물질인 AlxGa1-xN로 형성되는 것이 바람직하나(도 6), 장벽층(250)과 다른 조성을 갖는 AlyGa1-yN(0<y<x<1)로 형성될 수도 있다(도 7).
재성장층(250a, 250b)은 장벽층(250) 상부에 장벽층(250)보다 두껍게 형성되어 캐패시턴스를 감소시키고 장벽층(250)의 응력을 완화(stress relaxation)시켜 압전효과를 줄임이 바람직하다. 압전효과가 줄어든 부분의 채널은 문턱전압이 높아지게 되고, 문턱전압이 높아진 채널만 국소적으로 2DEG층이 형성되지 않는다.
이는 이후에 형성될 게이트 전극(290) 하부의 채널만 국소적으로 2DEG가 형성되지 않도록 하여, 노멀 오프 특성을 갖는 고전자 이동도 트랜지스터의 제조를 가능하게 한다.
재성장층(250a, 250b)은 CMP(Chemical Mechanical Polishing) 공정이나 에치백(etchback) 공정을 이용하여 평탄화될 수도 있으나, 이로 인해 재성장층(250a, 250b) 및 패시베이션층(260)에 손상이 갈 수 있으므로 재성장층(250a, 250b)을 형 성할 때 그 두께를 조절하는 것이 바람직하다.
도 8 및 도 9를 참조하면, 소스 전극(270), 드레인 전극(280)은 패시베이션층(260) 상부에 형성된 후 열처리 되어, 접촉저항을 낮춘 오믹 접합으로 형성된다. 그리고 게이트 전극(290)은 재성장층(250a, 250b) 상부에 비오믹 접합으로 형성된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1은 종래에 따른 고전자 이동도 트랜지스터의 단면도,
도 2는 본 발명의 실시예에 따른 스위치용 고전자 이동도 트랜지스터의 단면도,
도 3은 본 발명의 다른 실시예에 따른 스위치용 고전자 이동도 트랜지스터의 단면도,
도 4 내지 도 9는 본 발명의 스위치용 고전자 이동도 트랜지스터의 제조방법을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
210 : 기판 220 : 전이층
230 : 버퍼층 240 : 2DEG층
250 : 장벽층 250a, 250b : 재성장층
260 : 패시베이션층 270 : 소스 전극
280 : 드레인 전극 290 : 게이트 전극

Claims (8)

  1. 기판 상부에 형성되고, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층;
    상기 버퍼층 상부에 형성되고, AlxGa1-xN으로 이루어진 장벽층;
    상기 장벽층 상부에 형성되고, AlxGa1-xN으로 이루어진 재성장층;
    상기 재성장층이 형성된 영역을 제외한 상기 장벽층 상부에 형성된 패시베이션층;
    상기 재성장층 상부에 형성된 게이트 전극; 및
    상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극
    을 포함하는 스위치용 고전자 이동도 트랜지스터.
  2. 제 1항에 있어서,
    상기 2DEG층은 상기 재성장층 하부를 제외한 영역에 형성된 스위치용 고전자 이동도 트랜지스터.
  3. 제 1항에 있어서,
    상기 재성장층은 상기 장벽층보다 두꺼운 스위치용 고전자 이동도 트랜지스터.
  4. 제 1항에 있어서,
    상기 버퍼층은 GaN로 이루어진 스위치용 고전자 이동도 트랜지스터.
  5. 삭제
  6. 기판 상부에 버퍼층을 형성하는 단계;
    상기 버퍼층 상부에 AlxGa1-xN으로 이루어진 장벽층을 형성하는 단계;
    상기 장벽층 상부에 패시베이션층을 형성한 후, 패터닝하여 상기 장벽층을 노출시키는 단계;
    노출된 상기 장벽층 상부에 상기 장벽층보다 두껍게 AlxGa1-xN으로 이루어진 재성장층을 형성하는 단계;
    상기 패시베이션층 상부에 소스 전극과 드레인 전극을 형성한 후, 열처리하는 단계; 및
    상기 재성장층 상부에 게이트 전극을 형성하는 단계
    를 포함하는 스위치용 고전자 이동도 트랜지스터의 제조방법.
  7. 삭제
  8. 제 6항에 있어서,
    상기 재성장층은 에피택셜 성장법으로 형성되는 스위치용 고전자 이동도 트랜지스터의 제조방법.
KR1020080094163A 2008-09-25 2008-09-25 스위치용 고전자 이동도 트랜지스터 및 그 제조방법 KR101001222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080094163A KR101001222B1 (ko) 2008-09-25 2008-09-25 스위치용 고전자 이동도 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080094163A KR101001222B1 (ko) 2008-09-25 2008-09-25 스위치용 고전자 이동도 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100034919A KR20100034919A (ko) 2010-04-02
KR101001222B1 true KR101001222B1 (ko) 2010-12-15

Family

ID=42212932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094163A KR101001222B1 (ko) 2008-09-25 2008-09-25 스위치용 고전자 이동도 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101001222B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051561B1 (ko) 2010-04-14 2011-07-22 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US9525054B2 (en) 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
KR102055839B1 (ko) 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
CN112289860A (zh) * 2019-07-24 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法

Also Published As

Publication number Publication date
KR20100034919A (ko) 2010-04-02

Similar Documents

Publication Publication Date Title
US7956383B2 (en) Field effect transistor
JP5400266B2 (ja) 電界効果トランジスタ
KR101008272B1 (ko) 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
KR101497725B1 (ko) 공핍형 GaN 기반 FET를 이용하는 캐스코드 회로
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP4224737B2 (ja) 半導体素子
US20080079009A1 (en) Semiconductor device
JP5004403B2 (ja) 高電子移動度トランジスタ(hemt)
US8178898B2 (en) GaN-based semiconductor element
US8618578B2 (en) Field effect transistor
US20120193637A1 (en) Low gate-leakage structure and method for gallium nitride enhancement mode transistor
JPH10223901A (ja) 電界効果型トランジスタおよびその製造方法
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
JP2009059816A (ja) Ed型インバータ回路および集積回路素子
JP2006286741A (ja) 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP5520432B2 (ja) 半導体トランジスタの製造方法
KR100912592B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
KR101001222B1 (ko) 스위치용 고전자 이동도 트랜지스터 및 그 제조방법
TWI483397B (zh) 功率裝置及製造該功率裝置之方法
JP2011129607A (ja) GaN系MOS型電界効果トランジスタ
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
KR100894810B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2010010412A (ja) 半導体素子及びその製造方法
JP2007088186A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee