CN108376704A - 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法 - Google Patents

一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法 Download PDF

Info

Publication number
CN108376704A
CN108376704A CN201810116375.2A CN201810116375A CN108376704A CN 108376704 A CN108376704 A CN 108376704A CN 201810116375 A CN201810116375 A CN 201810116375A CN 108376704 A CN108376704 A CN 108376704A
Authority
CN
China
Prior art keywords
graphene
hetero
junctions
high frequency
hot electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810116375.2A
Other languages
English (en)
Other versions
CN108376704B (zh
Inventor
何荧峰
郑新和
彭铭曾
卫会云
刘三姐
李美玲
宋祎萌
仇鹏
安运来
王瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altman Beijing Semiconductor Technology Co ltd
Original Assignee
University of Science and Technology Beijing USTB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology Beijing USTB filed Critical University of Science and Technology Beijing USTB
Priority to CN201810116375.2A priority Critical patent/CN108376704B/zh
Priority to PCT/CN2018/079383 priority patent/WO2019153431A1/zh
Publication of CN108376704A publication Critical patent/CN108376704A/zh
Application granted granted Critical
Publication of CN108376704B publication Critical patent/CN108376704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66931BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法,属于半导体器件技术领域。该方法首先在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层,并在异质结上通过光刻技术生长电极;用离子刻蚀技术进行器件绝缘化;转移石墨烯至异质结表面作为基区,通过光刻技术形成基区电极;最后使用PEALD在石墨烯上生长GaN薄膜作为第二势垒层,并在表面形成金属集电区。本发明通过使用PEALD在石墨烯上沉积GaN作为第二势垒层,将石墨烯与GaN基宽禁带半导体材料相结合,发挥两种材料体系的优势,有效提升了热电子晶体管的性能,缩小器件尺寸。该方法热预算低,对石墨烯造成的损伤小,有效避免了器件在生产过程中造成的损伤。

Description

一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
技术领域
本发明涉及半导体器件技术领域,特别是指一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法。
背景技术
GaN材料的研究与应用是目前全球半导体研究的前沿和热点,是研制微电子器件、光电子器件的新型半导体材料,并与SiC、金刚石等半导体材料一起,被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。它具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力,在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。然而,GaN基半导体的发展仍有很大空间,人们一直在寻找能够解决GaN半导体材料“高密度位错、工作速度慢、散热性能不良、高集成和互联难度大”这些问题的解决途径。
GaN/AlGaN等氮化镓异质结材料形成的二维电子气的电子密度高,有利于实现大功率,使用AlGaN/GaN异质结制成的高电子迁移率晶体管(HEMT)在高温大功率方面有非常好的应用前景,是目前国际国内的研究热点。
单层石墨烯的厚度仅为0.34nm,是人类目前为止发现的最薄的二维材料。由于其十分良好的强度、柔韧、导电、导热、光学特性,在物理学、材料学、电子信息、计算机、航空航天等领域都得到了长足的发展。作为目前发现的最薄、强度最大、导电导热性能最强的一种新型纳米材料,石墨烯被称为“黑金”,是“新材料之王”,科学家甚至预言石墨烯将“彻底改变21世纪”。极有可能掀起一场席卷全球的颠覆性新技术新产业革命。
与常规的双极晶体管依靠电子和空穴载流子工作有所不同,热电子晶体管是依靠冷电子(与晶格热平衡的电子)和热电子来工作的。冷电子提供器件中不同层的电导,热电子携带输入信息,并使之在器件中放大。这种器件的典型结构很类似于双极晶体管,也具有发射区(E)、基区(B)和集电区(C)。在热电子晶体管的基区两侧各有一个势垒与发射区和集电区相连,势垒的作用是把冷电子束缚在它们各自的区域内,从发射区注入到基区的热电子具有足够大的能量穿过集电区的势垒,几乎与集电极电压无关,因此这种器件具有很高的输出阻抗R0。由于工艺和材料的原因,老式的热电子晶体管并没能引起人们的兴趣。老式的热电子晶体管使用金属作为基区,由于金属中热电子的平均自由程非常短,所以存在电子散射问题。显而易见的办法是减薄金属基区厚度,这将导致基区电阻变大同时金属的致密性也无法保障。石墨烯的出现给这个问题带来了转机,石墨烯具有类金属特性,石墨烯在室温下的载流子迁移率约为15000cm2/(V·s),这一数值超过了硅材料的10倍,这保证了热电子的准弹道输运,同时单层石墨烯非常薄,仅0.34nm。另外石墨烯的电子迁移率受温度变化的影响较小,50~500K之间的任何温度下,单层石墨烯的电子迁移率都在15000cm2/(V·s)左右,保证了器件在恶劣环境下也能正常工作。在工艺上对石墨烯的生产也已成熟,高品质的石墨烯模板可以通过剥离和转移获得,并有相关产品销售,所以石墨烯就成了代替金属基区的理想材料。
GaN易与AlN、InN等构成混晶,将其形成的异质结构用作发射极产生的二维电子气将提升载流子密度,结合二维电子气到石墨烯的电流传输机制可以有效提升发射极到基极的电子发射效率,再加上石墨烯的超薄基区,这种热电子晶体管有利于实现高频大功率器件。相应的基区到集电区的势垒层也需要换用GaN薄层,这样做相对于金属氧化物能使石墨烯到势垒层的热电子背散射最小化,从而提升电流增益效应。除此之外氮化镓还具有高的热导率、稳定的化学特性,结合石墨烯,将大幅提升器件的性能和恶劣环境下的工作能力。目前国际上已有石墨烯表面上氮化物的生长报道,因此在石墨烯上实现氮化镓的ALD生长不存在技术问题。
ALD是通过将气相前驱体脉冲交替地通入反应器并在沉积基体上化学吸附并反应而形成沉积膜的一种方法。由于ALD的自限制特征,其沉积得到的薄膜具有厚度可控,保形性好且均匀的优势。石墨烯表面具有化学惰性,在石墨烯表面生长薄膜需要先进行活化处理或在高温下进行生长。使用PEALD在石墨烯表面沉积氮化镓薄膜具有如下优势:1.PEALD中的提供的N源是Plasma气体,不需要很高的温度就能在石墨烯表面形成活性位点,防止石墨烯损伤。2.由于PEALD的自限制特征,可以通过循环次数来相对精确控制生长的GaN薄膜厚度,工艺简单可靠。3.国际上电子器件制作趋向纳米级,ALD沉积方法正越来越受到重视,人们不断对其进行各种技术改进,利用PEALD生长能更好的与新技术接轨,不断缩小器件尺寸。
发明内容
本发明要解决的技术问题是提供一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法,能把石墨烯和氮化镓的优势结合起来,有效提升热电子器件的效率,同时通过PEALD技术缩小器件尺寸。
该制备方法包括步骤如下:
(一)在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层,并在异质结上通过光刻技术生长电极;
(二)用离子刻蚀技术进行器件绝缘化;
(三)转移石墨烯至步骤(一)中异质结构表面作为基区,通过光刻技术形成基区电极;
(四)使用PEALD在步骤(三)中的石墨烯上生长GaN薄膜作为第二势垒层,并在GaN薄膜表面形成金属集电区,完成高频氮化镓/石墨烯异质结热电子晶体管的制备。
其中,步骤(一)中在GaN衬底上通过MOCVD沉积Ⅲ族氮化物三元合金材料薄膜层形成异质结构,沉积的薄膜层厚度为10~15nm;步骤(一)中异质结构以GaN和Ⅲ族氮化物三元合金材料交界面作为发射区,以Ⅲ族氮化物三元合金材料作为第一势垒层。
步骤(一)中发射区的发射电极为Ti/Al/Ni/Au,Ti/Al/Mo/Au,Ti/Al/Ti/Au金属叠层中的一种,采用lift-off工艺形成;
lift-off工艺的具体过程为:
(1)在生长的异质结表面旋涂光刻胶,定义出电极的位置和形状;
(2)利用显影技术将需要生长发射区电极位置的光刻胶去除;
(3)利用电子束蒸发方式在步骤(2)获得的图形表面逐层生长金属,随后放入丙酮中,去除光刻胶及光刻胶上金属,获得发射电极。
步骤(一)中形成发射区的发射电极采用lift-off工艺形成后进行快速退火,退火在真空环境或惰性气体的保护中进行,退火温度为800~900℃,退火时间为0.5~2分钟。
步骤(二)中离子刻蚀为在BCl3/Cl2环境中低能离子刻蚀,刻蚀深度为140-160nm。
步骤(三)采用MOCVD生长转移的方法在异质结表面获得石墨烯,然后采用lift-off工艺在石墨烯表面形成基区电极,基区电极为Ti/Pd/Au金属叠层。
步骤(三)采用MOCVD生长转移的方法在异质结表面获得石墨烯层数为1~4层。
步骤(三)石墨烯表面生成基区电极后通过光刻和离子刻蚀进行石墨烯图案化,其中光刻时,先旋涂MMA光刻胶作为缓冲层,再涂上正性光刻胶,最后用离子刻蚀机和氧等离子体进一步去除多余石墨烯。
步骤(四)中利用PEALD在石墨烯表面沉积GaN第二势垒层,以三乙基镓和Ar/N2/H2分别作为Ga源和N源,第二势垒层厚度为10~15nm,其中Ar/N2/H2混合气体中三种气体体积Ar:N2:H2为1:3:6。
步骤(四)中在GaN薄膜上通过lift-off工艺制备金属集电区,并在400℃下退火5分钟。
本发明的上述技术方案的有益效果如下:
本发明在传统热电子器件的基础上,对热电子器件的结构做出了调整,采用异质结作为发射区并使用Ⅲ族氮化物三元合金材料作为第一势垒层,同时在石墨烯上使用PEALD的方法生成GaN薄膜作为第二势垒层。这种做法有以下三点优点:
1、使用异质结作为发射区并使用Ⅲ族氮化物三元合金材料作为第一势垒层可以减少工艺步骤;
2、使用异质结产生的二维电子气将提升载流子密度,结合二维电子气到石墨烯的电流传输机制可以有效提升发射极到基极的电子发射效率;
3、在石墨烯上用PEALD生长GaN薄膜,结合石墨烯高载流子迁移率和GaN宽禁带的优势,进一步提升热电子器件效率,简化生产工艺,缩小器件尺寸。
附图说明
图1为本发明的高频氮化镓/石墨烯异质结热电子晶体管的制备方法程示意图;
图2为本发明实施例中具体制备工艺过程示意图,其中,(a)为步骤(一)操作,(b)为步骤(二)操作,(c)为步骤(三)操作,(d)为步骤(四)操作,(e)为步骤(五)操作,(f)为步骤(六)操作,(g)为步骤(七)操作;
图3为本发明高频氮化镓/石墨烯异质结热电子晶体管的能带图,其中,(a)为平衡状态,(b)为加电压状态;
图4为本发明的高频氮化镓/石墨烯异质结热电子晶体管的结构示意图。
其中:10-GaN衬底;20-AlGaN薄膜;30-发射区电极;40-石墨烯薄膜;50-基区电极;60-GaN薄膜;70-集电区。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
原有热电子晶体管采用重掺杂Si衬底作为基区,然而获得的电流密度却很低,这限制了热电子器件在高频下的使用。同时,旧热电子晶体管采用金属氧化物作为第二势垒层,其生长流程复杂,且性能不如人意。
为了克服以上缺点,结合石墨烯和氮化镓的优势,进一步提升热电子器件的性能,本发明提供一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法。
如图1所示,该制备方法大致步骤如下:
(一)在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层,并在异质结上通过光刻技术生长电极;
(二)用离子刻蚀技术进行器件绝缘化;
(三)转移石墨烯至步骤(一)中异质结构表面作为基区,通过光刻技术形成基区电极;
(四)使用PEALD在步骤(三)中的石墨烯上生长GaN薄膜作为第二势垒层,并在GaN薄膜表面形成金属集电区,完成高频石墨烯/氮化镓结构的热电子晶体管制备。
制得的热电子晶体管结构如图4所示。
在具体操作过程中,按如下步骤进行制备:
(一)如图2(a),提供1.2μmGaN衬底10,在GaN衬底10上生长Ⅲ族氮化物三元合金材料形成异质结构;具体为:让GaN衬底10在1100℃的MOCVD中外延生长10~15nm的AlGaN薄膜20形成异质结构,其中Al的摩尔组分浓度为25%~30%。
(二)如图2(b),在步骤(一)所得异质结构上直接形成发射区电极30;具体为:
在步骤(一)生长的异质结构表面旋涂光刻胶,定义出发射区电极30的位置和形状,利用显影技术将需要生长发射区电极30位置的光刻胶去除,利用电子束蒸发方式在获得的图形表面逐层生长Ti/Al/Ni/Au,随后放入丙酮中,去除光刻胶及光刻胶上金属,获得电极。随后让产品在真空环境或惰性气体的保护中进行退火以形成欧姆接触,退火温度为800~900℃,退火时间为0.5~2分钟。
(三)如图2(c),对步骤(二)所得产品进行低能离子刻蚀;具体为:
将步骤(二)得到的样品放入包含Cl2和BCl3工艺气体环境中进行低能离子刻蚀,刻蚀深度为140-160nm。
(四)如图2(d),转移石墨烯至步骤(三)所得产品;具体为:
采用MOCVD在铜片上生长单层石墨烯,温度为1000℃,源采用H2和CH4气体。随后在铜上生长的石墨烯薄膜40上旋涂PMMA材料,将PMMA面朝上放置在铜蚀刻剂中一段时间使铜完全溶解。将获得的PMMA/石墨烯膜转移到10%HCl中放大约20分钟。最后,将该膜用去离子水冲洗一段时间,并转移到图案化的GaN/AlGaN晶片上,最后去除PMMA得到石墨烯薄膜40。
(五)如图2(e),通过lift-off技术在步骤(四)所得石墨烯表面形成基区电极,并通过光刻和离子刻蚀技术图案化石墨烯,进行器件绝缘化;具体为:
通过lift-off技术在石墨烯表面形成基区电极50,lift-off技术前面已描述,不再重复。随后在石墨烯层表面旋涂MMA材料作为缓冲层,再用正光刻胶对其进行图案化。在图案化后使用离子刻蚀机去除多余石墨烯,并用Plasma气体冲击表面。最后将产品放在丙酮溶液中清理石墨烯层表面。
(六)如图2(f),在步骤(五)石墨烯表面通过PEALD沉积GaN薄膜60作为第二势垒层;具体为:先用UV/Ozone对步骤(五)中产品在100W功率下预处理30s,活化石墨烯表面。紧接着将样品送入PEALD反应室中,将样品台的温度升高至200℃,使用三乙基镓GaEt3和Ar/N2/H2(1:3:6)分别作为Ga源和N源,在生长参数为:0.5s GaEt3dose/25s purge/50splasma/15s purge的条件下沉积100个周期,得到膜厚约为10~15nm的GaN薄膜60。
(七)如图2(g),在步骤(六)沉积的GaN势垒层上通过lift-off技术形成集电区70,并在惰性气体环境中退火4分钟,温度为400℃。最后得到高频氮化镓/石墨烯异质结热电子晶体管。
上述过程制得的热电子晶体管在平衡状态和加电压状态的能带图分别如图3(a)、图3(b)所示。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:包括步骤如下:
(一)在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层,并在异质结上通过光刻技术生长电极;
(二)用离子刻蚀技术进行器件绝缘化;
(三)转移石墨烯至步骤(一)中异质结构表面作为基区,通过光刻技术形成基区电极;
(四)使用PEALD在步骤(三)中的石墨烯上生长GaN薄膜作为第二势垒层,并在GaN薄膜表面形成金属集电区,完成高频石墨烯/氮化镓结构的热电子晶体管制备。
2.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(一)中在GaN衬底上通过MOCVD沉积Ⅲ族氮化物三元合金材料薄膜层形成异质结构,沉积的薄膜层厚度为10~15nm;步骤(一)中异质结构以GaN和Ⅲ族氮化物三元合金材料的交界面作为发射区,以Ⅲ族氮化物三元合金材料作为第一势垒层。
3.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(一)中发射区的发射电极为Ti/Al/Ni/Au,Ti/Al/Mo/Au,Ti/Al/Ti/Au金属叠层中的一种,采用lift-off工艺形成;
lift-off工艺的具体过程为:
(1)在生长的异质结表面旋涂光刻胶,定义出电极的位置和形状;
(2)利用显影技术将需要生长发射区电极位置的光刻胶去除;
(3)利用电子束蒸发方式在步骤(2)获得的图形表面逐层生长金属,随后放入丙酮中,去除光刻胶及光刻胶上金属,获得发射电极。
4.根据权利要求3所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(一)中形成发射区的发射电极采用lift-off工艺形成后进行快速退火,退火在真空环境或惰性气体的保护中进行,退火温度为800~900℃,退火时间为0.5~2分钟。
5.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(二)中离子刻蚀为在BCl3/Cl2环境中低能离子刻蚀,刻蚀深度为140-160nm。
6.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(三)采用MOCVD生长转移的方法在异质结表面获得石墨烯,然后采用lift-off工艺在石墨烯表面形成基区电极,基区电极为Ti/Pd/Au金属叠层。
7.根据权利要求6所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(三)采用MOCVD生长转移的方法在异质结表面获得石墨烯层数为1~4层。
8.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(三)石墨烯表面生成基区电极后通过光刻和离子刻蚀进行石墨烯图案化,其中光刻时,先旋涂MMA光刻胶作为缓冲层,再涂上正性光刻胶,最后用离子刻蚀机和氧等离子体进一步去除多余石墨烯。
9.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(四)中利用PEALD在石墨烯表面沉积GaN第二势垒层,以三乙基镓和Ar/N2/H2分别作为Ga源和N源,第二势垒层厚度为10~15nm,其中,Ar/N2/H2混合气体中三种气体体积Ar:N2:H2为1:3:6。
10.根据权利要求1所述的高频氮化镓/石墨烯异质结热电子晶体管的制备方法,其特征在于:所述步骤(四)中在GaN薄膜上通过lift-off工艺制备金属集电区,并在400℃下退火5分钟。
CN201810116375.2A 2018-02-06 2018-02-06 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法 Active CN108376704B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810116375.2A CN108376704B (zh) 2018-02-06 2018-02-06 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
PCT/CN2018/079383 WO2019153431A1 (zh) 2018-02-06 2018-03-18 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810116375.2A CN108376704B (zh) 2018-02-06 2018-02-06 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN108376704A true CN108376704A (zh) 2018-08-07
CN108376704B CN108376704B (zh) 2019-02-26

Family

ID=63017359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810116375.2A Active CN108376704B (zh) 2018-02-06 2018-02-06 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法

Country Status (2)

Country Link
CN (1) CN108376704B (zh)
WO (1) WO2019153431A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4148922A1 (en) 2021-09-08 2023-03-15 Siemens Gamesa Renewable Energy A/S Facility arrangement and method for connecting two or more facilities

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426266B1 (en) * 1997-12-22 2002-07-30 Nec Corporation Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics
CN103985741A (zh) * 2014-06-06 2014-08-13 中国科学院上海微系统与信息技术研究所 一种基于ald的石墨烯基热电子晶体管及其制备方法
US20140284552A1 (en) * 2013-03-20 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Graphene base transistor with reduced collector area

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008055100A1 (de) * 2008-12-22 2010-07-01 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Unipolarer Hetero-Junction-Sperrschicht-Transistor
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
EP2608267B1 (en) * 2011-12-23 2019-02-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik P-type graphene base transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426266B1 (en) * 1997-12-22 2002-07-30 Nec Corporation Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics
US20140284552A1 (en) * 2013-03-20 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Graphene base transistor with reduced collector area
CN103985741A (zh) * 2014-06-06 2014-08-13 中国科学院上海微系统与信息技术研究所 一种基于ald的石墨烯基热电子晶体管及其制备方法

Also Published As

Publication number Publication date
WO2019153431A1 (zh) 2019-08-15
CN108376704B (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN105931999B (zh) 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
CN105810728B (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
JP3430206B2 (ja) 半導体素子の製造方法及び半導体素子
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
JP2004165387A (ja) GaN系電界効果トランジスタ
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
JP2008263212A (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
CN108376704B (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN111048471B (zh) n沟道和p沟道增强型GaN器件集成结构的制备方法
CN111863957A (zh) 一种常闭型高电子迁移率晶体管及其制造方法
CN113838816B (zh) 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN111739947B (zh) 一种横向结构impatt二极管及其制备方法
CN114497038A (zh) 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法
CN114582861A (zh) 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件
CN108231871B (zh) 一种MoS2基量子阱型调制掺杂场效应晶体管及其制备方法
CN112510089A (zh) 基于插指状复合金刚石层的GaN HEMT及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220829

Address after: D1-D2, Building 2, No. 15, Wenliang Street, Shunyi District, Beijing 101399 (Science and Technology Innovation Industry Functional Area)

Patentee after: Altman (Beijing) semiconductor technology Co.,Ltd.

Address before: 100083 No. 30, Haidian District, Beijing, Xueyuan Road

Patentee before: University OF SCIENCE AND TECHNOLOGY BEIJING

TR01 Transfer of patent right