CN105931999B - 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 - Google Patents
薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN105931999B CN105931999B CN201610255919.4A CN201610255919A CN105931999B CN 105931999 B CN105931999 B CN 105931999B CN 201610255919 A CN201610255919 A CN 201610255919A CN 105931999 B CN105931999 B CN 105931999B
- Authority
- CN
- China
- Prior art keywords
- potential barrier
- layers
- grid
- algan
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明公开了一种薄势垒增强型AlGaN/GaN高电子迁移率晶体管器件及其制作方法，主要解决现有同类器件击穿性能差和输出电流小的问题。其技术方案是：在器件的SiN钝化层生长工艺中引入自对准技术、利用薄厚SiN钝化层对沟道的调制作用形成准LDD‑HEMT。该器件自下而上包括：衬底，AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、SiN钝化层和栅、源、漏电极，其中SiN钝化层包括两层，在完成栅极制作之后，先利用栅极的自对准作用淀积第一层SiN钝化层，然后在栅极与漏极之间靠近漏极区域淀积第二层SiN钝化层形成准LDD结构。本发明的器件的击穿电压和饱和输出电流高，且制作过程中引入的损伤小。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种AlGaN/GaN高电子迁移率晶体管，用于作为高速器件和高频器件。
背景技术
GaN材料具有良好的电学特性，如宽的禁带宽度、高击穿电场、高热导率、耐腐蚀、抗辐射等，被誉为是继第一代Ge、Si半导体材料和第二代GaAs、InP化合物半导体材料之后的第三代半导体材料，是制作高频、高温、高压、大功率电子器件和短波长、大功率光电子器件的理想材料。同时由于极化效应，形成AlGaN/GaN异质结时会在异质结界面上产生高浓度的二维电子气，这些特点决定了AlGaN/GaN HEMT将在微波功率方面有着巨大的应用前景。人们在1991年首次实现了AlGaN/GaN异质结，并在1993年制作出来了世界上第一只AlGaN/GaN HEMT器件，到目前为止，GaN基HEMT器件已得到了很大的发展。2001年Moon等人制造的SiC衬底AlGaN/GaN HEMT获得了10.7W/mm@10GHz和6.6W/mm@20GHz的功率密度。参见文献Moon J.S.,Micovic M.,Janke P.,Hashimoto P.,et al,“GaN/AlGaN HEMTs operatingat 20GHz with continuous-wave power density>6W/mm”,Electron.Lett,2001,37(8):528。2007年M.Eizo等制造出了输出功率高达800W@2.9～3.3GHz的AlGaN/GaN HEMT器件，其峰值功率可达912W@2.9GHz。参见文献EizoM,Makoto A.,Arata M.,et al.“An 800-WAlGaN/GaN HEMT for S-band High-Power Application”,CS MANTECH Conference,2007:213。2013年Bouzid-Driad等制造的Si衬底AlGaN/GaN HEMT的截止频率达到206GHz。参见文献S.Bouzid-Driad,et al.,“AlGaN/GaN HEMTs on Silicon Substrate with 206-GHzFMAX”,IEEE Electron Device Letters,2013,34,1,36-38。
传统的AlGaN/GaN异质结形成的是耗尽型器件，器件在不加栅压时就处于导通状态，需要在栅极上偏置较大的负电压后，才能将二维电子气耗尽。然而在当今的集成电路设计中，耗尽型器件存在诸多不便。同时，实现增强型器件以消除负偏压的电路设计，使得电路简单化，减少电路的设计复杂程度和制备成本，对于大规模微波射频电路应用来说，意义十分重大。由于GaN中p型掺杂的难度很大，所以国际上主要把注意力放在n型增强型器件的研制上，现有的实现GaN基增强型器件的方案如下：
现有方案1
Khan等人利用薄势垒结构制备了第一只GaN基增强型器件。器件势垒层厚度为10nm，栅长1μm,栅宽150μm，阈值电压约为0.05V，最大跨导为23mS/mm。参见文献M.AsifKhan,Q.Chen,C.J.Sun,et al.,Enhancement and depletion mode GaN/AlGaNheterostructure field effect transistors,Appl.Phys.Lett.,Vol68,January 1996。这种增强型器件的不足是：势垒层较薄，沟道载流子浓度较低，器件的饱和电流较小。
现有方案2
Moon和Wong等人采用槽栅刻蚀技术制备增强型器件，器件槽栅长0.2μm，总栅长0.85μm，栅宽为200μm。器件阈值电压刚好为0V，最大跨导为85mS/mm，最大饱和电流为0.1A/mm，截止频率为25GHz。参见文献Jeong S.Moon,Danny Wong,Tahir Hussain,et al.,Submicron Enhancement-mode AlGaN/GaN HEMTs,60th Device Research Conf.,SantaBarbara,CA,USA,2002,pp：23-24。这种增强型器件的不足是：工艺复杂，刻蚀深度不易精准控制，制造出来的器件一致性差，而且效率较低，不易制备大规模集成电路。
现有方案3
2005年蔡勇等人首次采用F等离子体处理的方式实现了增强型AlGaN/GaN HEMT器件，器件的栅长1μm，源栅间距为1μm，栅漏间距为2μm，在栅下区域的AlGaN势垒层中注入F离子。增强型器件的阈值电压为0.9V，最大跨导为148mS/mm，最大输出电流为313mA/mm。参见文献Yong Cai,Yugang Zhou,Kevin J.Chen,et al.,High-Performance Enhancement-Mode AlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment,IEEE electrondevice letters,Vol.26,NO.7,July 2005。这种增强型器件的不足是：可靠性差，F等离子体处理时容易引发晶格损伤，F离子在高温高场条件下容易在势垒层中扩散，使得器件工作不稳定。
现有方案4
2007年Uemoto等人采用栅上pn结结构研制GaN基增强型器件，利用pn结的耗尽作用使沟道载流子耗尽，器件阈值电压为1V，最大饱和电流为200mA/mm，最大跨导为70mS/mm。参见文献Y.Uemoto,M.Hikita,H.Ueno,et al.,Gate Injection Transistor(GIT)-ANormally-Off AlGaN/GaN Power Transistor Using Conductivity Modulation,IEEETrans on Electron Devices,Vol.54,December 2007,pp:3393-3399。这种增强型器件的不足是:栅控能力差，器件的沟道和栅极金属距离较远，减弱了栅极对沟道的控制能力，跨导和饱和输出电流较小。
发明内容
本发明目的在于克服上述已有技术的缺点，提出一种薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法，以改善器件内部电场的分布情况，提高器件的栅极击穿电压、饱和输出电流和频率特性，提高器件的制作精度，减少制作过程中引入的损伤。
为实现上述目的，本发明薄势垒增强型AlGaN/GaN高电子迁移率晶体管，自下而上包括：衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和源、栅、漏电极，电极之间设有SiN钝化层，其特征在于：
栅极与漏极之间的SiN钝化层为两层，且第二层SiN钝化层一侧靠近漏极，另一侧与栅极之间的间距R为栅极和漏极间距的10％～50％；
第一层SiN钝化层的厚度为1～2nm；
AlGaN势垒层的厚度为3～10nm。
为实现上述目的，本发明制作薄势垒增强型AlGaN/GaN高电子迁移率晶体管的方法，包括如下步骤：
1)在衬底上利用金属氧化物化学气相淀积MOCVD或分子束外延MBE生长厚度为50～100nm的AlN成核层；
2)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN成核层表面外延生长厚度为1～2μm的GaN缓冲层；
3)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在GaN缓冲层表面上外延生长厚度为1～2nm的AlN插入层；
4)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN插入层表面上外延生长AlGaN势垒层，其中AlGaN势垒层的厚度为3～10nm，Al组分为20％～50％；
5)利用Cl基反应等离子体刻蚀RIE或Cl基电感耦合等离子体刻蚀ICP进行台面刻蚀，形成台面隔离，刻蚀深度为100～200nm；
6)利用光刻技术在AlGaN势垒层上形成源、漏电极区域窗口，并采用电子束蒸发工艺蒸发欧姆接触金属，经过剥离、退火后形成器件的源、漏电极；
7)利用光刻技术在源极和漏极之间的AlGaN势垒层上形成栅电极区域窗口，并采用电子束蒸发工艺蒸发栅金属，经过剥离后形成器件的栅电极；
8)利用栅电极的自对准作用和催化化学气相淀积Cat-CVD工艺，在源极与栅极之间、栅极与漏极之间的AlGaN势垒层表面上淀积第一层厚度为1～2nm的SiN钝化层；
9)利用光刻技术和催化化学气相淀积Cat-CVD工艺，在栅极与漏极之间靠近漏极区域的第一层SiN钝化层上淀积厚度为2～3nm的第二层SiN钝化层，完成器件制作。
本发明与现有技术相比具有如下优点：
1.本发明针对薄势垒增强型器件，采用栅电极的自对准作用，在栅电极生成之后再进行SiN层的淀积，实现增强型器件的同时，避免了先淀积钝化层后制作栅电极造成的刻蚀损伤和对准误差，提高了器件的制造精度。
2.本发明利用SiN钝化层对薄势垒增强型器件沟道处的二维电子气密度的调制作用，采用较薄的第一层SiN钝化层，使得沟道处靠近栅电极的位置具有较低的二维电子气密度和电场强度，提高了增强型器件的栅电极击穿电压。
3.本发明利用SiN钝化层对薄势垒增强型器件沟道处的二维电子气密度的调制作用，通过在栅、漏极之间靠近漏极区域增加第二层SiN钝化层形成准LDD结构，使得第二层SiN钝化层所在区域的沟道内具有较高的二维电子气密度和电场强度，提高了器件的饱和输出电流。
4.本发明利用SiN钝化层对薄势垒增强型器件沟道处的二维电子气密度的调制作用，通过薄厚不同的SiN钝化材料在栅漏极之间形成准LDD结构的钝化层，使得栅漏极之间的沟道处不同位置的二维电子气密度不同，在开启瞬间器件电流的变化为渐变而非突变过程，进一步改善了增强型器件的击穿特性。
附图说明
图1是本发明的薄势垒增强型AlGaN/GaN高电子迁移率晶体管的剖面结构示意图。
图2是本发明制作图1器件的流程图。
图3是本发明制作图1器件的工艺示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
参照图1，本发明的薄势垒增强型AlGaN/GaN高电子迁移率晶体管，包括：衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和源、栅、漏电极，电极之间设有钝化层。其中，衬底1为蓝宝石或者SiC，衬底1上是厚度为50～100nm的AlN成核层2，AlN成核层2上是1～2μm厚的GaN缓冲层3，GaN缓冲层3上是1～2nm厚的AlN插入层4，AlN插入层4上是3～10nm厚且Al组分为20％～50％的AlGaN势垒层5，在源极与栅极之间和栅极与漏极之间的AlGaN势垒层5上为1～2nm厚的第一层SiN钝化层6，在栅极与漏极之间的第一层SiN钝化层6上为2～3nm厚的第二层SiN钝化层7，第二层SiN钝化层7的一侧靠近漏极，另一侧与栅极之间的间距R为栅极与漏极间距的10％～50％。
制作上述器件的关键技术，一方面在于形成增强型器件的源、漏电极后，先采用电子束蒸发工艺制作栅电极，再利用栅电极的自对准作用，在源电极与栅电极之间、栅电极与漏电极之间生长1～2nm的第一层SiN钝化层；另一方面在于通过SiN钝化层调制薄势垒增强型器件沟道处的二维电子气密度，采用较薄的第一层SiN钝化层，使得沟道处近栅极位置的二维电子气密度和电场强度较低，同时在栅漏极之间近漏极区域增加第二层SiN钝化层，使得沟道处近漏极位置的二维电子气密度和电场强度较高，保证增强型器件具有较高的漏极电流，并且改善了沟道处电场的分布和电流的变化趋势，增强了器件的击穿特性。
参照图2，本发明给出制作上述器件的如下三种实施例：
实施例1，制作衬底为蓝宝石、第一层SiN钝化厚度为2nm、第二层SiN钝化厚度为2nm、AlGaN势垒层厚度为3nm的薄势垒增强型AlGaN/GaN高电子迁移率晶体管。
步骤1，利用金属氧化物化学气相淀积MOCVD工艺，在蓝宝石衬底上生长厚度为20nm的AlN成核层。
(1a)将蓝宝石衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中；将反应室中的真空度降低为1×10-2Torr，对蓝宝石衬底进行高温热处理和表面氮化处理，处理条件为：NH3气体流量为1500sccm，H2气体流量为1500sccm，加热温度为1050℃，加热时间为5min，压强保持为40Torr；
(1b)在蓝宝石衬底上生长20nm厚的AlN，作为成核层，生长的工艺条件为：温度为900℃，NH3气体流量为1500sccm，H2气体流量为1500sccm，铝源流量为50μmol/min，压强为40Torr。
步骤2，利用金属氧化物化学气相淀积MOCVD工艺，在AlN成核层上生长1μm厚的GaN缓冲层，生长的工艺条件为：温度为900℃，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为200μmol/min。
步骤3，利用金属氧化物化学气相淀积MOCVD工艺，在GaN缓冲层上生长1.5nm厚的AlN插入层，生长的工艺条件为：温度为900℃，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，铝源流量为50μmol/min。
步骤4，利用金属氧化物化学气相淀积MOCVD工艺，在AlN插入层上生长3nm厚的AlGaN势垒层，其中Al组分为20％，生长的工艺条件为：温度为900℃，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为28μmol/min，铝源流量为5.8μmol/min。
以上步骤1～4结果如图3(b)所示。
步骤5，台面刻蚀。
(5a)在步骤4得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶，得到厚度为0.9μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成台面区域掩膜图形；
(5b)利用反应等离子体刻蚀RIE对做好掩膜后的基片进行刻蚀，刻蚀深度为150nm，得到隔离台面，刻蚀的工艺条件为：反应气体为Cl2，Cl2气体流量为14sccm，压强为10mTorr，功率为100W，刻蚀时间为4min。
步骤6，在AlGaN势垒层上制作器件的源、漏电极。
(6a)在步骤5得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成源、漏区域掩膜图形；
(6b)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发22nm Ti、140nm Al、55nm Ni、45nm Au得到源、漏极金属；
(6c)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的源、漏电极，然后在870℃的温度下快速热退火40s。
以上步骤5～6结果如图3(c)所示。
步骤7，在源、漏电极之间的AlGaN势垒层上制作器件的栅电极。
(7a)在步骤6得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成栅电极区域图形；
(7b)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm Ni、200nm Au、20nm Ni得到栅金属；
(7c)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的栅电极，如图3(d)所示。
步骤8，利用催化化学气相淀积Cat-CVD工艺及栅极的自对准作用，在源极与栅极之间和栅极与漏极之间的AlGaN势垒层上生长第一层厚度为2nm的SiN钝化层，如图3(e)所示；
淀积的工艺条件为：含2％SiH4的N2气体流量为200sccm，NH3气体流量为3sccm，He气体流量为900sccm，压强为30mTorr，温度为250℃。
步骤9，利用催化化学气相淀积Cat-CVD工艺，在栅极与漏极之间的第一层SiN钝化层上生长厚度为2nm的第二层SiN钝化层。
(9a)在步骤8得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影得到第二层SiN钝化层区域掩膜图形，其中第二层SiN钝化层区域掩膜图形的一侧靠近漏极，另一侧与栅极的间距为栅漏间距的20％；
(9b)利用催化化学气相淀积Cat-CVD工艺在做好掩膜的基片表面上淀积2nm厚的SiN钝化材料。淀积的工艺条件为：含2％SiH4的N2气体流量为200sccm，NH3气体流量为3sccm，He气体流量为900sccm，压强为30mTorr，温度为250℃。
(9c)利用剥离工艺去除掩膜层及其上面的SiN，得到栅极与漏极之间的第二层SiN钝化层，完成器件制作，如图3(f)所示。
实施例2，制作衬底为SiC、第一层SiN钝化厚度为1.5nm、第二层SiN钝化厚度为2.5nm、AlGaN势垒层厚度为5nm的薄势垒增强型AlGaN/GaN高电子迁移率晶体管。
步骤一，在SiC衬底上生长AlN成核层。
(1.1)将SiC衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中；将反应室中的真空度降低为1×10-2Torr，对SiC衬底进行高温热处理和表面氮化处理，处理的条件与实施例1中的步骤(1a)的处理的条件相同。
(1.2)利用金属氧化物化学气相淀积MOCVD工艺在SiC衬底上淀积生长20nm厚的AlN，作为成核层，工艺条件与实施例1中的步骤(1b)的工艺条件相同。
步骤二，生长GaN缓冲层。
利用金属氧化物化学气相淀积MOCVD工艺，在AlN成核层上生长1μm厚的GaN缓冲层，生长的工艺条件与实施例1中的步骤2工艺条件相同。
步骤三，生长AlN插入层。
利用金属氧化物化学气相淀积MOCVD工艺，在GaN缓冲层上生长1.5nm厚的AlN插入层，生长的工艺条件与实施例1中的步骤3工艺条件相同。
步骤四，生长AlGaN势垒层。
利用金属氧化物化学气相淀积MOCVD工艺，在AlN插入层上生长5nm厚的AlGaN势垒层，其中Al组分为30％，生长的工艺条件为：温度为900℃，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为28μmol/min，铝源流量为10μmol/min。
步骤五，台面刻蚀。
(5.1)在步骤四得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶，得到厚度为0.9μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成台面区域掩膜图形；
(5.2)利用反应等离子体刻蚀RIE对做好掩膜后的基片进行刻蚀，刻蚀深度为150nm，形成隔离台面，刻蚀的工艺条件与实施例1中步骤(5b)的工艺条件相同。
步骤六，制作器件的源、漏电极。
(6.1)在步骤五得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成源、漏区域掩膜图形；
(6.2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发22nm Ti、140nmAl、55nm Ni、45nm Au得到源、漏极金属；
(6.3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的源、漏电极，然后在870℃的温度下快速热退火40s。
步骤七，制作器件的栅电极。
(7.1)在步骤六得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成栅电极区域掩膜图形；
(7.2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm Ni、200nmAu、20nm Ni得到栅金属；
(7.3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的栅电极。
步骤八，淀积第一层SiN钝化层。
利用催化化学气相淀积Cat-CVD工艺及栅极的自对准作用，在源极与栅极之间和栅极与漏极之间的AlGaN势垒层上淀积第一层厚度为1.5nm的SiN钝化层。淀积工艺条件与实施例1中的步骤(8)的工艺条件相同。
步骤九，淀积第二层SiN钝化层。
(9.1)在步骤八得到的基片表面上涂胶、并在甩胶台上以2000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影得到第二层SiN钝化层区域掩膜图形，其中第二层SiN钝化层区域图形的一侧靠近漏极，另一侧与栅极的间距为栅漏间距的20％；
(9.2)利用催化化学气相淀积Cat-CVD工艺在做好掩膜的基片表面上淀积2.5nm厚的SiN钝化材料，淀积工艺条件与实施例1中的步骤(9b)的工艺条件相同。
(9.3)利用剥离工艺去除掩膜层及其上面的SiN，得到栅极与漏极之间的第二层SiN钝化层，完成器件制作。
实施例3，制作衬底为蓝宝石、第一层SiN钝化厚度为1nm、第二层SiN钝化厚度为3nm、AlGaN势垒层厚度为10nm的薄势垒增强型AlGaN/GaN高电子迁移率晶体管。
步骤A，在SiC衬底上生长AlN成核层。
(A1)将SiC衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中；将反应室中的真空度降低为1×10-2Torr，对SiC衬底进行高温热处理和表面氮化处理，处理的条件与实施例1中的步骤(1a)的处理的条件相同。
(A2)利用金属氧化物化学气相淀积MOCVD工艺在SiC衬底上淀积生长20nm厚的AlN，作为成核层，工艺条件与实施例1中的步骤(1b)的工艺条件相同。
步骤B，在AlN成核层生长GaN缓冲层。
利用金属氧化物化学气相淀积MOCVD工艺，在AlN成核层上生长1μm厚的GaN缓冲层，生长的工艺条件与实施例1中的步骤2工艺条件相同。
步骤C，在GaN缓冲层生长AlN插入层。
利用金属氧化物化学气相淀积MOCVD工艺，在GaN缓冲层上生长1.5nm厚的AlN插入层，生长的工艺条件与实施例1中的步骤3工艺条件相同。
步骤D，在AlN插入层生长AlGaN势垒层。
利用金属氧化物化学气相淀积MOCVD工艺，在AlN插入层上生长10nm厚的AlGaN势垒层，其中Al组分为50％，生长的工艺条件为：温度为900℃，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为29μmol/min，铝源流量为24μmol/min。
步骤E，台面刻蚀。
(E1)在步骤D得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶，得到厚度为0.9μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成台面区域掩膜图形；
(E2)利用反应等离子体刻蚀RIE对做好掩膜后的基片进行刻蚀，刻蚀深度为150nm，形成隔离台面，刻蚀的工艺条件与实施例1中步骤(5b)的工艺条件相同。
步骤F，在AlGaN势垒层上制作器件的源、漏电极。
(F1)在步骤E得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成源、漏区域掩膜图形；
(F2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发22nm Ti、140nm Al、55nm Ni、45nm Au得到源、漏极金属；
(F3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的源、漏电极，然后在800℃的温度下退火5min。
步骤G，在AlGaN势垒层上制作器件的栅电极。
(G1)在步骤F得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影形成栅电极区域掩膜图形；
(G2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm Ni、200nm Au、20nm Ni得到栅金属；
(G3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的栅电极。
步骤H，在源极与栅极之间和栅极与漏极之间的AlGaN势垒层上淀积第一层SiN钝化层。
利用催化化学气相淀积Cat-CVD工艺及栅极的自对准作用，在源极与栅极之间和栅极与漏极之间的AlGaN势垒层上淀积第一层厚度为1nm的SiN钝化层。淀积工艺条件与实施例1中的步骤(8)的工艺条件相同。
步骤I，在栅极与漏极之间的第一层SiN钝化层上淀积第二层SiN钝化层。
(I1)在步骤H得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μm的光刻胶掩膜，然后在温度为110℃的条件下烘烤1min，通过光刻和显影得到第二层SiN钝化层区域掩膜图形，其中第二层SiN钝化层区域掩膜图形的一侧靠近漏极，另一侧与栅极的间距为栅漏间距的20％；
(I2)利用催化化学气相淀积Cat-CVD工艺在做好掩膜的基片表面上淀积3nm厚的SiN钝化材料，淀积工艺条件与实施例1中的步骤(9b)的工艺条件相同。
(I3)利用剥离工艺去除掩膜层及其上面的SiN，得到栅极与漏极之间的第二层SiN钝化层，完成器件制作。
Claims (8)
1.一种薄势垒增强型AlGaN/GaN高电子迁移率晶体管，自下而上包括：
衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)和源、栅、漏电极，电极之间设有SiN钝化层(6)，其特征在于：
栅极与漏极之间的SiN钝化层为两层，且第二层SiN钝化层(7)一侧靠近漏极，另一侧与栅极之间的间距R为栅极和漏极间距的10％～50％；
第一层SiN钝化层(6)的厚度为1～2nm；
AlGaN势垒层(5)的厚度为3～10nm；
第二层SiN钝化层(7)的厚度为2～3nm。
2.根据权利要求1所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管，其特征在于：衬底(1)的材料为蓝宝石或SiC。
3.根据权利要求1所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管，其特征在于：GaN缓冲层(3)的厚度为1～2μm。
4.根据权利要求1所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管，其特征在于：AlN插入层(4)的厚度为1～2nm。
5.根据权利要求1所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管，其特征在于：AlGaN势垒层(5)的Al组分为20％～50％。
6.根据权利要求1所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管的制作方法，包括：
1)在衬底上利用金属氧化物化学气相淀积MOCVD或分子束外延MBE生长厚度为50～100nm的AlN成核层；
2)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN成核层表面外延生长厚度为1～2μm的GaN缓冲层；
3)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在GaN缓冲层表面上外延生长厚度为1～2nm的AlN插入层；
4)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN插入层表面上外延生长AlGaN势垒层，其中AlGaN势垒层的厚度为3～10nm，Al组分为20％～50％；
5)利用Cl基电感耦合等离子体刻蚀ICP或Cl基反应等离子体刻蚀RIE进行台面刻蚀，形成台面隔离，刻蚀深度为100～200nm；
6)利用光刻技术在AlGaN势垒层上形成源、漏电极区域窗口，并采用电子束蒸发工艺蒸发欧姆接触金属，经过剥离、退火后形成器件的源、漏电极；
7)利用光刻技术在源极和漏极之间的AlGaN势垒层上形成栅电极区域窗口，并采用电子束蒸发工艺蒸发栅金属，经过剥离后形成器件的栅电极；
8)利用栅电极的自对准作用和催化化学气相淀积Cat-CVD工艺，在源极与栅极之间、栅极与漏极之间的AlGaN势垒层表面上淀积第一层厚度为1～2nm的SiN钝化层；
9)利用光刻技术和催化化学气相淀积Cat-CVD工艺，在栅极与漏极之间的第一层SiN钝化层上淀积厚度为2～3nm的第二层SiN钝化层，完成器件制作。
7.根据权利要求6所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管的制作方法，其中步骤(8)和步骤(9)中的催化化学气相淀积Cat-CVD工艺，是以SiH4为Si源，以NH3为N源，以钨丝为热源和催化剂，在250～300℃温度下进行SiN钝化层淀积。
8.根据权利要求6所述的薄势垒增强型AlGaN/GaN高电子迁移率晶体管的制作方法，其中步骤(8)中淀积SiN钝化层时运用了自对准技术，先制作栅电极，并利用栅电极的掩蔽作用，直接在源极与栅极之间和栅极与漏极之间的AlGaN势垒层上淀积SiN钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610255919.4A CN105931999B (zh) | 2016-04-22 | 2016-04-22 | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610255919.4A CN105931999B (zh) | 2016-04-22 | 2016-04-22 | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105931999A CN105931999A (zh) | 2016-09-07 |
| CN105931999B true CN105931999B (zh) | 2018-06-26 |
Family
ID=56839706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610255919.4A Active CN105931999B (zh) | 2016-04-22 | 2016-04-22 | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105931999B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2805777C1 (ru) * | 2023-05-16 | 2023-10-24 | Общество с ограниченной ответственностью Арсенид-галлиевые актуальные технологии | Высоковольтный биполярный транзистор со статической индукцией |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571387A (zh) * | 2016-10-14 | 2017-04-19 | 西安电子科技大学 | 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件 |
| CN106711210A (zh) * | 2016-12-01 | 2017-05-24 | 西安电子科技大学 | 介质辅助支撑型纳米栅器件及其制作方法 |
| CN106952969A (zh) * | 2017-03-08 | 2017-07-14 | 中山大学 | 一种iii族氮化物光电探测器钝化膜及其制备方法 |
| CN107731903A (zh) * | 2017-09-14 | 2018-02-23 | 西安电子科技大学 | 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法 |
| CN109301027B (zh) * | 2018-08-20 | 2020-09-15 | 西安电子科技大学 | 基于非极性InAlN/GaN异质结构的辐照探测器及其制备方法 |
| CN110911485A (zh) * | 2019-11-27 | 2020-03-24 | 西安电子科技大学 | 基于P型层的增强型双向阻断功率GaN基器件及制作方法 |
| CN112466928B (zh) * | 2020-12-15 | 2021-11-30 | 南京工业职业技术大学 | 一种同时优化击穿特性和反向特性的GaN HEMT器件及其制作工艺 |
| CN112687531B (zh) * | 2020-12-27 | 2022-10-11 | 复旦大学 | 一种高电子迁移率晶体管源漏电极的制备方法 |
| CN112951911A (zh) * | 2021-04-15 | 2021-06-11 | 南通大学 | 增强型GaN基高电子迁移率晶体管及其制备方法 |
| CN113299737A (zh) * | 2021-05-20 | 2021-08-24 | 中国电子科技集团公司第二十四研究所 | 一种功率半导体器件制造方法及功率半导体器件 |
| CN113990947A (zh) * | 2021-10-29 | 2022-01-28 | 西安电子科技大学 | 基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465748A (zh) * | 2014-11-28 | 2015-03-25 | 中国科学院半导体研究所 | 一种新型GaN基增强型HEMT器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1401748B1 (it) * | 2010-08-02 | 2013-08-02 | Selex Sistemi Integrati Spa | Transistori ad alta mobilita' elettronica con elettrodo di field plate |
-
2016
- 2016-04-22 CN CN201610255919.4A patent/CN105931999B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465748A (zh) * | 2014-11-28 | 2015-03-25 | 中国科学院半导体研究所 | 一种新型GaN基增强型HEMT器件及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2805777C1 (ru) * | 2023-05-16 | 2023-10-24 | Общество с ограниченной ответственностью Арсенид-галлиевые актуальные технологии | Высоковольтный биполярный транзистор со статической индукцией |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105931999A (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105931999B (zh) | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| CN104393039B (zh) | InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN106373884B (zh) | 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法 | |
| CN101465372A (zh) | AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN106229345A (zh) | 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法 | |
| CN107369704B (zh) | 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法 | |
| CN102709321A (zh) | 增强型开关器件及其制造方法 | |
| CN107240604A (zh) | 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN105405878B (zh) | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN108598000B (zh) | GaN基增强型MISHEMT器件的制作方法及器件 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN106449737B (zh) | 低接触电阻型GaN基器件及其制作方法 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CN102820322B (zh) | 含铁电层的GaN基增强型器件及制备方法 | |
| CN209766426U (zh) | 一种沉积多晶AlN的常关型HEMT器件 | |
| CN111463273A (zh) | 一种基于氮化镓异质结外延的长关型hemt器件及其制备方法 | |
| CN216749909U (zh) | 一种集成多工作模式的GaN半导体器件 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| KR101375685B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230925 Address after: 400031 unit 1, building 1, phase 3, R & D building, Xiyong micro power park, Shapingba District, Chongqing Patentee after: Chongqing Institute of integrated circuit innovation Xi'an University of Electronic Science and technology Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an Patentee before: XIDIAN University |
|
| TR01 | Transfer of patent right |