CN106711210A - 介质辅助支撑型纳米栅器件及其制作方法 - Google Patents

介质辅助支撑型纳米栅器件及其制作方法 Download PDF

Info

Publication number
CN106711210A
CN106711210A CN201611093121.0A CN201611093121A CN106711210A CN 106711210 A CN106711210 A CN 106711210A CN 201611093121 A CN201611093121 A CN 201611093121A CN 106711210 A CN106711210 A CN 106711210A
Authority
CN
China
Prior art keywords
layer
gate
auxiliary support
barrier layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611093121.0A
Other languages
English (en)
Inventor
杨凌
康慨
周小伟
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201611093121.0A priority Critical patent/CN106711210A/zh
Publication of CN106711210A publication Critical patent/CN106711210A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种纳米尺寸下T型结构栅器件及其制作方法,主要解决现有T型栅支撑性差的问题。其器件自下而上包括衬底层(1)、成核层(2)、缓冲层(3)和势垒层(4),势垒层上设有源电极(5)、漏电极(6)和栅电极(7),栅电极(7)上设有栅帽(8),栅电极(7)的两边设有介质辅助支撑层(9),以实现对大面积栅帽(8)的物理支撑。本发明器件通过原子层淀积high‑k介质,在进一步缩小栅长的基础上,形成T型栅的支撑层,提高了器件的工作频率,同时使得栅极输入电阻和栅漏反馈电容大幅减少,可用于通讯,卫星导航,雷达系统和基站系统中。

Description

介质辅助支撑型纳米栅器件及其制作方法
技术领域
本发明属于微电子技术领域,特别涉及一种T型结构纳米栅半导体器件,可用于通讯,卫星导航,雷达系统和基站系统中。
背景技术
随着科技水平提高,Si、GaAs这些第一、二代半导体材料无法满足更高频率、更高功率电子器件的需求,基于氮化物半导体材料的电子器件则可满足这一要求,大大提高了器件性能,使得以GaN为代表的第三代半导体材料在微波毫米波器件制造中有了广泛的应用。GaN是宽禁带材料,具有电子饱和速度高、击穿场强高、导热性好、抗辐照的特点,且在AlGaN/GaN界面上存在自发极化和压电极化等物理效应,其二维电子气密度高达2×1013cm2。因此GaN基HEMT在微波毫米波频段具有大功率、高效率、宽带宽、低噪声的性能特点。进入21世纪后,由于SiC衬底上GaN异质结外延材料的生长质量和器件的栅、源场板技术的优化,GaN基HEMT在功率密度、大栅宽器件、高效率、毫米波、可靠性等方面取得重要突破。然而,随着工作频率的增加,栅漏之间的反馈电容对器件频率特性的影响日益明显,而随着栅长的减少,T型栅结构越来越难以实现,严重影响了器件的最大振荡频率,成为毫米波器件的发展瓶颈,是当前急需解决的问题。
目前,在国内和国际上,主要是采用一些新的材料体系结构、生长方法来提高器件的频率特性,这些方法包括:
2010年,SHINOHARA K等人采用AlN/GaN/AlGaN双异质结构的HEMT器件,为了减少欧姆接触电阻,采用再生长n型GaN层,其最大截止频率和最大振荡频率达到220GHz和400GHz。参见文献SHINOHARA K,CORRION A,REGAN D,et al,“FT=220GHz and Fmax=400GHz in 40nm GaN DH HEMTs with grown Ohmic”Proceedings of IEEEIEDM.Washington,DC,USA.2010:672。
2011年,LEE等人报道了近晶格匹配型InAlN/GaN HEMT器件,该型器件减少了由于晶格失配所引起的缺陷对迁移率的影响。器件的栅长为30nm,饱和输出电流为1.57A/mm,最大截止频率达到245GHz。参见文献LEE D S,CHUNG JW,WANG H,et al,“245GHz InAIN/GaNHEMTs with oxygen plasma treatment”IEEE EDL,2011,32(6):755。
综上所述,当前,国际上毫米波GaN基器件的制作都是采用新型的材料异质结构来提高载流子的浓度和迁移率,以此来提高器件的频率特性。但无论是采用AlN/GaN异质结还是InAlN/GaN异质结,均存在以下不足:
一是会增加了材料生长的难度,生长出的材料质量难以满足制作器件的要求;
二是新的异质结构中的位错和缺陷密度较高,会引发器件电学可靠性的问题;
三是当器件栅长小于100nm以后,由于T型栅的支撑性变差,通常会采用I型栅的器件,但I型栅与T型栅相比,又会带来较大的栅极电阻和栅漏寄生电容,使得器件的频率特性变差。
发明内容
本发明的目的在于克服上述已有技术的缺点,提出一种工艺稳定、可靠性高、重复性好的介质辅助支撑型纳米栅器件及其制作方法,以减少栅极电阻、栅漏寄生电容,提高器件在高频下的频率特性,获得高性能的毫米波器件。
为实现上述目的,本发明的介质辅助型纳米栅器件,自下而上包括衬底层、成核层、缓冲层和势垒层,势垒层上设有源电极、漏电极和栅电极,栅电极上设有栅帽,其特征在于:在栅电极的两边设有介质辅助支撑层,以实现对大面积栅帽的物理支撑。
作为优选,所述介质辅助支撑层的高度为60nm-200nm。
作为优选,介质辅助支撑层的宽度为5nm-35nm。
作为优选,所述栅帽的宽度为700nm-200nm。
为实现上述目的,本发明制作介质辅助型纳米栅器件的方法,包括如下步骤:
1)在衬底基片上,利用MOCVD设备,依次生长成核层、缓冲层和势垒层;
2)在势垒层上采用ICP设备,刻蚀台面至缓冲层;
3)在势垒层上光刻出源电极和漏电极图形,采用电子束蒸发工艺,在源电极和漏电极图形区蒸发欧姆接触金属;
4)在势垒层涂抹光刻胶并光刻出栅极区域,而后利用ICP设备对光刻图形区域进行干法刻蚀,形成光滑的倒角区;
5)在光刻胶和刻蚀形成的倒角区上方利用ALD设备进行低温原子层Al2O3介质的淀积,形成Al2O3介质覆盖层;
6)在势垒层涂抹光刻胶并光刻出槽栅区域,利用ICP设备去除槽栅区域下方的Al2O3介质淀积层,形成槽栅;
7)采用电子束蒸发工艺,在槽栅区域蒸发栅金属层,形成栅帽层,然后采用剥离工艺去除光刻胶,完成器件的制作。
本发明与现有技术相比具有如下优点:
1)本发明工艺简单,只需要在蒸发栅极金属之前进行低温原子层淀积介质完成辅助支撑层的制作,避免了增加光刻工艺。
2)本发明由于增加了辅助支撑层,提高了100nm栅长以下T型栅的支撑性。
3)本发明的辅助支撑层由于采用high-k介质,显著减少了器件的栅极电阻和栅漏寄生电容,大幅改善了器件的频率特性。
附图说明
图1是本发明介质辅助支撑型纳米栅器件的剖面结构示意图;
图2是介质辅助支撑型纳米栅器件的制作工艺流程图。
具体实施方式
参照图1,本发明器件的结构包括衬底层1、成核层2、缓冲层3和势垒层4、源电极5、漏电极6、栅电极7、栅帽8和介质辅助支撑层9。其中衬底层1、成核层2、缓冲层3和势垒层4自下而上设置;源电极5、漏电极6和栅电极7分布在势垒层4的表面,且栅电极位于源、漏电极之间;栅帽8位于栅电极7之上;介质辅助支撑层9位于栅电极7的两侧,其与栅电极7共同对栅帽8进行支撑。栅帽8的宽度为700nm-200nm,介质辅助支撑层9的高度为60nm-200nm,介质辅助支撑层9的宽度为5nm-35nm。
参考图2,制作本发明器件的工艺按照不同设备、不同的实现步骤分别给出如下三种实施例。
实施例一,在蓝宝石衬底上制作介质辅助支撑层高度为60nm,宽度为5nm,栅帽宽度为200nm的介质辅助支撑型纳米栅器件。
步骤1,在蓝宝石基片上,利用MOCVD工艺,生长AlN成核层。
将蓝宝石衬底温度降低为650℃,保持生长压力80Torr,氢气流量为5000sccm,氨气流量为3000sccm,向反应室通入流量为20sccm的铝源,在蓝宝石衬底上生长厚度为10nm的低温AlN层;
再将生长温度升高到1050℃,保持生长压力80Torr,氢气流量为5000sccm,氨气流量为3000sccm,向反应室通入流量为20sccm的铝源,在低温AlN成核层上再生长厚度为200nm的高温AlN层;
该低温AlN层与高温AlN层共同形成AlN成核层。
步骤2,在AlN成核层上,生长GaN缓冲层。
将生长温度升高到1050℃,保持生长压力80Torr,氢气流量为5000sccm,氨气流量为3000sccm,向反应室同时通入流量为200sccm的镓源和流量为200sccm的铁源,在成核层上生长厚度为2μm的铁掺杂GaN缓冲层。
步骤3,在GaN缓冲层上,生长AlGaN势垒层,形成二维电子气。
将生长温度升高到1050℃,保持生长压力80Torr,氢气流量为5000sccm,氨气流量为3000sccm,向反应室同时通入流量为200sccm的镓源和流量为50sccm的铝源,在GaN缓冲层上生长厚度为50nm,Al组分从5%-100%变化的AlGaN势垒层。
步骤4,在AlGaN势垒层上光刻有源区的电隔离区域,利用ICP工艺制作器件有源区的电隔离。
(4a)在AlGaN势垒层上光刻电隔离区域:
首先,将生长有势垒层的样片放在200℃的热板上烘烤5min;
然后,对样片甩光刻胶,转速为3500rpm,完成甩胶后在90℃的热板上烘1min;
接着,将样片放入光刻机中对电隔离区域内的光刻胶进行曝光;
最后,将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
(4b)在AlGaN势垒层上刻蚀电隔离区域:
对完成光刻的样片,采用ICP工艺干法刻蚀AlGaN势垒层,实现有源区的台面隔离。刻蚀采用的气体Cl2/BCl3,压力为20mT,功率为150W,偏压为100V,刻蚀时间为100s;
(4c)去除刻蚀后的掩膜:
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以去除电隔离区域外的光刻胶,然后用去离子水清洗并用氮气吹干。
步骤5,在AlGaN势垒层上制作源电极和漏电极。
(5a)在AlGaN势垒层上光刻源电极区域和漏电极区域:
首先,将完成台面刻蚀的样片放在200℃的热板上烘烤5min;
然后,在样片上甩剥离胶,其甩胶厚度为0.35μm,并将样片在温度为200℃的热板上烘5min;
接着,在该样片上甩光刻胶,其甩胶厚度为0.77μm,并将样片在90℃热板上烘1min;
之后,将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光;
最后,将完成曝光的样片放入显影液中移除源电极区域和漏电极区域的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干;
(5b)打底膜:
将完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层,其处理的时间为5min,该步骤大大提高了剥离的成品率;
(5c)蒸发源漏电极金属:
将完成等离子去胶的样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,再在源电极区域和漏电极区域内的AlGaN势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属,该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构;
(5d)剥离金属及退火:
首先,将完成源漏金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理;
然后,将样片放入温度为60℃的剥离液中水浴加热5min;
之后,将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min;
接着,用超纯水冲洗样片并用氮气吹干。
最后,将样片放入快速退火炉中,向退火炉中通入10min氮气,再在氮气气氛中将退火炉温度设为830℃进行30s的高温退火,形成源电极和漏电极。
步骤6,在势垒层涂抹光刻胶并光刻出栅条图形,对光刻图形区域进行干法刻蚀,形成光滑的倒角区。
(6a)在AlGaN势垒层上光刻栅条图形:
将完成源漏电极蒸发的样片放在200℃的热板上烘烤5min;然后对样片以3500rpm的转速甩光刻胶,完成甩胶后在90℃的热板上烘1min;接着,将样片放入光刻机中对栅条图形区域内的光刻胶进行曝光;最后,将完成曝光后的样片放入显影液中以移除栅条图形区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
(6b)在AlGaN势垒层上刻蚀栅条区域:
对完成栅条图形光刻的样片,采用ICP工艺干法刻蚀AlGaN势垒层,形成光滑的倒角区,其刻蚀气体为Cl2/BCl3,压力为50mT,功率为100W,偏压为100V,刻蚀时间为30s,形成光滑的倒角区。
步骤7,在势垒层上,低温原子层淀积Al2O3介质。
对完成栅条刻蚀的样片进行低温原子层Al2O3介质的淀积,原子层淀积炉内通入前躯体TMA和水,在温度80℃,反应室压力0.1mT的条件下,淀积形成high-k介质覆盖层。
步骤8,在Al2O3介质层上采用刻蚀工艺,形成槽栅。
(8a)在Al2O3介质层上光刻槽栅区域:
将淀积完Al2O3介质层的样片放在200℃的热板上烘烤5min;对样片甩光刻胶,转速为3500rpm,完成甩胶后在90℃的热板上烘1min;接着,将样片放入光刻机中对槽栅区域内的光刻胶进行曝光;最后,将完成曝光后的样片放入显影液中以移槽栅区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干;
(8b)利用ICP刻蚀工艺减薄辅助支撑层区域,并移除槽栅区域内的Al2O3介质层,其刻蚀条件为:采用的气体Cl2/BCl3,压力为30mT,功率为250W,偏压为220V,刻蚀时间为300s;
步骤9,蒸发栅电极与栅帽金属层。
(9a)打底膜:
将完成槽栅刻蚀的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层,其处理的时间为5min;
(9b)蒸发源漏电极金属:
将完成等离子去胶的样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,再在槽栅区域内的AlGaN势垒层上、栅帽区域内的介质辅助支撑层上和栅帽区域以外的光刻胶上蒸发欧姆金属,该欧姆金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构;
(9c)剥离金属:
将完成栅电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理;然后将样片放入温度为60℃的剥离液中水浴加热5min;接着,将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min;最后,用超纯水冲洗样片并用氮气吹干,完成器件的制作。
实施例二,在SiC衬底上制作介质辅助支撑层高度为140nm,宽度为35nm,栅帽宽度为700nm的介质辅助支撑型纳米栅器件。
步骤一,在SiC基片上,利用MOCVD工艺,生长AlN成核层。
将SiC衬底温度降低为500℃,保持生长压力40Torr,氢气流量为1000sccm,氨气流量为600sccm,向反应室通入流量为4sccm的铝源,在蓝宝石衬底上生长厚度为5nm的低温AlN层;
再将生长温度升高到940℃,保持生长压力40Torr,氢气流量为1000sccm,氨气流量为1000sccm,向反应室通入流量为4sccm的铝源,在低温AlN成核层上再生长厚度为60nm的高温AlN层;
该低温AlN层与高温AlN层共同形成AlN成核层。
步骤二,在AlN成核层上,生长GaN缓冲层。
将生长温度升高到940℃,保持生长压力40Torr,氢气流量为1000sccm,氨气流量为1000sccm,向反应室同时通入流量为60sccm的镓源和流量为10sccm的铁源,在成核层上生长厚度为1μm的铁掺杂GaN缓冲层。
步骤三,在GaN缓冲层上,生长AlGaN势垒层,形成二维电子气。
将生长温度升高到960℃,保持生长压力40Torr,氢气流量为1000sccm,氨气流量为1000sccm,向反应室同时通入流量为60sccm的镓源和流量为4sccm的铝源,在GaN缓冲层上生长厚度为2nm,Al组分从5%-100%变化的AlGaN势垒层。
步骤四,在AlGaN势垒层上光刻有源区的电隔离区域,利用ICP工艺制作器件有源区的电隔离。
(4.1)在AlGaN势垒层上光刻电隔离区域:
本步骤的具体实现与实施例一中的步骤4a)相同;
(4.2)在AlGaN势垒层上刻蚀电隔离区域:
对完成光刻的样片,采用ICP工艺干法刻蚀AlGaN势垒层,实现有源区的台面隔离。刻蚀采用的气体Cl2/BCl3,压力为2mT,功率为20W,偏压为10V,刻蚀时间为60s;
(4.3)去除刻蚀后的掩膜:
本步骤的具体实现与实施例一中的步骤4c)相同。
步骤五,在AlGaN势垒层上制作源电极和漏电极。
(5.1)在AlGaN势垒层上光刻源电极区域和漏电极区域:
本步骤的具体实现与实施例一中的步骤5a)相同;
(5.2)打底膜:
本步骤的具体实现与实施例一中的步骤5b)相同;
(5.3)蒸发源漏电极金属:
本步骤的具体实现与实施例一中的步骤5c)相同;
(5.4)剥离金属及退火:
本步骤的具体实现与实施例一中的步骤5d)相同.
步骤六,在势垒层涂抹光刻胶并光刻出栅条图形,对光刻图形区域进行干法刻蚀,形成光滑的倒角区。
(6.1)在AlGaN势垒层上光刻栅条图形:
本步骤的具体实现与实施例一中的步骤6a)相同;
(6.2)在AlGaN势垒层上刻蚀栅条区域:
对完成栅条图形光刻的样片,采用ICP工艺干法刻蚀AlGaN势垒层,形成光滑的倒角区,其刻蚀气体为Cl2/BCl3,压力为10mT,功率为20W,偏压为5V,刻蚀时间为10s,形成光滑的倒角区。
步骤七,在势垒层上,低温原子层淀积Al2O3介质。
对完成栅条刻蚀的样片进行低温原子层Al2O3介质的淀积,原子层淀积炉内通入前躯体TMA和水,在温度100℃,反应室压力1mT的条件下,淀积形成high-k介质覆盖层。
步骤八,在Al2O3介质层上采用刻蚀工艺,形成槽栅。
(8.1)在Al2O3介质层上光刻槽栅区域:
本步骤的具体实现与实施例一中的步骤8a)相同;
(8.2)利用ICP刻蚀工艺减薄辅助支撑层区域,并移除槽栅区域内的Al2O3介质层,其刻蚀条件为:采用的气体Cl2/BCl3,压力为20mT,功率为100W,偏压为110V,刻蚀时间为180s;
步骤九,蒸发栅电极与栅帽金属层。
(9.1)打底膜:
本步骤的具体实现与实施例一中的步骤9a)相同;
(9.2)蒸发源漏电极金属:
本步骤的具体实现与实施例一中的步骤9b)相同;
(9.3)剥离金属:
本步骤的具体实现与实施例一中的步骤9c)相同。
实施例三,在Si衬底上制作介质辅助支撑层高度为200nm,宽度为24nm,栅帽宽度为500nm的介质辅助支撑型纳米栅器件。
步骤A,在Si基片上,利用MOCVD工艺,生长AlN成核层。
将Si衬底温度降低为600℃,保持生长压力100Torr,氢气流量为3000sccm,氨气流量为2000sccm,向反应室通入流量为10sccm的铝源,在蓝宝石衬底上生长厚度为8nm的低温AlN层;
再将生长温度升高到1000℃,保持生长压力100Torr,氢气流量为3000sccm,氨气流量为2000sccm,向反应室通入流量为10sccm的铝源,在低温AlN成核层上再生长厚度为100nm的高温AlN层;
该低温AlN层与高温AlN层共同形成AlN成核层。
步骤B,在AlN成核层上,生长GaN缓冲层。
将生长温度升高到1000℃,保持生长压力100Torr,氢气流量为3000sccm,氨气流量为2000sccm,向反应室同时通入流量为100sccm的镓源和流量为100sccm的铁源,在成核层上生长厚度为2μm的铁掺杂GaN缓冲层。
步骤C,在GaN缓冲层上,生长AlGaN势垒层,形成二维电子气。
将生长温度升高到1000℃,保持生长压力100Torr,氢气流量为3000sccm,氨气流量为2000sccm,向反应室同时通入流量为100sccm的镓源和流量为20sccm的铝源,在GaN缓冲层上生长厚度为30nm,Al组分从5%-100%变化的AlGaN势垒层。
步骤D,在AlGaN势垒层上光刻有源区的电隔离区域,利用ICP工艺制作器件有源区的电隔离。
(D1)在AlGaN势垒层上光刻电隔离区域:
本步骤的具体实现与实施例一中的步骤4a)相同;
(D2)在AlGaN势垒层上刻蚀电隔离区域:
对完成光刻的样片,采用ICP工艺干法刻蚀AlGaN势垒层,实现有源区的台面隔离。刻蚀采用的气体Cl2/BCl3,压力为10mT,功率为80W,偏压为40V,刻蚀时间为200s;
(D3)去除刻蚀后的掩膜:
本步骤的具体实现与实施例一中的步骤4c)相同。
步骤E,在AlGaN势垒层上制作源电极和漏电极。
(E1)在AlGaN势垒层上光刻源电极区域和漏电极区域:
本步骤的具体实现与实施例一中的步骤5a)相同;
(E2)打底膜:
本步骤的具体实现与实施例一中的步骤5b)相同;
(E3)蒸发源漏电极金属:
本步骤的具体实现与实施例一中的步骤5c)相同;
(E4)剥离金属及退火:
本步骤的具体实现与实施例一中的步骤5d)相同.
步骤F,在势垒层涂抹光刻胶并光刻出栅条图形,对光刻图形区域进行干法刻蚀,形成光滑的倒角区。
(F1)在AlGaN势垒层上光刻栅条图形:
本步骤的具体实现与实施例一中的步骤6a)相同;
(F2)在AlGaN势垒层上刻蚀栅条区域:
对完成栅条图形光刻的样片,采用ICP工艺干法刻蚀AlGaN势垒层,形成光滑的倒角区,其刻蚀气体为Cl2/BCl3,压力为30mT,功率为60W,偏压为50V,刻蚀时间为60s,形成光滑的倒角区。
步骤G,在势垒层上,低温原子层淀积Al2O3介质。
对完成栅条刻蚀的样片进行低温原子层Al2O3介质的淀积,原子层淀积炉内通入前躯体TMA和水,在温度90℃,反应室压力1.5mT的条件下,淀积形成high-k介质覆盖层。
步骤H,在Al2O3介质层上采用刻蚀工艺,形成槽栅。
(H1)在Al2O3介质层上光刻槽栅区域:
本步骤的具体实现与实施例一中的步骤8a)相同;
(H2)利用ICP刻蚀工艺减薄辅助支撑层区域,并移除槽栅区域内的Al2O3介质层,其刻蚀条件为:采用的气体Cl2/BCl3,压力为5mT,功率为50W,偏压为10V,刻蚀时间为60s;
步骤I,蒸发栅电极与栅帽金属层。
(I1)打底膜:
本步骤的具体实现与实施例一中的步骤9a)相同;
(I2)蒸发源漏电极金属:
本步骤的具体实现与实施例一中的步骤9b)相同;
(I3)剥离金属:
本步骤的具体实现与实施例一中的步骤9c)相同。
以上描述仅是本发明的几个具体实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修正和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.介质辅助支撑型纳米栅器件,自下而上包括衬底层(1)、成核层(2)、缓冲层(3)和势垒层(4),势垒层上设有源电极(5)、漏电极(6)和栅电极(7),栅电极(7)上设有栅帽(8),其特征在于:在栅电极(7)的两边设有介质辅助支撑层(9),以实现对大面积栅帽(8)的物理支撑。
2.根据权利要求1所述的介质辅助支撑型纳米栅器件,其特征在于介质辅助支撑层(9)的高度为60nm-200nm。
3.根据权利要求1所述的介质辅助支撑型纳米栅器件,其特征在于介质辅助支撑层(9)的宽度为5nm-35nm。
4.根据权利要求1所述的介质辅助支撑型纳米栅器件,其特征在于栅帽(8)的宽度为700nm-200nm。
5.一种介质辅助支撑型纳米栅器件的制作方法,包括如下步骤:
1)在衬底基片上,利用MOCVD设备,依次生长成核层、缓冲层和势垒层;
2)在势垒层上采用ICP设备,刻蚀台面至缓冲层;
3)在势垒层上光刻出源电极和漏电极图形,采用电子束蒸发工艺,在源电极和漏电极图形区蒸发欧姆接触金属;
4)在势垒层涂抹光刻胶并光刻出栅极区域,而后利用ICP设备对光刻图形区域进行干法刻蚀,形成光滑的倒角区;
5)在光刻胶和刻蚀形成的倒角区上方利用ALD设备进行低温原子层Al2O3介质的淀积,形成Al2O3介质覆盖层;
6)在势垒层涂抹光刻胶并光刻出槽栅区域,利用ICP设备去除槽栅区域下方的Al2O3介质淀积层,形成槽栅;
7)采用电子束蒸发工艺,在槽栅区域蒸发栅金属层,形成栅帽层,然后采用剥离工艺去除光刻胶,完成器件的制作。
6.根据权利要求5所述的方法,其中步骤1中利用的MOCVD设备,其工艺参数如下:
成核层:低温成核温度为500-650℃,生长压力为40-100Torr,氢气流量为1000-5000sccm,氨气流量为600-3000sccm,铝源流量为4-20sccm;高温成核温度为940-1050℃,生长压力为40-100Torr,氢气流量为1000-5000sccm,氨气流量为1000-3000sccm,铝源流量为4-20sccm;
缓冲层:温度为940-1050℃,生长压力为40-100Torr,氢气流量为1000-5000sccm,氨气流量为1000-3000sccm,镓源流量为60-200sccm,铁源流量为10-200sccm;
势垒层:温度为960-1050℃,生长压力为40-100Torr,氢气流量为1000-5000sccm,氨气流量为1000-3000sccm,镓源流量为60-200sccm,铝源流量为4-50sccm。
7.根据权利要求5所述的方法,其中步骤2、步骤4和步骤6中利用的ICP设备,其工艺参数如下:
台面刻蚀:刻蚀气体为Cl2/BCl3,压力为2-20mT,功率为20W-150W,偏压为10V-100V,刻蚀时间为60s-200s;
栅条刻蚀:刻蚀气体为Cl2/BCl3,压力为10-50mT,功率为20W-100W,偏压为5V-100V,刻蚀时间为10s-60s;
介质淀积层刻蚀:刻蚀气体为Cl2/BCl3,压力为5-30mT,功率为50W-250W,偏压为10V-220V,刻蚀时间为60s-300s。
8.根据权利要求5所述的方法,其中步骤5利用的ALD设备,其工艺参数如下:前躯体为TMA和水,淀积温度为80-100℃,反应室压力为0.1mT-1.5mT。
9.根据权利要求5所述的方法,其中步骤3中电子束蒸发源漏欧姆接触的金属材料为Ti/Al/Ni/Au。
10.根据权利要求5所述的方法,其中步骤7中电子束蒸发栅极肖特基接触的金属材料为Ni/Au/Ni。
CN201611093121.0A 2016-12-01 2016-12-01 介质辅助支撑型纳米栅器件及其制作方法 Pending CN106711210A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611093121.0A CN106711210A (zh) 2016-12-01 2016-12-01 介质辅助支撑型纳米栅器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611093121.0A CN106711210A (zh) 2016-12-01 2016-12-01 介质辅助支撑型纳米栅器件及其制作方法

Publications (1)

Publication Number Publication Date
CN106711210A true CN106711210A (zh) 2017-05-24

Family

ID=58935527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611093121.0A Pending CN106711210A (zh) 2016-12-01 2016-12-01 介质辅助支撑型纳米栅器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106711210A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713185A (zh) * 2020-12-21 2021-04-27 西安电子科技大学 具有支撑结构的t型栅及其制备方法和半导体功率器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111157A1 (en) * 2006-11-14 2008-05-15 Northrop Grumman Corporation High electron mobility transistor semiconductor device and fabrication method thereof
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN105931999A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111157A1 (en) * 2006-11-14 2008-05-15 Northrop Grumman Corporation High electron mobility transistor semiconductor device and fabrication method thereof
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN105931999A (zh) * 2016-04-22 2016-09-07 西安电子科技大学 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713185A (zh) * 2020-12-21 2021-04-27 西安电子科技大学 具有支撑结构的t型栅及其制备方法和半导体功率器件

Similar Documents

Publication Publication Date Title
CN105931999B (zh) 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
JP2003209124A (ja) 電界効果半導体素子の製造方法及び電界効果半導体素子
CN101252088A (zh) 一种新型增强型A1GaN/GaN HEMT器件的实现方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN109461656A (zh) 半导体器件制造方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
WO2021012340A1 (zh) 一种具有分割子器件的GaN高电子迁移率晶体管及其制造方法
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114883407A (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN102820322A (zh) 含铁电层的GaN基增强型器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication