CN112713185A - 具有支撑结构的t型栅及其制备方法和半导体功率器件 - Google Patents
具有支撑结构的t型栅及其制备方法和半导体功率器件 Download PDFInfo
- Publication number
- CN112713185A CN112713185A CN202011521501.6A CN202011521501A CN112713185A CN 112713185 A CN112713185 A CN 112713185A CN 202011521501 A CN202011521501 A CN 202011521501A CN 112713185 A CN112713185 A CN 112713185A
- Authority
- CN
- China
- Prior art keywords
- grid
- gate
- photoetching
- photoresist layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 225
- 229920002120 photoresistant polymer Polymers 0.000 claims description 113
- 238000001259 photo etching Methods 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 34
- 238000010894 electron beam technology Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000001459 lithography Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种具有支撑结构的T型栅及其制备方法和半导体功率器件，该具有支撑结构的T型栅，生长在具有钝化层的半导体基片上，包括栅帽、栅脚和若干栅支柱，其中，栅帽位于半导体基片的上方；栅脚的一端与栅帽的底面中部连接，另一端穿过钝化层生长在半导体基片上；若干栅支柱沿栅宽方向间隔设置在栅帽底部的两侧，且栅支柱的底部与钝化层连接。本发明的具有支撑结构的T型栅，在栅帽两侧沿栅宽方向相间隔设置有栅支柱，在提高栅脚的高度的同时不增加钝化层厚度，不影响寄生电容，提高了器件在高频下的性能。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种具有支撑结构的T型栅及其制备方法和半导体功率器件。
背景技术
随着5G通讯技术的发展，高频高功率器件在人们生活中的应用越来越广泛，此类器件将在未来几年大规模的应用。因此提高器件的性能表现就显得越来越重要，其中高频性能更是器件性能的重要指标之一。
为了提高高频器件的饱和电流截止频率和最大增益截止频率，在功率器件中采用T型栅结构。目前，制备的T型栅结构大体上分为有SiN支撑的T型栅结构和浮空T型栅结构两类。SiN支撑的T型栅结构的机械稳定性好，不易倒塌，但是栅帽下的SiN层相对介电常数大，增大了栅的寄生电容，同时也削弱了高频性能。浮空T型栅结构的栅帽下为空气，能够大幅降低栅寄生电容。
在制备浮空T型栅结构时，由于栅脚与半导体材料的接触面积较小且栅脚较高，栅帽的面积较大，会造成头重脚轻的现象，稳定性差，在后续器件工艺中，由于各种原因T型栅结构容易向两侧倒塌。同时，在制备T型栅结构的过程中，在淀积栅金属后需要把残余金属剥离，由于T型栅的结构特殊，会出现把栅金属给连带剥离下来的情况。因此，现有的浮空T型栅结构的机械稳定性较差，在制备过程中成品率较低。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有支撑结构的T型栅及其制备方法和半导体功率器件。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种具有支撑结构的T型栅，生长在具有钝化层的半导体基片上，所述具有支撑结构的T型栅包括栅帽、栅脚和若干栅支柱，其中，
所述栅帽位于所述半导体基片的上方；
所述栅脚的一端与所述栅帽的底面中部连接，另一端穿过所述钝化层生长在所述半导体基片上；
若干所述栅支柱沿栅宽方向间隔设置在所述栅帽底部的两侧，且所述栅支柱的底部与所述钝化层连接。
本发明提供了一种具有支撑结构的T型栅的制备方法，包括：
S1：在半导体基片的上表面制备第一钝化层；
S2：在所述第一钝化层上涂覆第一光刻胶层，并在所述第一光刻胶层上光刻形成第一光刻窗口；
S3：对所述第一光刻窗口下方的所述第一钝化层进行刻蚀后，去除所述第一光刻胶层；
S4：在所述第一钝化层上自下而上依次涂覆第二光刻胶层和第三光刻胶层；
S5：通过不同光刻剂量的电子束在所述第二光刻胶层和所述第三光刻胶层上光刻形成第二光刻窗口，所述第二光刻窗口包括栅帽光刻窗口、栅脚光刻窗口和栅支柱光刻窗口，所述栅脚光刻窗口位于所述栅帽光刻窗口的下方，所述栅支柱光刻窗口沿栅宽方向间隔设置在所述栅帽光刻窗口底部的两侧；
S6：在所述第二光刻窗口内淀积金属层，形成具有支撑结构的T型栅。
在本发明的一个实施例中，所述S3中，所述第一钝化层的刻蚀深度小于所述第一钝化层的厚度，刻蚀后的所述第一钝化层的厚度为5-40nm。
在本发明的一个实施例中，所述S3中，所述第一钝化层的刻蚀深度等于所述第一钝化层的厚度。
在本发明的一个实施例中，所述S5包括：
S51：采用第一电子束对所述第二光刻胶层和所述第三光刻胶层进行光刻，形成所述栅脚光刻窗口和所述栅支柱光刻窗口；
S52：采用第二电子束对所述第三光刻胶层进行光刻，形成所述栅帽光刻窗口。
在本发明的一个实施例中，所述第一电子束的光刻剂量大于所述第二电子束的光刻剂量。
在本发明的一个实施例中，所述S6包括：
S61：刻蚀所述第一钝化层，以使所述栅脚光刻窗口下方的所述第一钝化层刻蚀完全；
S62：在所述第二光刻窗口内淀积金属层，所述金属层的厚度大于所述第二光刻胶层的厚度且小于所述第三光刻胶层的厚度；
S63：采用剥离工艺去除所述第二光刻胶层、所述第三光刻胶层，以及所述第三光刻胶层上表面附着的金属层，形成具有支撑结构的T型栅。
在本发明的一个实施例中，所述S6包括：
S601：在所述第二光刻窗口内淀积金属层，所述金属层的厚度大于所述第二光刻胶层的厚度且小于所述第三光刻胶层的厚度；
S602：采用剥离工艺去除所述第二光刻胶层、所述第三光刻胶层，以及及所述第三光刻胶层上表面附着的金属层，形成具有支撑结构的T型栅。
在本发明的一个实施例中，所述方法还包括，S7：在具有支撑结构的T型栅的器件的外表面生长第二钝化层。
本发明还提供了一种半导体功率器件，包括：半导体基片、源极、漏极、栅极、第一钝化层和第二钝化层，其中，
所述源极和所述漏极设置在所述半导体基片上，且位于所述半导体基片的两侧；
所述栅极设置在所述半导体基片上，且位于所述源极和所述漏极之间，所述栅极为如上述实施例所述的具有支撑结构的T型栅；
所述第一钝化层设置在所述半导体基片上，位于所述源极和所述栅极之间，以及所述漏极和所述栅极之间的区域；
所述第二钝化层包覆在所述半导体功率器件的外表面。
与现有技术相比，本发明的有益效果在于：
1.本发明的具有支撑结构的T型栅，在栅帽两侧沿栅宽方向相间隔设置有栅支柱，在提高栅脚的高度的同时不增加钝化层厚度，不影响寄生电容，提高了器件在高频下的性能；
2.本发明的具有支撑结构的T型栅的制备方法，在栅帽两侧沿栅宽方向制备相间隔的栅支柱，一方面提高了T型栅结构的机械稳定性，防止T型栅结构向两侧倒塌，另一方面避免了在剥离工艺中，将栅金属连带剥离的情况，提高了器件制备的成品率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种具有支撑结构的T型栅的结构示意图；
图2是本发明实施例提供的一种具有支撑结构的T型栅的制备方法流程图；
图3a-图3k是本发明实施例提供的一种具有支撑结构的T型栅的制备方法示意图；
图4a-图4j是本发明实施例提供的另一种具有支撑结构的T型栅的制备方法示意图；
图5是本发明实施例提供的一种具有支撑结构的T型栅的示意图；
图6是本发明实施例提供的另一种具有支撑结构的T型栅的示意图；
图7是本发明实施例提供的一种半导体功率器件的结构示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种具有支撑结构的T型栅及其制备方法和半导体功率器件进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图1，图1是本发明实施例提供的一种具有支撑结构的T型栅的结构示意图。如图所示，本实施例的具有支撑结构的T型栅，生长在具有钝化层1的半导体基片2上，具有支撑结构的T型栅包括栅帽3、栅脚4和若干栅支柱5。其中，栅帽3位于半导体基片2的上方；栅脚4的一端与栅帽3的底面中部连接，另一端穿过钝化层1生长在半导体基片2上；若干栅支柱5沿栅宽方向间隔设置在栅帽3底部的两侧，且栅支柱5的底部与钝化层1连接。可选地，栅支柱5的下表面与钝化层1的上表面相接触。在其他实施例中，栅支柱5的下端镶嵌在钝化层1的内部。
本实施例的具有支撑结构的T型栅，在栅帽两侧沿栅宽方向相间隔设置有栅支柱，在提高栅脚的高度的同时不增加钝化层厚度，不影响寄生电容，提高了器件在高频下的性能。
实施例二
本实施例提供了一种具有支撑结构的T型栅的制备方法，适用于实施例一中的具有支撑结构的T型栅。请参见图2，图2是本实施例提供的一种具有支撑结构的T型栅的制备方法流程图。如图所示，本实施例的具有支撑结构的T型栅的制备方法包括：
S1：在半导体基片的上表面制备第一钝化层；
S2：在第一钝化层上涂覆第一光刻胶层，并在第一光刻胶层上光刻形成第一光刻窗口；
S3：对第一光刻窗口下方的第一钝化层进行刻蚀后，去除第一光刻胶层；
S4：在第一钝化层上自下而上依次涂覆第二光刻胶层和第三光刻胶层；
S5：通过不同光刻剂量的电子束在第二光刻胶层和第三光刻胶层上光刻形成第二光刻窗口，第二光刻窗口包括栅帽光刻窗口、栅脚光刻窗口和栅支柱光刻窗口，栅脚光刻窗口位于栅帽光刻窗口的下方，栅支柱光刻窗口沿栅宽方向间隔设置在栅帽光刻窗口底部的两侧；
S6：在第二光刻窗口内淀积金属层，形成具有支撑结构的T型栅。
具体地，在步骤S3中，可选地，第一钝化层的刻蚀深度小于第一钝化层的厚度，刻蚀后的第一钝化层的厚度为5-40nm。或者，第一钝化层的刻蚀深度等于第一钝化层的厚度。
进一步地，步骤S5包括：
S51：采用第一电子束对第二光刻胶层和第三光刻胶层进行光刻，形成栅脚光刻窗口和栅支柱光刻窗口；
S52：采用第二电子束对第三光刻胶层进行光刻，形成栅帽光刻窗口。
在本实施例中，第一电子束的光刻剂量大于第二电子束的光刻剂量。其中，第一电子束的光刻剂量需要保证第二光刻胶层充分曝光，第二电子束的光刻剂量需要保证第二光刻胶层不被曝光。具体地光刻剂量设置与采用的电子束光刻机型号以及第二光刻胶层和第三光刻胶层的设置有关，在此不做限制。考虑到光刻邻近效应，可以使两侧图形与中间图形有一定的间隙。
进一步地，当在步骤S3中，第一钝化层的刻蚀深度小于第一钝化层的厚度时，相应地，步骤S6包括：
S61：刻蚀第一钝化层，以使栅脚光刻窗口下方的第一钝化层刻蚀完全；
S62：在第二光刻窗口内淀积金属层，金属层的厚度大于第二光刻胶层的厚度且小于第三光刻胶层的厚度；
S63：采用剥离工艺去除第二光刻胶层、第三光刻胶层，以及第三光刻胶层上表面附着的金属层，形成具有支撑结构的T型栅。
进一步地，当在步骤S3中，第一钝化层的刻蚀深度等于第一钝化层的厚度时，相应地，步骤S6包括：
S601：在第二光刻窗口内淀积金属层，金属层的厚度大于第二光刻胶层的厚度且小于第三光刻胶层的厚度；
S602：采用剥离工艺去除第二光刻胶层、第三光刻胶层，以及及第三光刻胶层上表面附着的金属层，形成具有支撑结构的T型栅。
在本实施例中，可选地，第三光刻胶层的厚度为金属层厚度的1.3倍，以确保后续成功剥离第二光刻胶层、第三光刻胶层，以及第三光刻胶层上表面附着的金属层。
进一步地，本实施例的方法还包括，S7：在具有支撑结构的T型栅的器件外表面生长第二钝化层。
本实施例的具有支撑结构的T型栅的制备方法，在栅帽两侧制备相间隔的栅支柱，一方面提高了T型栅结构的机械稳定性，防止T型栅结构向两侧倒塌，另一方面栅支柱底部与下层材料之间有一定的粘附力，类似于钉子的作用，使T型栅结构更加的牢固，避免了在剥离工艺中，将栅金属连带剥离的情况，提高了器件制备的成品率。
实施例三
本实施例在实施例二的基础上对本发明的具有支撑结构的T型栅的制备方法进行详细描述。请结合参见图3a-图3k和图5，图3a-图3k是本发明实施例提供的一种具有支撑结构的T型栅的制备方法示意图，图5是本发明实施例提供的一种具有支撑结构的T型栅的示意图。具体地，该制备方法包括如下步骤：
步骤1：在半导体基片21的上表面制备第一钝化层22，其中，第一钝化层22的材料为SiN，厚度为60nm，如图3a所示。
步骤2：在第一钝化层22上涂覆第一光刻胶层23，如图3b所示。
步骤3：采用电子束对第一光刻胶层23进行曝光，其中，开孔的宽度为300nm，如图3c所示。
步骤4：对曝光后的第一光刻胶层23进行显影，得到第一光刻窗口24，如图3d所示。
步骤5：对第一光刻窗口24下方的第一钝化层22进行刻蚀，刻蚀深度40nm，之后去除第一光刻胶层23，如图3e所示。
步骤6：在第一钝化层22上涂覆第二光刻胶层25，在第二光刻胶层25上涂覆第三光刻胶层26，如图3f所示。在本实施例中，第三光刻胶层26的厚度大于第二光刻胶层25的厚度。
步骤7：首先采用高剂量的电子束对第二光刻胶层25和第三光刻胶层26进行曝光，保证第二光刻胶层25充分曝光，其次采用低剂量的电子束对第三光刻胶层26进行曝光，保证第二光刻胶层25不被曝光，如图3g所示。
在本实施例中，栅脚宽度为100nm，栅脚高度为210nm，栅帽宽度为700nm，栅帽高度为190nm，栅帽两侧的支柱宽度为50nm，整体栅高400nm。
步骤8：对曝光后的第二光刻胶层25和第三光刻胶层26进行显影，得到第二光刻窗口27，如图3h所示。
在本实施例中，第二光刻窗口27包括栅帽光刻窗口271、栅脚光刻窗口272和栅支柱光刻窗口273，其中，栅脚光刻窗口272位于栅帽光刻窗口271的下方，且位于中间位置处，栅支柱光刻窗口273间隔设置在栅帽光刻窗口271底部的两侧。
步骤9：刻蚀第一钝化层22，刻蚀深度20nm，以使栅脚光刻窗口272下方的第一钝化层22刻蚀完全，如图3i所示。
步骤10：在第二光刻窗口27内淀积金属层，金属层厚度要大于第二光刻胶层25的厚度，以保证形成T型栅，同时小于第三光刻胶层26的厚度，方便后续剥离工艺，采用剥离工艺去除第二光刻胶层25、第三光刻胶层26，以及第三光刻胶层26上表面附着的金属层，形成具有支撑结构的T型栅28，如图3j所示。
可选地，第三光刻胶层26的厚度为金属层厚度的1.3倍，以确保后续成功剥离第二光刻胶层25、第三光刻胶层26，以及第三光刻胶层26上表面附着的金属层。
步骤11：在具有支撑结构的T型栅28的器件外表面生长第二钝化层29，第二钝化层29的材料为SiN，厚度为20nm，如图3k所示。
进一步地，请结合参见图4a-图4j和图6，图4a-图4j是本发明实施例提供的另一种具有支撑结构的T型栅的制备方法示意图，图6是本发明实施例提供的另一种具有支撑结构的T型栅的示意图。具体地，该制备方法包括如下步骤：
步骤(1)：在半导体基片31的上表面制备第一钝化层32，其中，第一钝化层32的材料为SiN，厚度为60nm，如图4a所示。
步骤(2)：在第一钝化层32上涂覆第一光刻胶层33，如图4b所示。
步骤(3)：采用电子束对第一光刻胶层33进行曝光，其中，开孔的宽度为300nm，如图4c所示。
步骤(4)：对曝光后的第一光刻胶层33进行显影，得到第一光刻窗口34，如图4d所示。
步骤(5)：对第一光刻窗口34下方的第一钝化层32进行刻蚀，刻蚀深度60nm，之后去除第一光刻胶层33，如图4e所示。
步骤(6)：在第一钝化层32上涂覆第二光刻胶层35，在第二光刻胶层35上涂覆第三光刻胶层36，如图4f所示。在本实施例中，第三光刻胶层36的厚度大于第二光刻胶层35的厚度。
步骤(7)：首先采用高剂量的电子束对第二光刻胶层35和第三光刻胶层36进行曝光，保证第二光刻胶层35充分曝光，其次采用低剂量的电子束对第三光刻胶层36进行曝光，保证第二光刻胶层35不被曝光，如图4g所示。
在本实施例中，栅脚宽度为100nm，栅脚高度为210nm，栅帽宽度为700nm，栅帽高度为190nm，栅帽两侧的支柱宽度为50nm，整体栅高400nm。
步骤(8)：对曝光后的第二光刻胶层35和第三光刻胶层36进行显影，得到第二光刻窗口37，如图4h所示。
在本实施例中，第二光刻窗口37包括栅帽光刻窗口371、栅脚光刻窗口372和栅支柱光刻窗口373，其中，栅脚光刻窗口372位于栅帽光刻窗口371的下方，且位于中间位置处，栅支柱光刻窗口373间隔设置在栅帽光刻窗口371底部的两侧。
步骤(9)：在第二光刻窗口37内淀积金属层，金属层厚度要大于第二光刻胶层35的厚度，以保证形成T型栅，同时小于第三光刻胶层36的厚度，方便后续剥离工艺，采用剥离工艺去除第二光刻胶层35、第三光刻胶层36，以及第三光刻胶层36上表面附着的金属层，形成具有支撑结构的T型栅38，如图4i所示。
可选地，第三光刻胶层36的厚度为金属层厚度的1.3倍，以确保后续成功剥离第二光刻胶层35、第三光刻胶层36，以及第三光刻胶层36上表面附着的金属层。
步骤(10)：在具有支撑结构的T型栅38的器件外表面生长第二钝化层39，第二钝化层39的材料为SiN，厚度为20nm，如图4j所示。
实施例四
请参见图7，图7是本发明实施例提供的一种半导体功率器件的结构示意图。如图所示，本实施例提供了一种半导体功率器件，包括：半导体基片100、源极200、漏极300、栅极400、第一钝化层500和第二钝化层600，其中，源极200和漏极300设置在半导体基片100上，且位于半导体基片100的两侧；栅极400设置在半导体基片100上，且位于源极200和漏极300之间，栅极400为实施例一中的具有支撑结构的T型栅；第一钝化层500设置在半导体基片100上，位于源极200和栅极400之间，以及漏极300和栅极400之间的区域；第二钝化层600包覆在半导体功率器件的外表面。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种具有支撑结构的T型栅，其特征在于，生长在具有钝化层的半导体基片上，所述具有支撑结构的T型栅包括栅帽、栅脚和若干栅支柱，其中，
所述栅帽位于所述半导体基片的上方；
所述栅脚的一端与所述栅帽的底面中部连接，另一端穿过所述钝化层生长在所述半导体基片上；
若干所述栅支柱沿栅宽方向间隔设置在所述栅帽底部的两侧，且所述栅支柱的底部与所述钝化层连接。
2.一种具有支撑结构的T型栅的制备方法，其特征在于，包括：
S1：在半导体基片的上表面制备第一钝化层；
S2：在所述第一钝化层上涂覆第一光刻胶层，并在所述第一光刻胶层上光刻形成第一光刻窗口；
S3：对所述第一光刻窗口下方的所述第一钝化层进行刻蚀后，去除所述第一光刻胶层；
S4：在所述第一钝化层上自下而上依次涂覆第二光刻胶层和第三光刻胶层；
S5：通过不同光刻剂量的电子束在所述第二光刻胶层和所述第三光刻胶层上光刻形成第二光刻窗口，所述第二光刻窗口包括栅帽光刻窗口、栅脚光刻窗口和栅支柱光刻窗口，所述栅脚光刻窗口位于所述栅帽光刻窗口的下方，所述栅支柱光刻窗口沿栅宽方向间隔设置在所述栅帽光刻窗口底部的两侧；
S6：在所述第二光刻窗口内淀积金属层，形成具有支撑结构的T型栅。
3.根据权利要求2所述的具有支撑结构的T型栅的制备方法，其特征在于，所述S3中，所述第一钝化层的刻蚀深度小于所述第一钝化层的厚度，刻蚀后的所述第一钝化层的厚度为5-40nm。
4.根据权利要求2所述的具有支撑结构的T型栅的制备方法，其特征在于，所述S3中，所述第一钝化层的刻蚀深度等于所述第一钝化层的厚度。
5.根据权利要求2所述的具有支撑结构的T型栅的制备方法，其特征在于，所述S5包括：
S51：采用第一电子束对所述第二光刻胶层和所述第三光刻胶层进行光刻，形成所述栅脚光刻窗口和所述栅支柱光刻窗口；
S52：采用第二电子束对所述第三光刻胶层进行光刻，形成所述栅帽光刻窗口。
6.根据权利要求5所述的具有支撑结构的T型栅的制备方法，其特征在于，所述第一电子束的光刻剂量大于所述第二电子束的光刻剂量。
7.根据权利要求3所述的具有支撑结构的T型栅的制备方法，其特征在于，所述S6包括：
S61：刻蚀所述第一钝化层，以使所述栅脚光刻窗口下方的所述第一钝化层刻蚀完全；
S62：在所述第二光刻窗口内淀积金属层，所述金属层的厚度大于所述第二光刻胶层的厚度且小于所述第三光刻胶层的厚度；
S63：采用剥离工艺去除所述第二光刻胶层、所述第三光刻胶层，以及所述第三光刻胶层上表面附着的金属层，形成具有支撑结构的T型栅。
8.根据权利要求4所述的具有支撑结构的T型栅的制备方法，其特征在于，所述S6包括：
S601：在所述第二光刻窗口内淀积金属层，所述金属层的厚度大于所述第二光刻胶层的厚度且小于所述第三光刻胶层的厚度；
S602：采用剥离工艺去除所述第二光刻胶层、所述第三光刻胶层，以及及所述第三光刻胶层上表面附着的金属层，形成具有支撑结构的T型栅。
9.根据权利要求2所述的具有支撑结构的T型栅的制备方法，其特征在于，所述方法还包括，S7：在具有支撑结构的T型栅的器件的外表面生长第二钝化层。
10.一种半导体功率器件，其特征在于，包括：半导体基片、源极、漏极、栅极、第一钝化层和第二钝化层，其中，
所述源极和所述漏极设置在所述半导体基片上，且位于所述半导体基片的两侧；
所述栅极设置在所述半导体基片上，且位于所述源极和所述漏极之间，所述栅极为如权利要求1所述的具有支撑结构的T型栅；
所述第一钝化层设置在所述半导体基片上，位于所述源极和所述栅极之间，以及所述漏极和所述栅极之间的区域；
所述第二钝化层包覆在所述半导体功率器件的外表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011521501.6A CN112713185B (zh) | 2020-12-21 | 2020-12-21 | 具有支撑结构的t型栅及其制备方法和半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011521501.6A CN112713185B (zh) | 2020-12-21 | 2020-12-21 | 具有支撑结构的t型栅及其制备方法和半导体功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112713185A true CN112713185A (zh) | 2021-04-27 |
| CN112713185B CN112713185B (zh) | 2022-07-22 |
Family
ID=75544870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011521501.6A Active CN112713185B (zh) | 2020-12-21 | 2020-12-21 | 具有支撑结构的t型栅及其制备方法和半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112713185B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380884A (zh) * | 2021-06-08 | 2021-09-10 | 上海新微半导体有限公司 | 一种hemt器件的栅极、hemt器件及其制备方法 |
| CN116314297A (zh) * | 2023-03-09 | 2023-06-23 | 湖北九峰山实验室 | 一种具有介电支撑层的t形栅及其制备方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353708A (ja) * | 1999-06-10 | 2000-12-19 | Nec Corp | 半導体装置および半導体装置製造方法 |
| CA2485561A1 (en) * | 2002-05-11 | 2003-11-20 | United Monolithic Semiconductors Gmbh | Method for producing a semiconductor component and semiconductor component produced by the same |
| CN1477717A (zh) * | 2002-07-29 | 2004-02-25 | �Ҵ���˾ | 用于调制掺杂的场效应晶体管的增强的t形栅极及其制造方法 |
| JP2005251835A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| KR20090058730A (ko) * | 2007-12-05 | 2009-06-10 | 한국전자통신연구원 | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 |
| US20100193912A1 (en) * | 2005-04-21 | 2010-08-05 | 3T Technologies Limited | Methods and apparatus for the manufacture of microstructures |
| US20110018040A1 (en) * | 2009-07-27 | 2011-01-27 | Smith R Peter | Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions |
| US20110057272A1 (en) * | 2009-09-07 | 2011-03-10 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| CN104037214A (zh) * | 2014-06-26 | 2014-09-10 | 中国电子科技集团公司第十三研究所 | 改善短沟效应的栅控半导体器件 |
| CN105914232A (zh) * | 2016-05-06 | 2016-08-31 | 西安电子科技大学 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN106711210A (zh) * | 2016-12-01 | 2017-05-24 | 西安电子科技大学 | 介质辅助支撑型纳米栅器件及其制作方法 |
| WO2018103606A1 (zh) * | 2016-12-08 | 2018-06-14 | 中国电子科技集团公司第五十五研究所 | 一种具有高线性度的GaN鳍式高电子迁移率晶体管及其制造方法 |
| CN109285883A (zh) * | 2017-07-19 | 2019-01-29 | 吴绍飞 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN110571143A (zh) * | 2019-07-25 | 2019-12-13 | 西安电子科技大学 | 一种新型高频半导体栅极的制作方法 |
| CN110600542A (zh) * | 2019-08-13 | 2019-12-20 | 中山市华南理工大学现代产业技术研究院 | 一种具有П型栅的GaN基射频器件及其制备方法 |
| CN110707150A (zh) * | 2019-11-13 | 2020-01-17 | 中国电子科技集团公司第十三研究所 | 一种双t型纳米栅及其制备方法 |
-
2020
- 2020-12-21 CN CN202011521501.6A patent/CN112713185B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353708A (ja) * | 1999-06-10 | 2000-12-19 | Nec Corp | 半導体装置および半導体装置製造方法 |
| CA2485561A1 (en) * | 2002-05-11 | 2003-11-20 | United Monolithic Semiconductors Gmbh | Method for producing a semiconductor component and semiconductor component produced by the same |
| US20040157423A1 (en) * | 2002-05-11 | 2004-08-12 | Dag Behammer | Method for producing a semiconductor component, and semiconductor component produced by the same |
| CN1477717A (zh) * | 2002-07-29 | 2004-02-25 | �Ҵ���˾ | 用于调制掺杂的场效应晶体管的增强的t形栅极及其制造方法 |
| JP2005251835A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| US20100193912A1 (en) * | 2005-04-21 | 2010-08-05 | 3T Technologies Limited | Methods and apparatus for the manufacture of microstructures |
| KR20090058730A (ko) * | 2007-12-05 | 2009-06-10 | 한국전자통신연구원 | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 |
| US20090146184A1 (en) * | 2007-12-05 | 2009-06-11 | Electronics And Telecommunications Research Institute | Semiconductor device with t-gate electrode and method for fabricating the same |
| US20110018040A1 (en) * | 2009-07-27 | 2011-01-27 | Smith R Peter | Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions |
| US20110057272A1 (en) * | 2009-09-07 | 2011-03-10 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| CN104037214A (zh) * | 2014-06-26 | 2014-09-10 | 中国电子科技集团公司第十三研究所 | 改善短沟效应的栅控半导体器件 |
| CN105914232A (zh) * | 2016-05-06 | 2016-08-31 | 西安电子科技大学 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN106711210A (zh) * | 2016-12-01 | 2017-05-24 | 西安电子科技大学 | 介质辅助支撑型纳米栅器件及其制作方法 |
| WO2018103606A1 (zh) * | 2016-12-08 | 2018-06-14 | 中国电子科技集团公司第五十五研究所 | 一种具有高线性度的GaN鳍式高电子迁移率晶体管及其制造方法 |
| CN109285883A (zh) * | 2017-07-19 | 2019-01-29 | 吴绍飞 | T栅N面GaN/AlGaN鳍式高电子迁移率晶体管 |
| CN110571143A (zh) * | 2019-07-25 | 2019-12-13 | 西安电子科技大学 | 一种新型高频半导体栅极的制作方法 |
| CN110600542A (zh) * | 2019-08-13 | 2019-12-20 | 中山市华南理工大学现代产业技术研究院 | 一种具有П型栅的GaN基射频器件及其制备方法 |
| CN110707150A (zh) * | 2019-11-13 | 2020-01-17 | 中国电子科技集团公司第十三研究所 | 一种双t型纳米栅及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| ZHANG, QIN-PENG；WEI, TAI-BAO；AN, JUN-NIAN；AND ET AL.: "A simple chemosensor for ultrasensitive fluorescent "turn-on" detection of Fe3+ and alternant detection of CN-", 《SUPRAMOLECULAR CHEMISTRY》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380884A (zh) * | 2021-06-08 | 2021-09-10 | 上海新微半导体有限公司 | 一种hemt器件的栅极、hemt器件及其制备方法 |
| CN113380884B (zh) * | 2021-06-08 | 2024-06-04 | 上海新微半导体有限公司 | 一种hemt器件的栅极、hemt器件及其制备方法 |
| CN116314297A (zh) * | 2023-03-09 | 2023-06-23 | 湖北九峰山实验室 | 一种具有介电支撑层的t形栅及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112713185B (zh) | 2022-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112713185B (zh) | 具有支撑结构的t型栅及其制备方法和半导体功率器件 | |
| US9478624B2 (en) | Self-aligned wrapped-around structure | |
| US7338875B2 (en) | Method of fabricating a semiconductor device having a toroidal-like junction | |
| CN105789037B (zh) | 微波毫米波芯片的小尺寸栅制备方法 | |
| CN106683992B (zh) | 一种肖特基二极管t型阳极接触空气桥电极制作方法 | |
| CN109103245A (zh) | 一种双t型栅及制作方法和应用 | |
| TW201232712A (en) | Capacitor structure and fabrication method thereof | |
| US20180114721A1 (en) | Method of Reducing Overlay Error in Via to Grid Patterning | |
| CN110808207B (zh) | 一种t型纳米栅及其制备方法 | |
| CN110707150B (zh) | 一种双t型纳米栅及其制备方法 | |
| JP6247495B2 (ja) | 半導体装置、及びその製造方法 | |
| JP5320689B2 (ja) | 半導体装置の製造方法 | |
| KR0174538B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
| JP2001203284A (ja) | フラッシュメモリ素子の製造方法 | |
| CN115083902A (zh) | 一种t型栅及其制备方法、hemt器件 | |
| CN104867828A (zh) | 一种砷化镓基半导体器件的制作方法 | |
| TWI497719B (zh) | 溝槽式功率半導體結構之製造方法 | |
| CN113097307B (zh) | GaN器件结构及其制备方法 | |
| CN104425223B (zh) | 图形化方法 | |
| WO2022095484A1 (zh) | 半导体结构的形成方法及半导体结构 | |
| KR101172358B1 (ko) | 실리콘 나노선 제조 방법 | |
| CN115241285A (zh) | 一种浮空t型栅及其制备方法 | |
| KR101140288B1 (ko) | 희생층을 이용한 나노 스케일의 티형 게이트 제조방법 | |
| JPS6323669B2 (zh) | ||
| CN111430227A (zh) | 一种t型光刻图形的根部腔壁角度调整及t型栅制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |