CN116314297A - 一种具有介电支撑层的t形栅及其制备方法 - Google Patents
一种具有介电支撑层的t形栅及其制备方法 Download PDFInfo
- Publication number
- CN116314297A CN116314297A CN202310227204.8A CN202310227204A CN116314297A CN 116314297 A CN116314297 A CN 116314297A CN 202310227204 A CN202310227204 A CN 202310227204A CN 116314297 A CN116314297 A CN 116314297A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- gate
- dielectric
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000001259 photo etching Methods 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 238000000609 electron-beam lithography Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002558 medical inspection Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种具有介电支撑层的T形栅及其制备方法，上述的具有介电支撑层的T形栅包括：衬底、介电支撑层、栅脚及栅帽；栅脚的一端与衬底的上表面连接，栅脚的另一端与栅帽的底面中部区域连接，栅帽与栅脚构建形成T形结构；介电支撑层设于栅帽的下表面与衬底的上表面之间；介电支撑层与栅脚平行布设，用于支撑栅帽和栅脚。该具有介电支撑层的T形栅的引入使得可定义的栅脚宽度尺寸相较于现有技术可以做到更小，还能对栅脚和栅帽起到一定的稳定支撑的作用，使整体结构在使用过程中不易坍塌，提高了T形栅器件的机械稳定性和工艺良率；同时，由于其并非整面沉积，因此栅极寄生电容的增加可控制在很小范围内。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种具有介电支撑层的T形栅及其制备方法。
背景技术
无线通信、汽车辅助驾驶技术、成像安全和医疗检查以及毫米波雷达通信领域的广泛应用持续需要工作在微波(0.3–100GHz)、毫米波(100–300GHz)和太赫兹(300GHz–10THz)频段的超高速半导体器。高频电子器件的类型主要包括第一代硅基互补金属氧化物半导体(CMOS)、硅锗基异质结双极晶体管(HBT)。更常见的是，基于III-V化合物的高电子迁移率晶体管(HEMT)和异质结双极晶体管(HBT)，用于第二代和第三代半导体中的微波单片集成电路(MMIC)。其中，HEMT制造采用的是平面制造工艺，相对简单于HBT。HEMT的典型代表包括基于GaAs的HEMT、基于InP的HEMT和基于GaN的HEMT。尽管GaAs基HEMT是在20世纪80年代首次发明和制备的，但经过十年的发展，InP基HEMT因其具有高电子迁移率和低噪声系数等独特优势，成为了超高频应用的首选。自2000年以来，GaN基HEMT由于具有高表面载流子密度、大饱和电流和高击穿电压等独特特性，已成为高频和高功率应用的焦点。
HEMT器件的交流性能与T形栅(T-Gate)结构相关的有效沟道长度密切相关，HEMT的栅脚宽度与电子在通道中的输运时间成正比，它决定了器件的工作频率。因此，减小栅长是提高工作频率的有效途径之一，为增强HEMT的频率特性，栅长不断减小。然而，因为器件栅极电阻与栅极截面积成反比，随着栅长不断减小，栅极电阻逐渐增大，致使HEMT噪声系数变大。
因此，如何对T形栅进行改进，以保证器件在高工作频率的同时，还能够使其具有高增益和低噪声性能，是本领域急需解决的技术问题之一。
发明内容
基于上述表述，本发明提供了一种具有介电支撑层的T形栅及其制备方法，以解决现有技术中由于超短T栅的制造困难导致高电子迁移率晶体管器件性能不佳的技术问题。
本发明解决上述技术问题的技术方案如下：
第一方面，本发明提供一种具有介电支撑层的T形栅，包括：衬底、介电支撑层、栅脚及栅帽；
所述栅脚的一端与所述衬底的上表面连接，所述栅脚的另一端与所述栅帽的底面中部区域连接，所述栅帽与所述栅脚构建形成T形结构；
所述介电支撑层设于所述栅帽的下表面与所述衬底的上表面之间；所述介电支撑层与所述栅脚平行布设，所述介电支撑层用于支撑所述栅帽和所述栅脚。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步地，所述衬底设有凹槽，所述栅脚连接于所述凹槽的槽底。
进一步地，所述介电支撑层，所述介电支撑层为N个，其中，N为大于等于1的正整数；所述介电支撑层设于所述栅脚的侧边。
进一步地，所述介电支撑层的材质为SiO2或SixNy。
进一步地，所述栅脚的宽度尺寸小于20nm。
第二方面，本发明还提供一种用于制备如第一方面中任一项所述的具有介电支撑层的T形栅的制备方法，包括：
在具有刻蚀槽的金属膜层-衬底结构的上表面沉积介电材料层，并刻蚀所述介电材料层，得到介电支撑层-金属膜层-衬底结构；
对所述介电支撑层-金属膜层-衬底结构进行光刻旋涂处理，得到第二光刻胶层和第三光刻胶层；
在所述第二光刻胶层和所述第三光刻胶层上光刻形成第二光刻窗口；
在所述第二光刻窗口内淀积金属，去除所述第二光刻胶层、所述第三光刻胶层和金属膜层，形成具有介电支撑层的T形栅。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步地，在制作栅极之后，还包括：
在具有刻蚀槽的金属膜层-衬底结构的上表面沉积介电材料层之前，还包括：
在衬底上沉积所述金属膜层；
在所述金属膜层的上表面旋涂第一光刻胶层，并在所述第一光刻胶层上光刻形成第一光刻窗口；
对所述第一光刻窗口下方的所述金属膜层和所述衬底进行刻蚀处理；
对所述第一光刻胶层进行去胶处理，得到刻蚀后的所述具有刻蚀槽的金属膜层-衬底结构。
进一步地，所述第二光刻窗口包括栅帽光刻窗口和栅脚光刻窗口；
所述栅脚光刻窗口位于所述栅帽光刻窗口的下方，所述栅脚光刻窗口的宽度小于所述栅帽光刻窗口的宽度。
进一步地，所述栅脚光刻窗口的宽度尺寸小于20nm。
进一步地，在衬底上沉积所述金属膜层，具体包括：在所述衬底上沉积铝，形成金属铝膜层。
与现有技术相比，本申请的技术方案具有以下有益技术效果：
本发明提供的具有介电支撑层的T形栅由衬底、介电支撑层、栅脚及栅帽组成，其中，介电支撑层为栅脚和栅帽的支撑结构，相较于现有技术，该具有介电支撑层的T形栅具有如下优点：具有介电支撑层的T形栅的引入使得可定义的栅脚宽度尺寸相较于现有技术可以做到更小(20nm以下)，在这一前提下，还能对栅脚和栅帽起到一定的稳定支撑的作用，使整体结构在使用过程中不易坍塌，提高了T形栅器件的机械稳定性和工艺良率；同时，由于该介电支撑层与栅脚平行布设，且位于栅帽的下表面与衬底的上表面之间，即其并非整面沉积，因此，栅极寄生电容的增加可控制在很小范围内。
附图说明
图1为本发明实施例提供的具有介电支撑层的T形栅的结构示意图之一；
图2为本发明实施例提供的具有介电支撑层的T形栅的结构示意图之二；
图3为本发明实施例提供的具有介电支撑层的T形栅的结构示意图之三；
图4为本发明实施例提供的用于制备具有介电支撑层的T形栅的制备方法流程图；
图5为本发明实施例提供的具有介电支撑层的T形栅的仿真原型效果图；
图6为本发明实施例提供的具有介电支撑层的T形栅的仿真仿真数据效果图之一；
图7为本发明实施例提供的具有介电支撑层的T形栅的仿真数据数据效果图之二；
附图标记：
1、衬底；2、金属膜层；3、第一光刻胶层；4、介电材料层；5、介电支撑层；6、第二光刻胶层；7、第三光刻胶层；8、T形栅；81、栅帽；82、栅脚。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
T-Gate栅脚宽度的减小导致工作频率fT升高，对于微波波段，T-Gate栅脚长度必须至少小于100nm，而在太赫兹频率下，T-Gate栅脚长度应低于30nm。
在现有技术中，T-Gate结构的常规制造方法之一是在衬底上旋涂双层或三层光刻胶，利用不同层光刻胶在同一曝光剂量下灵敏度的差异，使用一步法或两步法电子束光刻(EBL)来定义T形结构，例如：一步法EBL光刻，首先在衬底上旋涂两层光刻胶，后使用EBL曝光，由于底层光刻胶的灵敏度比上层光刻胶低，故在曝光过程中，电子束中间部分剂量更大，由此在双层胶中定义出T形结构，后金属化并剥离光刻胶形成T-Gate。其存在的问题是：栅脚宽度的不断减小对纳米级制造提出了更大的挑战，当特征尺寸达到30nm水平及以下时，电子束光刻带来的电子前散射和背散射问题等因素，使得光刻胶层特征图形的分辨率很难再进一步降低。此外，随着特征尺寸的缩小，对电子束光刻机的要求变高，所需制造条件及其严苛，所能调节的工艺参数窗口变窄。
T-Gate结构的常规制造方法之二是将T-Gate做成浮空T形栅，但是随T-Gate栅脚的不断减小，栅脚的机械性能变差，栅脚由于无法支撑栅帽重量，在显影过程中易坍塌，造成良率减小，当特征尺寸尺寸达到10nm时，栅脚的可靠性问题变得尤为显著，现有技术采取的做法是在栅帽层下方沉积厚度与栅脚高度一致的钝化层，用以支撑T形栅栅帽，但这样栅帽下面就是整面的钝化材料，这极大地增加了栅极寄生电容，造成频率性能降低，因此，虽然提高了T形栅的稳定性，但是在栅帽下层沉积整面的钝化层材料，又会影响器件的频率特性。
因此，本发明实施例提供了一种新的具有介电支撑层的T形栅，该结构能够在对栅脚和栅帽起到一定的稳定支撑的作用的同时，保障栅帽较宽，栅帽具有较大横截面积，不仅保证了器件的高工作频率，还使其具有高增益和低噪声，此外，其并非整面沉积，因此栅极寄生电容的增加可控制在很小范围内，能够保障器件的频率特性。该具有介电支撑层的T形栅的具体实施例如下。
下面结合附图和实施例对本发明的实施方式作进一步详细描述，以下实施例用于说明本发明，但不能用来限制本发明的范围。
第一方面，如图1所示，本发明实施例提供的具有介电支撑层的T形栅，包括：衬底1、介电支撑层5、栅脚81及栅帽82。
栅脚81的一端与衬底1的上表面连接，栅脚81的另一端与栅帽82的底面中部区域连接，栅帽82与栅脚81构建形成T形结构。
介电支撑层5设于栅帽82的下表面与衬底1的上表面之间；介电支撑层5与栅脚81平行布设，用于支撑栅帽82和栅脚81。
具体地，本发明实施例提供的具有介电支撑层的T形栅由衬底1、介电支撑层5、栅脚81及栅帽82组成，其中，介电支撑层5的材质优选为SiO2或SixNy，介电支撑层5为栅脚81和栅帽82的支撑结构。栅脚81的宽度尺寸小于20nm。
相较于现有技术，该具有介电支撑层的T形栅具有如下优点：介电支撑层5的引入使得可定义的栅脚81的宽度尺寸相较于现有技术可以做到更小(20nm以下)，在这一前提下，还能对栅脚81和栅帽82起到一定的稳定支撑的作用，使整体结构在使用过程中不易坍塌，提高了T形栅8器件的机械稳定性和工艺良率；同时，由于该介电支撑层5与栅脚81平行布设，且位于栅帽82的下表面与衬底1的上表面之间，即其并非整面沉积，因此，栅极寄生电容的增加可控制在很小范围内。
进一步，在上述实施例的基础上，随着栅极宽度的缩小，有效沟道长度随之缩小，会产生短沟道效应，为抑制该效应，加强金属栅极对沟道的控制能力，通常在衬底1中刻蚀出凹槽结构，缩短栅极跟沟道有源层之间的距离。因此，可以在衬底1的上表面面设有凹槽，栅脚81连接于凹槽的槽底。
进一步，在上述实施例的基础上，介电支撑层5为N个，其中。N为大于等于1的正整数；介电支撑层5设于栅脚81的侧边。
具体地，介电支撑层5可以为一个，如图2所示，只设置在栅脚81的一侧，但是为了保障T形栅8的稳定性，优选为设置如图3所示，两个介电支撑层5，分别位于栅脚81的两侧，当然，设置为其他数量亦可，依据实际需要进行设置即可。
此外，介电支撑层5可以如图1所示，与栅脚81的侧壁贴合设置，也可以如图3所示，与栅脚81的间隔一定的具体设置；介电支撑层5的下表面可以设置在衬底1的凹槽内，也可以设置在凹槽外。对于介电支撑层5的设置方式，依据实际需要进行设置即可，此处不作具体限定，能够实现支撑作用，并能保障栅脚81的较小宽度的设置方式均可落入本申请的保护范围内。
而且，介电支撑层5的形状不限图1所实施的长方形截面图，其他形成亦可，不作具体限定，均可落入本申请的保护范围中。
第二方面，本发明实施例还提供了一种用于制备如第一方面中任一项的具有介电支撑层的T形栅的制备方法，包括：
步骤S1：在具有刻蚀槽的金属膜层-衬底结构的上表面沉积介电材料层4，并刻蚀介电材料层4，得到介电支撑层-金属膜层-衬底结构。
步骤S2：对介电支撑层-金属膜层-衬底结构进行光刻旋涂处理，得到第二光刻胶层6和第三光刻胶层7。
步骤S3：在第二光刻胶层6和第三光刻胶层7上光刻形成第二光刻窗口。
步骤S4：在第二光刻窗口内淀积金属，去除第二光刻胶层6、第三光刻胶层7和金属膜层2，形成具有介电支撑层5的T形栅。
其中，第二光刻窗口包括栅帽光刻窗口和栅脚光刻窗口；栅脚光刻窗口位于栅帽光刻窗口的下方，栅脚光刻窗口的宽度小于栅帽光刻窗口的宽度。
为了保障栅脚81的宽度尺寸，栅脚光刻窗口的宽度尺寸小于20nm。
进一步，在上述实施例的基础上，在具有刻蚀槽的金属膜层-衬底结构的上表面沉积介电材料层4之前，还包括：
在衬底1上沉积金属膜层2，优选为在衬底1上沉积铝，形成金属铝膜层。
在金属膜层2的上表面旋涂第一光刻胶层3，并在第一光刻胶层3上光刻形成第一光刻窗口。
对第一光刻窗口下方的金属膜层2和衬底1进行刻蚀处理。
对第一光刻胶层3进行去胶处理，得到刻蚀后的具有刻蚀槽的金属膜层-衬底结构。
具体地，如图4所示，在一个具体示例中，用于制备如第一方面中任一项的具有介电支撑层的T形栅的制备方法包括：
第一步，在衬底1层上沉积一定厚度的金属Al膜层，作为后道工艺的硬掩模，而后旋涂一层厚度一定的光刻胶层，作为第一光刻胶层3。
第二步，通过电子束光刻(EBL)在第一光刻胶层3曝出20nm宽的特征图形，打开下层Al膜的工艺窗口，形成第一光刻窗口。
第三步，穿过第一光刻窗口刻蚀金属Al膜层，并在衬底1上刻蚀出凹槽；
第四步，完成凹槽蚀刻后，去除第一光刻胶层3。
第五步，在凹槽结构上沉积一层特定厚度的介电材料。该介电材料层4的厚度视具体要求而定，若需最终T栅栅脚宽度更小，可增加介电层沉积厚度，同时增加介电支撑层5的厚度，从而降低栅脚81的沉积长度。
第六步，通过各向异性蚀刻对介电材料层4进行部分蚀刻，各向异性刻蚀的最终结果仅保留光刻图形侧壁上的介电支撑层5。介电支撑层5的作用是为短T-Gate结构提供机械支撑，同时缩短凹槽中T栅栅脚81沉积的长度。
第七步，在金属Al膜层上直接旋涂第二光刻胶层6和第三光刻胶层7。
第八步，第二光刻胶层6和第三光刻胶层7对同一电子束曝光剂量的灵敏度差异不同，通过现有技术中的一步法电子束光刻(EBL)曝光，显影后得到有益于金属栅剥离的截面结构。
第九步，通过EBL曝光定义出T形结构后，进行栅极金属沉淀，形成T-Gat金属层。
第十步，通过lift-off(揭开一剥离)工艺去除所有光刻胶，留下金属栅，即最终带有介电支撑层5的T形栅8。
由于该方法并非直接在光刻胶中定义T-Gate结构栅脚81的宽度，而是先在第一光刻胶层3中定义一个更大的曝光窗口，降低EBL光刻难度的同时增大了工艺宽容度。而后沉积介电层，通过定向蚀刻工艺保留图形侧壁上的介电支撑层5，由于介电支撑层5占用一定的空间，致使最终留给金属栅脚81沉积的空间宽度能够远小于20nm。即通过该方式不仅降低了EBL光刻工艺难度，同时进一步缩短了栅脚81的宽度，有助于超短T-Gate结构的制造。
由于介电支撑层5的存在，可为超短栅脚81提供机械保护，在介电支撑层5的辅助支撑下，T-Gate结构不易坍塌，提高了T-Gate结构制造的机械稳定性和工艺良率，同时由于该支撑层并非整面沉积，栅极寄生电容的增加可控制在很小范围内，其截至频率(fT)与最大工作频率(fMAX)仍维持在一个较高的水准。
对该具有介电支撑层的T形栅，进行了仿真对比，发现带有介电支撑层与不带介电支撑层的器件结构相比较，最大截至频率(fT)与最大工作频率(fMAX)都有一定程度的衰减，因介电支撑层的引入使得栅源和栅漏寄生电容有所增加。但fT与fMAX的衰减程度并不大，从而佐证了该种器件结构在高频器件中的实用性。
具体结果如图5、图6和图7所示，这里以50nm厚的介电支撑层5与50nm的T-Gate栅长为例，图5为器件结构仿真的原型图；图6为fT的变化，可以看出，从不带介电支撑层的274GHz减小到带有介电支撑层的235GHz；图7为fMAX的变化，可以看出，从不带介电支撑层的390GHz减小到带有介电支撑层的328GHz。
同时，进一步通过仿真还发现，50nmT-Gate栅长且带有25nm厚度介电支撑层的器件结构，其fT与没有介电支撑层的具有70nmT-Gate栅长的器件相当，前者的fT为346GHz，后者的为345GHz，因此，对比可以看出，介电支撑层能够在提供支撑的基础上，缩短栅脚81宽度的同时，保障T形栅8的性能。
在本说明书的描述中，参考术语“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明实施例的至少一个实施例或示例中。在本说明书中，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种具有介电支撑层的T形栅，其特征在于，包括：衬底、介电支撑层、栅脚及栅帽；
所述栅脚的一端与所述衬底的上表面连接，所述栅脚的另一端与所述栅帽的底面中部区域连接，所述栅帽与所述栅脚构建形成T形结构；
所述介电支撑层设于所述栅帽的下表面与所述衬底的上表面之间；所述介电支撑层与所述栅脚平行布设，用于支撑所述栅帽和所述栅脚。
2.根据权利要求1所述的具有介电支撑层的T形栅，其特征在于，所述衬底设有凹槽，所述栅脚连接于所述凹槽的槽底。
3.根据权利要求1所述的具有介电支撑层的T形栅，其特征在于，所述介电支撑层为N个，其中，N为大于等于1的正整数；所述介电支撑层设于所述栅脚的侧边。
4.根据权利要求3所述的具有介电支撑层的T形栅，其特征在于，所述介电支撑层的材质为SiO2或SixNy。
5.根据权利要求1所述的具有介电支撑层的T形栅，其特征在于，所述栅脚的宽度尺寸小于20nm。
6.一种用于制备如权利要求1至5任一项所述的具有介电支撑层的T形栅的制备方法，其特征在于，包括：
在具有刻蚀槽的金属膜层-衬底结构的上表面沉积介电材料层，并刻蚀所述介电材料层，得到介电支撑层-金属膜层-衬底结构；
对所述介电支撑层-金属膜层-衬底结构进行光刻旋涂处理，得到第二光刻胶层和第三光刻胶层；
在所述第二光刻胶层和所述第三光刻胶层上光刻形成第二光刻窗口；
在所述第二光刻窗口内淀积金属，去除所述第二光刻胶层、所述第三光刻胶层和金属膜层，形成具有介电支撑层的T形栅。
7.根据权利要求6所述的制备方法，其特征在于，在具有刻蚀槽的金属膜层-衬底结构的上表面沉积介电材料层之前，还包括：
在衬底上沉积所述金属膜层；
在所述金属膜层的上表面旋涂第一光刻胶层，并在所述第一光刻胶层上光刻形成第一光刻窗口；
对所述第一光刻窗口下方的所述金属膜层和所述衬底进行刻蚀处理；
对所述第一光刻胶层进行去胶处理，得到刻蚀后的所述具有刻蚀槽的金属膜层-衬底结构。
8.根据权利要求6所述的制备方法，其特征在于，所述第二光刻窗口包括栅帽光刻窗口和栅脚光刻窗口；
所述栅脚光刻窗口位于所述栅帽光刻窗口的下方，所述栅脚光刻窗口的宽度小于所述栅帽光刻窗口的宽度。
9.根据权利要求8所述的制备方法，其特征在于，所述栅脚光刻窗口的宽度尺寸小于20nm。
10.根据权利要求7所述的制备方法，其特征在于，在衬底上沉积所述金属膜层，具体包括：在所述衬底上沉积铝，形成金属铝膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310227204.8A CN116314297A (zh) | 2023-03-09 | 2023-03-09 | 一种具有介电支撑层的t形栅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310227204.8A CN116314297A (zh) | 2023-03-09 | 2023-03-09 | 一种具有介电支撑层的t形栅及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314297A true CN116314297A (zh) | 2023-06-23 |
Family
ID=86777415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310227204.8A Pending CN116314297A (zh) | 2023-03-09 | 2023-03-09 | 一种具有介电支撑层的t形栅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314297A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117059660A (zh) * | 2023-08-07 | 2023-11-14 | 湖北九峰山实验室 | 一种GaN基HEMT器件及其制备方法和应用 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538910A (en) * | 1992-09-29 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Method of making a narrow gate electrode for a field effect transistor |
| RU2668635C1 (ru) * | 2017-12-26 | 2018-10-02 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Способ изготовления мощного нитрид-галлиевого полевого транзистора |
| CN110600542A (zh) * | 2019-08-13 | 2019-12-20 | 中山市华南理工大学现代产业技术研究院 | 一种具有П型栅的GaN基射频器件及其制备方法 |
| RU2746845C1 (ru) * | 2020-08-27 | 2021-04-21 | Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский Томский государственный университет» | Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе |
| CN112713185A (zh) * | 2020-12-21 | 2021-04-27 | 西安电子科技大学 | 具有支撑结构的t型栅及其制备方法和半导体功率器件 |
| CN115394842A (zh) * | 2022-05-16 | 2022-11-25 | 山东大学 | 一种高功率增益截止频率的InAlN/GaN HEMT及其制备方法 |
-
2023
- 2023-03-09 CN CN202310227204.8A patent/CN116314297A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538910A (en) * | 1992-09-29 | 1996-07-23 | Mitsubishi Denki Kabushiki Kaisha | Method of making a narrow gate electrode for a field effect transistor |
| RU2668635C1 (ru) * | 2017-12-26 | 2018-10-02 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Способ изготовления мощного нитрид-галлиевого полевого транзистора |
| CN110600542A (zh) * | 2019-08-13 | 2019-12-20 | 中山市华南理工大学现代产业技术研究院 | 一种具有П型栅的GaN基射频器件及其制备方法 |
| RU2746845C1 (ru) * | 2020-08-27 | 2021-04-21 | Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский Томский государственный университет» | Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе |
| CN112713185A (zh) * | 2020-12-21 | 2021-04-27 | 西安电子科技大学 | 具有支撑结构的t型栅及其制备方法和半导体功率器件 |
| CN115394842A (zh) * | 2022-05-16 | 2022-11-25 | 山东大学 | 一种高功率增益截止频率的InAlN/GaN HEMT及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117059660A (zh) * | 2023-08-07 | 2023-11-14 | 湖北九峰山实验室 | 一种GaN基HEMT器件及其制备方法和应用 |
| CN117059660B (zh) * | 2023-08-07 | 2024-05-28 | 湖北九峰山实验室 | 一种GaN基HEMT器件及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631051B1 (ko) | 부정형 고 전자 이동도 트랜지스터의 제조 방법 | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| CN116314297A (zh) | 一种具有介电支撑层的t形栅及其制备方法 | |
| JP2004095637A (ja) | 半導体装置の製造方法と半導体装置 | |
| KR101140285B1 (ko) | 멀티 스텝형 티 게이트 제조방법 | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| CN115241285A (zh) | 一种浮空t型栅及其制备方法 | |
| CN115083902A (zh) | 一种t型栅及其制备方法、hemt器件 | |
| DE102021126455A1 (de) | Luftspaltisolationsstrukturen | |
| CN113972270A (zh) | 场效应管、其制备方法及电子电路 | |
| CN117059660B (zh) | 一种GaN基HEMT器件及其制备方法和应用 | |
| KR100695670B1 (ko) | 고 전계 이동도 트랜지스터의 오프셋 광폭 식각 방법 | |
| SHINOHARA et al. | 3-7 Nano-Gate Transìstor—World's Fastest InP-HEMT | |
| KR20110087476A (ko) | 희생층을 이용한 나노 스케일의 티형 게이트 제조방법 | |
| CN118412273B (zh) | 一种GaN HEMT器件的栅极制备方法、栅极以及GaN HEMT器件 | |
| KR100662117B1 (ko) | 금속 축을 포함한 게이트 | |
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| JPH02211638A (ja) | 非対称構造ｆｅｔの製造方法 | |
| JP2008021766A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3881072B2 (ja) | 半導体装置の製造方法 | |
| JP4392471B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH11150129A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100969494B1 (ko) | 게이트 리세스 및 게이트 형성방법 | |
| JPH04354375A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430000, No. 9 Jiulonghu Street, Donghu New Technology Development Zone, Wuhan City, Hubei Province Applicant after: Hubei Jiufengshan Laboratory Address before: 430000 Floor 19, No. 18, Huaguang Avenue, Guandong Science and Technology Industrial Park, Donghu Development Zone, Wuhan, Hubei Province Applicant before: Hubei Jiufengshan Laboratory Country or region before: China |
|
| CB02 | Change of applicant information |