CN117059660A - 一种GaN基HEMT器件及其制备方法和应用 - Google Patents

一种GaN基HEMT器件及其制备方法和应用 Download PDF

Info

Publication number
CN117059660A
CN117059660A CN202310988537.2A CN202310988537A CN117059660A CN 117059660 A CN117059660 A CN 117059660A CN 202310988537 A CN202310988537 A CN 202310988537A CN 117059660 A CN117059660 A CN 117059660A
Authority
CN
China
Prior art keywords
layer
gate
gan
grid
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310988537.2A
Other languages
English (en)
Other versions
CN117059660B (zh
Inventor
向诗力
柳俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiufengshan Laboratory
Original Assignee
Hubei Jiufengshan Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiufengshan Laboratory filed Critical Hubei Jiufengshan Laboratory
Priority to CN202310988537.2A priority Critical patent/CN117059660B/zh
Publication of CN117059660A publication Critical patent/CN117059660A/zh
Application granted granted Critical
Publication of CN117059660B publication Critical patent/CN117059660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种GaN基HEMT器件及其制备方法和应用,属于半导体器件技术领域。该GaN基HEMT器件自下而上依次包括衬底、过渡层、GaN外延层、势垒层和钝化层;所述势垒层两侧分别设置有源极和漏极;所述钝化层表面沉积有T形栅,所述T形栅位于所述源极和所述漏极之间;所述T形栅的一侧设置有单边支撑结构,所述单边支撑结构与所述钝化层为一体结构;所述势垒层上还沉积有栅场板,所述栅场板位于所述T形栅的另一侧。该器件中钝化层的存在有助于抑制器件电流崩塌与阈值电压漂移的现象;单边支撑结构同时保证了T形栅的稳定性;而栅场板使器件的耐压能力得到进一步提升,使得其适合应用于输出功率>10dBm的高频高功率器件中。

Description

一种GaN基HEMT器件及其制备方法和应用
技术领域
本发明属于半导体器件技术领域,具体涉及一种GaN基HEMT器件及其制备方法和应用。
背景技术
氮化镓(GaN)高电子迁移率晶体管(HEMT)作为第三代半导体的典型器件,具有高击穿电压、高功率密度等特性,适于制作高频、大功率器件,可实现射频功放追求的高效率、超宽带、小体积的目标。但是,GaN毫米波HEMT器件在直流与射频工作条件下会出现输出功率损耗、栅极漏电增加等可靠性问题。GaN毫米波器件的栅长(Lg)通常在100nm以下,随器件射频性能的提升,解决前述问题最直接的方式是缩小Lg。由于栅极电阻与栅极横截面积成反比,为保证栅电阻不会因Lg的缩小而增大,同时降低栅极寄生电容带来的不利影响,常用的策略是在源漏极间制作浮空T形栅。浮空T形栅的制造过程中,随Lg的不断缩小,会出现两个重大问题:(1)栅足的机械稳定性变差,易坍塌,造成器件制造良率低;(2)更低偏压下,电场集中于栅足近漏端边缘,该处界面因此更容易发生隧穿或热电子发射,致使器件的击穿电压低,即高电场效应,同时易引起栅极漏电的增大。如图1所示,导致前述问题(2)中的主要原因跟栅足与外延层接触界面处的界面/边界电荷陷阱强相关(现有技术1《Trappingmechanisms in insulated-gate GaN power devices:Understanding andcharacterization techniques》,DOI:org/10.1002/pssa.201600607)。界面处的高浓度缺陷还将耗尽沟道中的二维电子气(2DEG),进而引起频散效应,造成输出漏电流和输出功率的下降,器件出现电流崩塌与阈值电压(Vth)偏移,进一步限制了GaN毫米波器件的应用。
为了解决栅足稳定性的问题,现有技术2《Oxide interfacial chargeengineering towards normally-off AlN/GaN MOSHEMT》(DOI:org/10.1016/j.mssp.2016.06.008)中在T形栅制备过程中,一般在栅帽层下方沉积厚度与栅足高度一致的介电钝化层,用以支撑T形栅栅帽(如图2所示,图2中L为T形栅栅足宽度),同时保证超短栅足不会在制造过程中倒塌。但因栅帽下面是整面的钝化材料(SiO2或SixNy),极大地增加了栅极寄生电容,造成器件频率特性的急剧恶化。
为了解决栅足近漏端边缘电场集中造成击穿电压低的问题,现有技术3《Passivation-layer thickness and field-plate optimization to obtain highbreakdown voltage in AlGaN/GaN HEMTs with short gate-to-drain distance》(DOI:org/10.1016/j.microrel.2021.114153)中常采用场板技术,通过缓解原有的电场峰值并重新调整栅极和漏极之间沟道区的电场分布,降低原有电场峰值的同时,使栅极和漏极间沟道区的电场分布更为均匀,器件更耐高压,显著提高了器件的击穿电压。如图3所示,为调制栅足靠近漏极一端边缘的集中电场,在栅漏之间的栅帽层制作栅场板,该场板与栅极同电势,可调制场板下方沟道中的电场重新分布,分散栅足近漏端边缘的高电场,在同等器件尺寸下,该处的耐压能力提升,即器件的击穿电压相应变高。但是该方案中栅场板的引入使得栅帽的尺寸进一步增大,其机械重量也会随之进一步增大,若在超短栅足上构造具有大尺寸场板结构的浮空T形栅,其机械稳定性只会更差,在工艺制造中更易坍塌,成品良率会更低。
发明内容
为了解决上述技术问题,本发明提供一种GaN基HEMT器件。该GaN基HEMT器件具有原位钝化层和单边支撑型场板T形栅,能够保证T形栅的机械稳定性、器件的可靠性和高耐压性。
具体地,为了实现上述目的,本发明采用如下技术方案:
一种GaN基HEMT器件,自下而上依次包括衬底、过渡层、GaN外延层、势垒层和钝化层;所述势垒层两侧分别设置有源极和漏极;所述钝化层表面沉积有T形栅,所述T形栅位于所述源极和所述漏极之间;所述T形栅的一侧设置有单边支撑结构,所述单边支撑结构与所述钝化层为一体结构;所述T形栅和所述源极之间或所述T形栅和所述漏极之间设置有栅场板,所述栅场板与所述T形栅电气连接。
在优选的实施方案中,所述栅场板直接从所述T形栅的栅帽上延伸,延伸方向沿着栅极到漏极的方向或栅极到源极的方向。
在进一步优选的实施方案中,所述栅场板延伸后,其末端与所述漏极或所述源极的间隔距离不低于100nm。
在优选的实施方案中,所述单边支撑结构沿所述T形栅的宽度方向上整体分布,所述T形栅的宽度方向是指与所述源极到所述漏极的方向垂直且与所述钝化层的表面平行的方向。
在优选的实施方案中,所述钝化层为富氮型介电材料层。
在进一步优选的实施方案中,所述钝化层为氮化硅层。
在优选的实施方案中,所述钝化层的厚度≤10nm。
在优选的实施方案中,所述单边支撑结构沿所述源极到所述漏极的方向的厚度为10~500nm。
在优选的实施方案中,所述势垒层为AlxGayNz层,其中0<y<1,0<z<1,且x+y+z=1。
在优选的实施方案中,所述过渡层为GamN1-m层或AlxGayNz层,其中,0<m<1,0<x<1,0<y<1,0<z<1,且x+y+z=1。
在优选的实施方案中,所述衬底为硅衬底或碳化硅衬底或GaN衬底。
本发明还提供所述GaN基HEMT器件的制备方法,包括以下步骤:
S1、在衬底上依次沉积出过渡层、GaN外延层、势垒层和钝化层;在所述势垒层两侧分别制作源极和漏极;
S2、在所述钝化层表面旋涂第一光刻胶层,经DUV曝光、显影后打开用于制作单边支撑结构以及栅足区域的第一工艺窗口,得到支柱;通过ICP刻蚀将所述钝化层上除支柱以外的区域减薄,然后去除所述第一光刻胶层;
S3、在步骤S2得到的器件结构表面旋涂第二光刻胶层,经电子束曝光、显影后打开制作栅足的第二工艺窗口;经所述第二工艺窗口通过ICP刻蚀所述支柱,刻蚀停止于所述钝化层的表面,得到单边支撑结构;然后减薄所述第二光刻胶层至其厚度与所述单边支撑结构的高度相同;
S4、在所述第二光刻胶层表面旋涂第三光刻胶层,经DUV曝光、显影后得到制作栅帽和栅场板的第三工艺窗口,在所述第三工艺窗口沉积金属层得到T形栅和栅场板;去除所述第二光刻胶层和所述第三光刻胶层,得到GaN基HEMT器件。
在优选的实施方案中,所述第一光刻胶层为KrF型光刻胶层,所述第二光刻胶层为PMMA电子束光刻胶层,所述第三光刻胶层为KrF型光刻胶层。
本发明中提供的GaN基HEMT器件经仿真实验验证,原位钝化层、单边支撑结构和栅场板的存在,都不会影响器件的截至频率(fT)和最大工作频率(fMAX);但是栅场板的存在却可以抑制栅极靠近漏极一端边缘的高电场效应,能够使栅漏区间的电场重新分布,从而使得器件的耐压能力得到提升。因此,本发明中提供的GaN基HEMT器件适合应用于输出功率>10dBm的高频高功率器件中。
与现有技术相比,本发明的有益效果是:(1)本发明提供的GaN基HEMT器件中的单边支撑结构能够保证T形栅的机械稳定性,从而保证其制造良率。(2)本发明提供的GaN基HEMT器件中的原位钝化层可钝化势垒层界面的电荷缺陷,减少界面陷阱,从而抑制器件出现电流崩塌与阈值电压漂移的现象,同步提升器件的可靠性。(3)场板型T形栅可抑制栅极靠近漏极边缘的高电场效应,使栅漏区间的电场重新分布,从而使器件的耐压能力从而得到提升。
附图说明
图1为现有技术1中GaN基HEMT器件中栅极的栅足与外延层接触界面的界面/边界电荷陷阱、栅足近漏端边缘电场集中的示意图;
图2为现有技术2中HEMT器件结构示意图,栅帽下方为钝化层介电材料;
图3为现有技术3中GaN基HEMT器件结构中栅场板的结构示意图;
图4~11为本发明实施例2中各个步骤制备的器件结构的示意图;
图12为本发明实施例2中制备得到的具有原位钝化的单边支撑型场板T形栅结构的GaN基HEMT器件的结构示意图。
图13为本发明实施例1中具有原位钝化的单边支撑型场板T形栅的立体结构示意图;
图14为不同结构的HEMT器件的仿真原型图。
图中:1、衬底;2、过渡层;3、GaN外延层;4、势垒层;5、钝化层;6、单边支撑结构;7、T形栅;8、栅场板;9、源极;10、漏极;11、欧姆接触区域;12、第一光刻胶层;13、支柱;14、第二光刻胶层;15、第三光刻胶层。
具体实施方式
以下内容结合实施例对本发明的技术方案进行清楚、完整地描述,以使本领域技术人员能够充分地理解本发明。显然,所描述的实施例仅仅是本发明的一部分优选的实施例,而不是全部的实施例。本领域普通技术人员在没有付出创造性劳动的前提下,对以下实施方式所作的任何等效变换或替代,均属于本发明的保护范围之内。
以下实施例中未详细说明的方法均为本领域技术人员所熟知的常规方法。
本说明书中所使用的缩写的全称如下:
HEMT:High electron mobility transistor,高电子迁移率晶体管;
2DEG:Two-Dimensional Electron Gas,二维电子气;
MBE:Molecular beam epitaxy,分子束外延;
MOCVD:Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀;
DUV:Deep ultra violet,深紫外光;
ICP:Inductively Coupled Plasma,电感耦合等离子体;
EBL:Electron Beam Lithography,电子束光刻;
PMMA:Polymethyl methacrylate,聚甲基丙烯酸甲酯。
以下实施例中未详细说明的方法均为本领域技术人员所熟知的常规方法。本发明说明书中所使用的“第一”、“第二”、“第三”等序数词仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
实施例1
如图12所示,本实施例提供一种原位钝化的单边支撑型场板T形栅器件,包括衬底1、生长于衬底1上的过渡层2、生长于过渡层2上的GaN外延层3、生长于GaN外延层3上的势垒层4、生长于势垒层4上的钝化层5、生长于钝化层5上的单边支撑结构6、T形栅7、栅场板8、源极9和漏极10。源极9和漏极10分别位于势垒层4的两侧。T形栅7位于源极9和漏极10之间,T形栅7的栅足与钝化层5接触。单边支撑结构6与钝化层5构成一个整体,单边支撑结构6位于T形栅栅足的一侧。栅场板8在T形栅栅帽上沿栅极到漏极的方向直接延伸。其中,势垒层4为AlGaN层,钝化层5为富氮型介电材料层;衬底1可选用硅衬底或碳化硅或GaN衬底;过渡层2为GamN1-m层或AlxGayNz层;势垒层4为AlxGayNz层;其中,0<m<1,0<x<1,0<y<1,0<z<1,且x+y+z=1。
进一步地,栅场板8在T形栅栅帽上延伸的长度使得该栅场板8的末端与源极或漏极之间的距离不低于100nm,优选为100~200nm。
进一步地,如图13所示,单边支撑结构6沿T形栅7的宽度方向上整体分布。T形栅7的宽度方向是指与源极9到漏极10的方向垂直且与所述钝化层的表面平行的方向。
进一步地,钝化层5为氮化硅层。
进一步地,钝化层5的厚度≤10nm。
进一步地,单边支撑结构6沿源极9到漏极10方向的厚度为10~500nm。
实施例2
本实施例提供一种原位钝化的单边支撑型场板T形栅器件的制备方法,包括以下步骤:
S1、如图4所示,在衬底1上依次沉积出过渡层2和GaN外延层3,得到GaN外延片。将GaN外延片置于MBE或MOCVD腔室中沉积势垒层4。待势垒层4沉积完成后,直接在同一设备腔室中沉积钝化层5。在得到的器件结构的两侧分别刻蚀出欧姆接触区域11,每个欧姆接触区域11的深度从钝化层5延伸至GaN外延层3中。如图5所示,在两个欧姆接触区域11上沉积金属层,分别得到源极9和漏极10。
S2、如图6所示,在图5所示的器件结构的钝化层5的表面旋涂第一光刻胶层12,通过DUV曝光机将光源经掩模版辐照在器件上,打开宽度为0.2μm的的第一工艺窗口,得到支柱13用于制作单边支撑结构和栅足。随后通过ICP进行蚀刻,使钝化层5上除支柱13以外的区域的厚度变薄至≤10nm,去除光刻胶,得到如图7所示的结构,支柱13与钝化层5为一体结构。其中,第一光刻胶层12为KrF型光刻胶层。
S3、在图7所示的结构表面旋涂200nm厚的第二光刻胶层14,采用EBL技术打开100nm宽的第二工艺窗口用于制作栅足,得到如图8所示的结构。采用ICP刻蚀步骤S2中制备的支柱13(宽度为0.2μm),刻蚀至钝化层5的表面时停止刻蚀,得到单边支撑结构6(宽度为100nm)。通过氧气等离子体对第二光刻胶层14进行减薄,使第二光刻胶层14的厚度与单边支撑结构6的高度相同,得到如图9所示的结构。其中,第二光刻胶层14为PMMA电子束光刻胶。
S4、如图10~11所示,在图9的器件结构的表面旋涂第三光刻胶层15,通过DUV曝光机将光源经掩模版辐照在器件上,打开制作T形栅栅帽和栅场板的第三工艺窗口,该第三工艺窗口宽度为0.3~0.5μm。采用电子束蒸镀法在图11所示的器件结构表面依次沉积Ni、Pt、Au三层金属得到T型栅7和在栅帽上直接延伸的栅场板8,然后在N-甲基吡咯烷酮溶剂中剥离第二光刻胶层14和第三光刻胶层15,得到具有原位钝化的单边支撑型场板T形栅结构的GaN基HEMT器件,结构如图12所示。其中,第三光刻胶层15为KrF型光刻胶层,栅场板8的长度为0.2~0.4μm。
步骤S1中的衬底1为硅衬底、碳化硅衬底、GaN衬底中的一种。过渡层采用的材料为GamN1-m或AlxGayNz。势垒层4采用的材料为AlxGayNz。其中,0<m<1,0<x<1,0<y<1,0<z<1,且x+y+z=1。钝化层5采用的材料为富氮型介电材料,优选氮化硅。源极9采用的材料为Ni/Pt/Au合金。漏极10采用的材料为Ni/Pt/Au合金。
使用Silvaco TCAD仿真软件对按照实施例2的制备方法得到的HEMT器件(步骤S2中钝化层5为氮化硅层,厚度为10nm)进行仿真对比,结果如图14所示。图14中a图为不带原位钝化层的单边支撑型场板T形栅的器件的截至频率(fT)和最大工作频率(fMAX)测试结果;b图为按照实施例2的方法制备得到的栅场板长度为200nm的HEMT器件的截至频率(fT)和最大工作频率(fMAX)测试结果;c图为按照实施例2的方法制备得到的栅场板长度为400nm的HEMT器件的截至频率(fT)和最大工作频率(fMAX)测试结果。从图14中可以看出,具有原位钝化层的单边支撑型场板T形栅(b图)与不带原位钝化层的单边支撑型场板T形栅(a图)的器件结构相比较,截至频率(fT)与最大工作频率(fMAX)并没有明显的衰减,表明原位钝化层的单边支撑结构并不会影响器件的射频性能,说明该种器件结构具备应用于高频器件中的实用性。其它条件不变的情况下,将b图中的栅场板的长度由200nm延伸至c图中的400nm,fT与fMAX也没有发生实质性的衰减,进一步表明场板结构的引入对该器件的射频性能也不会有实质性影响,但却能提升器件整体的耐高压特性。由于钝化层的厚度为10nm,相对较厚,所以最终fT与fMAX的值相对较小,但如果不断减小保留下来的原位钝化层的厚度,fT与fMAX的值会得到大幅度提升。即钝化层的厚度越小,制备的器件越适合应用于输出功率>10dBm的高频高功率器件中。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明的保护范围。对于任何熟悉本领域的技术人员来说,本发明可以有各种更改和变化。任何依据本发明申请保护范围及说明书内容所作的简单的等效变化和修饰,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基HEMT器件,其特征在于,自下而上依次包括衬底、过渡层、GaN外延层、势垒层和钝化层;所述势垒层两侧分别设置有源极和漏极;所述钝化层表面沉积有T形栅,所述T形栅位于所述源极和所述漏极之间;所述T形栅的一侧设置有单边支撑结构,所述单边支撑结构与所述钝化层为一体结构;所述T形栅和所述源极之间或所述T形栅和所述漏极之间设置有栅场板,所述栅场板与所述T形栅电气连接。
2.根据权利要求1所述的GaN基HEMT器件,其特征在于,所述栅场板直接从所述T形栅的栅帽上延伸,延伸方向沿着栅极到漏极的方向或栅极到源极的方向。
3.根据权利要求2所述的GaN基HEMT器件,其特征在于,所述栅场板延伸后,其末端与所述漏极或所述源极的间隔距离不低于100nm。
4.根据权利要求1所述的GaN基HEMT器件,其特征在于,所述单边支撑结构沿所述T形栅的宽度方向上整体分布,所述T形栅的宽度方向是指与所述源极到所述漏极的方向垂直且与所述钝化层的表面平行的方向。
5.根据权利要求1所述的GaN基HEMT器件,其特征在于,所述钝化层为富氮型介电材料层;或/和所述衬底为硅衬底、碳化硅衬底、GaN衬底中一种。
6.根据权利要求1所述的GaN基HEMT器件,其特征在于,所述钝化层的厚度≤10nm;或/和所述单边支撑结构沿所述源极到所述漏极的方向的厚度为10~500nm。
7.根据权利要求1所述的GaN基HEMT器件,其特征在于,所述势垒层为AlxGayNz层;或/和所述过渡层为GamN1-m层或AlxGayNz层,其中,0<m<1,0<x<1,0<y<1,0<z<1,且x+y+z=1。
8.权利要求1~7任一项所述的GaN基HEMT器件的制备方法,其特征在于,包括以下步骤:
S1、在衬底上依次沉积出过渡层、GaN外延层、势垒层和钝化层;在所述势垒层两侧分别制作源极和漏极;
S2、在所述钝化层表面旋涂第一光刻胶层,经DUV曝光、显影后打开用于制作单边支撑结构以及栅足区域的第一工艺窗口,得到支柱;通过ICP刻蚀将所述钝化层上除支柱以外的区域减薄,然后去除所述第一光刻胶层;
S3、在步骤S2得到的器件结构表面旋涂第二光刻胶层,经电子束曝光、显影后打开制作栅足的第二工艺窗口;经所述第二工艺窗口通过ICP刻蚀所述支柱,刻蚀停止于所述钝化层的表面,得到单边支撑结构;然后减薄所述第二光刻胶层至其厚度与所述单边支撑结构的高度相同;
S4、在所述第二光刻胶层表面旋涂第三光刻胶层,经DUV曝光、显影后得到制作栅帽和栅场板的第三工艺窗口,在所述第三工艺窗口沉积金属层得到T形栅和栅场板;去除所述第二光刻胶层和所述第三光刻胶层,得到GaN基HEMT器件。
9.根据权利要求8所述的制备方法,其特征在于,所述第一光刻胶层为KrF型光刻胶层,所述第二光刻胶层为PMMA电子束光刻胶层,所述第三光刻胶层为KrF型光刻胶层。
10.权利要求1~7任一项所述的GaN基HEMT器件在输出功率>10dBm的高频高功率器件中的应用。
CN202310988537.2A 2023-08-07 2023-08-07 一种GaN基HEMT器件及其制备方法和应用 Active CN117059660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310988537.2A CN117059660B (zh) 2023-08-07 2023-08-07 一种GaN基HEMT器件及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310988537.2A CN117059660B (zh) 2023-08-07 2023-08-07 一种GaN基HEMT器件及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN117059660A true CN117059660A (zh) 2023-11-14
CN117059660B CN117059660B (zh) 2024-05-28

Family

ID=88663785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310988537.2A Active CN117059660B (zh) 2023-08-07 2023-08-07 一种GaN基HEMT器件及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN117059660B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229486A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
KR20150100575A (ko) * 2014-02-25 2015-09-02 서울대학교산학협력단 실리콘기반 AlGaN/GaN HEMT 소자의 더블덱 오버행 게이트 형성방법
CN113257896A (zh) * 2021-05-11 2021-08-13 华南师范大学 多场板射频hemt器件及其制备方法
WO2023287456A1 (en) * 2021-07-12 2023-01-19 Analog Devices, Inc. High current and field-managed transistor
CN116314297A (zh) * 2023-03-09 2023-06-23 湖北九峰山实验室 一种具有介电支撑层的t形栅及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229486A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
KR20150100575A (ko) * 2014-02-25 2015-09-02 서울대학교산학협력단 실리콘기반 AlGaN/GaN HEMT 소자의 더블덱 오버행 게이트 형성방법
CN113257896A (zh) * 2021-05-11 2021-08-13 华南师范大学 多场板射频hemt器件及其制备方法
WO2023287456A1 (en) * 2021-07-12 2023-01-19 Analog Devices, Inc. High current and field-managed transistor
CN116314297A (zh) * 2023-03-09 2023-06-23 湖北九峰山实验室 一种具有介电支撑层的t形栅及其制备方法

Also Published As

Publication number Publication date
CN117059660B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
TWI431674B (zh) 單一或多重閘極場平板之製造
WO2016033977A1 (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
KR100631051B1 (ko) 부정형 고 전자 이동도 트랜지스터의 제조 방법
US20120261720A1 (en) Method for manufacturing a hemt transistor and corresponding hemt transistor
EP1208607A1 (en) Passivation of gan based fets
JP2009105405A (ja) 電界緩和プレートを有する高電子移動度トランジスタ半導体デバイスおよびその製造方法
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
US7973368B2 (en) Semiconductor device with T-gate electrode
US8304332B2 (en) Structure and method for fabrication of field effect transistor gates with or without field plates
CN113380884B (zh) 一种hemt器件的栅极、hemt器件及其制备方法
US20240128367A1 (en) Self-passivated nitrogen-polar iii-nitride transistor
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
CN117059660B (zh) 一种GaN基HEMT器件及其制备方法和应用
CN116072714A (zh) 集成式栅电极结构的hemt器件及其制备方法
CN107078153A (zh) 具有优化的混合漏极接触的场效应晶体管及其制造方法
US20080064155A1 (en) Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate
TWI538208B (zh) 用於氮化鎵電晶體之離子植入及自行對準閘極結構
CN216719952U (zh) 一种具有复合钝化层结构的hemt器件
EP4318596A1 (en) High electron mobility transistor structure and manufacturing method therefor and application thereof
CN113540229B (zh) 半导体器件及其制作方法
KR100523065B1 (ko) 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법
KR20160115499A (ko) 질화물 반도체 소자 및 그 제조방법
CN113410285A (zh) 半导体器件及其制备方法
CN115347044A (zh) 一种高频高线性GaN HEMT器件及制备方法
Xing InAlN/GaN high electron mobility transistors on Si for RF applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant