KR100523065B1 - 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 - Google Patents
적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 Download PDFInfo
- Publication number
- KR100523065B1 KR100523065B1 KR10-1999-0061225A KR19990061225A KR100523065B1 KR 100523065 B1 KR100523065 B1 KR 100523065B1 KR 19990061225 A KR19990061225 A KR 19990061225A KR 100523065 B1 KR100523065 B1 KR 100523065B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- resistant metal
- semiconductor device
- photoresist pattern
- layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 80
- 239000002184 metal Substances 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 150000001875 compounds Chemical class 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000206 photolithography Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 claims abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 8
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 4
- 239000010931 gold Substances 0.000 claims 3
- 238000007669 thermal treatment Methods 0.000 claims 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 abstract description 2
- 239000004744 fabric Substances 0.000 abstract 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229920001577 copolymer Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Abstract
감마형 게이트를 이용한 화합물반도체소자의 제조방법에 관한 것으로, 이를 위한 본 발명은 갈륨비소기판을 포함하는 에피택셜성장된 기판 상부에 식각정지층, 오믹층 및 산화막을 형성하고 상기 산화막 상에 광리소그래피를 위한 포토레지스트를 도포하는 단계, 상기 포토레지스트를 광리소그래피 및 등방성플라즈마식각하여 포토레지스트패턴을 형성하는 단계, 상기 포토레지스트패턴을 포함한 산화막 상에 제1내열성금속을 진공증착하는 단계, 상기 포토레지스트패턴을 리프트오프하여 오픈되는 상기 제1내열성금속의 소정부분에 제2내열성금속을 증착 및 전면식각하여 내열성금속측벽을 형성하는 단계, 상기 결과물 상부에 광리소그래피를 위한 포토레지스트를 도포하고 광리소그래피하여 음각포토레지스트패턴을 형성하는 단계, 상기 음각포토레지스트패턴 및 내열성금속측벽, 제1내열성금속을 마스크로 하여 게이트리세스하는 단계, 상기 결과물 상에 게이트금속을 형성하고 리프트오프하여 감마형 게이트를 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 화합물 반도체소자의 제조 방법에 관한 것으로, 감마(Γ)형 게이트를 이용한 고출력 저잡음 화합물반도체소자의 제조 방법에 관한 것이다.
일반적으로 전력증폭은 무선통신 기기의 가장 중요한 핵심기술 중 하나로, 주로 소형 경량이며 효율이 높고 설계 및 운용상 유동성이 높은 트랜지스터가 능동소자로 사용된다. 특히 1GHz이상의 주파수대역에서는 실리콘에 비하여 전자이동도, 전자포화속도 및 기판의 비저항 등에서 월등한 특성을 가지는 Ⅲ-Ⅴ족 화합물반도체가 사용되고 있으며, 그 중에서도 갈륨비소(GaAs)가 가장 널리 이용되고 있다.
이와 같은 화합물반도체 소자로는 HBT(Heterojunction Bipolar Transistor), HEMT(High Electron Mobility Transistor), MESFET(Metal Semiconductor Field Effect Transistor) 등이 있는데 이중 MESFET이 현재 마이크로파 대역의 전력증폭 소자로 널리 사용되고 있다. 그러나 밀리미터파 대역에서는 MESFET보다 동작주파수가 높고 전력이득과 효율 및 잡음지수 특성이 좋으면서도 공정이 상대적으로 간단한 HEMT계열이 전력증폭 소자로 가장 유망하다. 향후에는 소형화, 경량화, 고신뢰성, 재현성, 대량생산을 통한 저가격화 등의 장점 때문에 MMIC(Monolithic Microwave Integrated Circuit) 혹은 MIMIC(Millimeterwave Monolithic Integrated Circuit) 기반의 전력모듈이 통신기기의 핵심부품이 될 것으로 전망되는데, MMIC 혹은 MIMIC의 성능은 사용되는 능동소자의 성능에 가장 크게 좌우되므로 결국 우수한 고출력 HEMT의 개발이 관건이 된다.
그리고 HEMT혹은 MODFET(Modulation-Doped Field Effect Transistor)은 모듈레이션 도핑된 이종접합(Heterojunction)에서 전자이동도(Electron mobility)가 향상됨을 이용한 소자이다. 특히 갈륨비소 HEMT소자는 저잡음 특성이 우수하고 동작속도가 빠르므로 통신용 소자 및 고속 컴퓨터에 많이 이용되는 것으로서 갈륨비소 HEMT의 특성은 게이트금속이 갖는 저항값에 의해 크게 좌우되기 때문에, 게이트금속의 저항을 줄이기 위해서 다양한 방법이 제안되고 있다. 그리고 고주파전력용 소자 구현을 위해 안정적인 저저항 오믹공정, 초미세 저저항 T형 게이트공정, 재현성 있는 이중 리세스 공정, 기판 두께를 감소시켜 열 방출을 용이하게 하는 래핑 (Lapping)공정, 기생인덕턴스를 최소화하는 비아홀공정, 고주파 특성을 감소시키지 않는 보호막 공정 등이 제안되고 있다.
도면에 도시되지 않았지만, AlGaAs/GaAs HEMT의 전도대 구조에 대해 간략히 설명하면, 밴드갭(Bandgap)이 넓은 AlGaAs를 실리콘 등으로 도핑하면 자유전자 (Free electron)들이 창출되는데, 이 전자들이 이종접합(Hetero-junction)을 가로질러 밴드갭이 좁은 GaAs쪽으로 확산되고 이종접합 인근의 GaAs에 형성되는 포텐셜우물(Potential well)에 의하여 속박된다. 이 때 우물내의 전자들은 이종접합면과 수평방향으로만 자유롭게 움직일 수 있는 2차원전자가스(2 Deg-Electron gas)를 형성하게 된다. MESFET와는 달리 HEMT에서는 전자에 의한 전도가 도핑되지 않은 GaAs에서만 일어나므로 불순물산란(Impurity scattering)이 감소하여 결과적으로 전자의 이동도가 커진다. 이를 더욱 개선하기 위해 도핑된 AlGaAs와 이종접합면 사이에 도핑되지 않은 AlGaAs 스페이서층(Spacer)을 삽입하므로써 불순물산란을 더욱 감소시킬 수 있다.
다른 종래기술로서, 도 1a 내지 도 1d 에 도시된 T자형 게이트를 이용한 HEMT의 제조 방법에 대해 설명하기로 한다.
도 1a에 도시된 바와 같이, 반절연성(Semi-insulator)의 갈륨비소 기판(11) 상에 갈륨비소버퍼층(12), AlGaAs/GaAs초격자버퍼층(13), 채널층(14), 스페이서층 (15), 쇼트키장벽층(16)을 형성하여 에피택셜성장된 기판 상에 N+ GaAs오믹층(17)을 증착한다.
도 1b에 도시된 바와 같이, 상기 N+ GaAs오믹층(17) 상부에 PMMA(Poly-Methyl-Meth-Acrylate) 및 코폴리머(Co-polymer) 등의 포토레지스트를 도포한 다음, 전자빔리소그래피(Electron Beam Lithography)법으로 노광하여 T형 포토레지스트패턴(18)을 형성하고, 상기 T형 포토레지스터패턴(18)을 마스크로 하여 상기 N+ GaAs오믹층(17)의 일부를 건식식각하고 게이트리세스(Gate recess)한다.
도 1c에 도시된 바와 같이, 상기에서 형성한 기판 상에 전자선 증착방법으로 Ti/Pt/Au로 이루어진 게이트금속(19)을 진공증착한다.
도 1d에 도시된 바와 같이, 상기 게이트금속(19)을 리프트오프(Lift-off)한 다음, 상기 T형 포토레지스트패턴(18)을 제거하여 미세한 T형 게이트(20)를 형성한다. 이어 상기 T형 게이트(20)를 마스크로 사용하여 열저항 가열 진공증착법을 이용하여 AuGe(1000∼2000Å), Ni(400∼1000Å)을 증착하고 두꺼운 두께의 Au을 차례로 증착하여 소오스와 드레인을 전기적으로 연결하기 위한 오믹금속전극(Ohmic metal eletrode)(AuGe/Ni/Au)(21)이 자기정렬(Self-aligned)되어 형성된다.
이어 급속열처리(Rapid Thermal Process) 장치를 이용하여 약 430℃의 온도에서 20초 동안 오믹열처리(Ohmic anneal)하여 소자를 완성한다.
그러나, 상기한 방법으로 제조한 전계효과형 화합물 반도체소자는 PMMA와 코폴리머(co-polymer) 등의 감광성 물질을 사용하여 T형 포토레지스트패턴을 형성하였기 때문에, 미세한 게이트길이(Gate length)를 갖는 T형 게이트를 형성할 경우 게이트패턴의 좁은 개구부 부근에서 게이트를 이루는 게이트금속이 불균일하게 증착될 수 있다.
또한 T형 게이트의 저항을 낮추기 위해서 게이트금속을 두껍게 증착할 경우에는 진공증착장치의 온도가 높아져 포토레지스트패턴이 변형되기 때문에 T형 게이트를 안정하게 형성할 수 없고 소자 제조의 재현성도 저하된다. 그리고 대칭모양을 갖는 T형 게이트 구조를 사용하여 소오스와 드레인을 위한 오믹금속전극을 자기정렬하여 형성할 경우, 상대적으로 게이트와 드레인을 위한 오믹금속전극간의 거리가 짧게 되어 소자의 파괴전압(Breakdown Voltage)이 낮아지는 문제가 발생하므로, 고전압특성을 갖는 화합물 반도체소자를 제조하는데 어려움이 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 광리소그래피방법을 이용하므로써 안정적이고 재현성 있는 감마형 게이트를 형성하여 갈륨비소 HEMT소자의 성능을 향상시키고 MESFET, HEMT등의 소자특성을 향상시켜 초고속 및 저잡음 소자의 제조가 가능하도록 한 HEMT소자의 감마형 게이트 제조 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 다른 화합물 반도체소자의 제조 방법은 갈륨비소기판을 포함하는 에피택셜성장된 기판 상부에 식각정지층, 오믹층 및 산화막을 형성하고 상기 산화막 상에 광리소그래피를 위한 포토레지스트를 도포하는 단계, 상기 포토레지스트를 광리소그래피 및 등방성플라즈마식각하여 포토레지스트패턴을 형성하는 단계, 상기 포토레지스트패턴을 포함한 산화막 상에 제1내열성금속을 진공증착하는 단계, 상기 포토레지스트패턴을 리프트오프하여 오픈되는 상기 제1내열성금속의 소정부분에 제2내열성금속을 증착 및 전면식각하여 내열성금속측벽을 형성하는 단계, 상기 결과물 상부에 광리소그래피를 위한 포토레지스트를 도포하고 광리소그래피하여 음각포토레지스트패턴을 형성하는 단계, 상기 음각포토레지스트패턴 및 내열성금속측벽, 제1내열성금속을 마스크로 하여 게이트리세스하는 단계, 상기 결과물 상에 게이트금속을 형성하고 리프트오프하여 감마형 게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 화합물반도체소자의 제조 방법을 나타낸 도면으로서, 갈륨비소 기판을 이용한 고전자 이동도 트랜지스터를 도시하고 있다.
도 2a에 도시된 바와 같이, 반절연성(Semi-insulator)의 갈륨비소기판(GaAs Substrate)(31)상에 갈륨비소버퍼층(GaAs Buffer)(32) 및 인듐갈륨비소채널층 (InGaAs Channel)(33)을 형성한 다음, 스페이서층(Spacer layer)(34), 실리콘델타도핑층(Si-δdoping layer)(35) 및 알루미늄갈륨비소쇼트키층(AlGaAs Schottky barrier)(36), 식각정지를 위한 인듐알루미늄비소층(InxAlAs1-x[x=0.1∼0.2])(37)을 형성하여 성장시킨 기판 상에 N+ 갈륨비소오믹층(N+ GaAs Ohmic)(38)을 형성한다. 이어 상기 N+ 갈륨비소오믹층(38) 상에 PECVD-산화막(39)을 증착한다.
이 때, 갈륨비소버퍼층(32)은 재료 성장 중 갈륨비소기판(31)의 불순물이 상기 인듐갈륨비소채널층(33)으로 확산되는 것을 방지하는 역할을 하며, 2차원의 채널구속도를 증가시키기 위하여 AlGaAs/GaAs 등의 초격자(Superlattice) 구조를 사용하기도 한다. 또한 인듐갈륨비소채널층(33)은 소자의 특성을 결정하는 가장 주요한 부분으로서, 채널의 인듐비소(InAs) 몰분률을 증가시키면 전도체불연속도(ΔEc)가 증가되나 인듐갈륨비소(InGaAs)의 임계두께(Critical thickness)가 감소하여 전자의 에너지준위가 상승하고 전자의 파동함수가 이웃층으로 투과되는 비율이 증가되는 등 전도체불연속도(ΔEc)의 증가에 따른 이득상쇄효과가 발생하며, 또한 스트레인(Strain)이 커져 재료 성장상의 재현성이 나빠지게 된다. 따라서 인듐비소 (InAs)의 몰분률은 20% 이내로 제한하는 것이 바람직하다.
그리고 알루미늄갈륨비소쇼트키층(36)은 2차원 전자가스(Electron gas)를 공급하는 실리콘델타도핑층(35)과 불순물 산란을 감소시키기 위한 스페이서층(34)을 포함하여 장벽층(Barrier)을 이룬다. 통상의 균일도핑(Uniform doping) 방법보다 항복전압(Breakdown voltage)과 2차원전자가스의 밀도를 높이도록 평면도핑 (Planar-doping) 또는 델타도핑(δ-doping)을 이용한다. 또한 갈륨비소오믹층(38)은 오믹접합저항(Ohmic junction resist)을 감소시키고 표면포텐셜(Surface potential)에 의해 도너층 (Donor)이 공핍(Depletion)되는 것을 방지하기 위하여 높은 농도로 N형 불순물이 균일도핑된다.
그리고 상기 PECVD-산화막(39)은 상기 에피택셜성장층(Epitaxial growth)인 기판을 습식식각하여 활성영역(Active area)을 정의한 후 PECVD(Plasma Enhanced Chemical Vapor Deposition)로 300℃의 고온에서 2000Å두께로 증착한 산화막이다.
도 2b에 도시된 바와 같이, 상기 PECVD-산화막(39) 상에 광리소그래피(Light lithography)를 위한 포토레지스트(Photresist)를 도포한 다음, 광리소그래피기술을 실시하여 포토레지스트패턴을 형성한 다음, 산소(O2) 가스 분위기의 등방성ICP (Isotropic Inductive Couple Plasma) 식각방법으로 식각하여 1차 미세화된 포토레지스트패턴(40)을 형성한다.
이어 상기 포토레지스트패턴(40)을 포함한 PECVD-산화막(39) 상에 전자선 증착장치(E-beam Deposition)에서 텅스텐(W), 몰리브텐(Mo), 텡스텐나이트라이드 (WNx), 텅스텐실리사이드(WSix) 등의 제1내열성금속(Refractory metal)(41)을 진공증착한다.
도 2c에 도시된 바와 같이, 포토레지스트패턴(40)을 리프트오프(Lift-off)하여 제거하면 제1내열성금속(41) 중에서 포토레지스트패턴(40) 상부에 형성되었던 제1내열성금속이 같이 제거되어 제1내열성금속(41)의 일부가 오픈된 미세한 게이트패턴이 형성되므로써 2차 미세화된다.
이어, 상기 제1내열성금속(41)의 일부가 오픈된 게이트패턴을 포함한 전면에 전자선 증착장치에서 텅스텐나이트라이드(WNx), 텅스텐실리사이드(WSix), 텅스텐(W), 몰리브덴(Mo) 등의 제2내열성금속(도시 생략)을 증착하고 전면 건식식각하여 상기 일부 오픈된 제1내열성금속(41)의 내부측벽에 양각 (Positive angle)을 갖는 내열성금속측벽(42)을 형성한다. 이처럼 내열성금속측벽(42)을 형성하므로써 게이트패턴을 3차로 미세화할 수 있다.
도 2d에 도시된 바와 같이, 이어 상기 내열성금속측벽(42)을 포함한 상부에 광리소그래피를 위한 포토레지스트를 도포하고 광리소그래피기술로 노광하여 게이트의 저항을 감소시키기 위한 감마(Γ)형 게이트의 헤드부분에 해당하는 음각 (Negative angle)의 포토레지스트패턴(43)을 형성한다.
이어 상기 음각의 포토레지스트패턴(43), 내열성금속측벽(42) 및 제1내열성금속(41)을 마스크로 이용하여 CH2/H2계 가스분위기에서 PECVD-산화막(39)을 건식식각한 후 SF6/BCl3계 가스를 사용하여 N+ 갈륨비소오믹층(38)를 건식식각하여 게이트리세스(Gate recess)한다. 이어 15:1로 희석한 HCl:H2O용액으로 인듐알루미늄비소층 (37)을 식각한다.
도 2e에 도시된 바와 같이, 상기 도 2d의 공정을 실시한 후 전자선증착장치에서 텅스텐(W), 텅스텐실리사이드(WSis), 텅스텐나이트라이드(WN), 몰리브덴(Mo) 등의 제3내열성금속(500∼1000Å)과 Ti(200∼500Å) 및 Au(5000∼6000Å)을 차례로 진공증착하여 게이트금속(44)을 형성한다.
도 2f에 도시된 바와 같이, 포토레지스트패턴(43)을 리프트오프(Lift-off)하여 게이트금속(44) 중에서 포토레지스트패턴(43) 상부의 게이트금속을 제거한 다음, 잔류하는 게이트금속(44)을 식각마스크로 하여 SF6 계 가스로 제1내열성금속(41)을 건식식각하고, CF4/H2계 가스를 이용하여 상기 PECVD-산화막(39)을 건식식각하여 내열성금속측벽(42)을 포함한 제1내열성금속(41)과 게이트금속(44)으로 적층된 감마(Γ)형 게이트(45)를 형성한다.
도 2g에 도시된 바와 같이, 10:1로 배합된 BOE(Buffered oxide etchant) 식각용액으로 감마(Γ)형 게이트(45)의 제1내열성금속(41) 하부에 형성된 PECVD-산화막(39)의 일부를 식각하여 언더컷(under-cut)된 산화막(39a)을 형성한다.
이어 소오스 및 드레인전극을 위한 오믹영역을 정의한 후, 감마(Γ)형 게이트(45)를 마스크로 사용하여 전자선증착장치에서 Pd(20∼50Å), Ge(100∼200Å), Au(300∼500Å), Ni(300∼500Å), Ag(300∼500Å), Au(1000∼2000Å)을 순차적으로 진공증착하여 소오스/드레인을 위한 자기정렬된 오믹금속전극(46, 46a,46b)을 형성한다. 이 때 상기 감마(Γ)형 게이트(45)의 구조로 인해 소오스와 드레인을 위한 오믹금속전극(46a, 46b)은 좌우 비대칭으로 형성되기 때문에, 감마((Γ)형 게이트(45)와 드레인을 위한 오믹금속전극(46b)간의 거리가 충분히 길게 이격되어 소자의 파괴전압(Breakdown voltage)이 낮아지는 것을 방지하므로 고전압특성을 갖는 소자를 제조할 수 있다.
마지막으로 급속열처리(Rapid Thermal Process) 장치를 사용하여 1차로 350℃의 온도에서 10초 동안 열처리하고 2차로 430℃의 온도에서 10초 동안 오믹열처리한 다음, 고주파특성을 증가시키기 위한 보호막(47)을 증착하여 HEMT 또는 MESFET를 포함하는 화합물반도체 소자를 완성한다.
상기와 같이 본 발명에서는, 전술한 바와 같이, 광리소그래피와 등방성ICP식각으로 소자의 게이트가 형성되는 영역을 의미하는 1차 미세화된 포토레지스트패턴 (40)을 형성하고, 제1내열성금속(41)을 증착한 후 상기 포토레지스트패턴(40)을 리프트오프하여 소자의 게이트영역을 2차 미세화하며, 내열성금속측벽(42)을 이용하여 게이트영역을 3차 미세화하므로써 감마(Γ)형 게이트(45)의 하부영역을 미세화할 수 있다.
또한 내열성금속측벽(42)을 포함한 제1내열성금속(41), 다수 금속이 적층된 게이트금속(44)를 이용하여 감마(Γ)형 게이트(45)를 형성하므로써 소자의 게이트 저항을 낮출 수 있고, 감마(Γ)형 게이트(45) 구조를 이용하여 소오스와 드레인 오믹금속전극(46a,46b)을 비대칭으로 자기정렬하므로써 고전압 저잡음 소자를 형성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 광리소그래피방법, 내열성금속의 리프트오프 및 내열성금속측벽을 이용하여 감마(Γ)형 게이트를 형성하므로써 재현성이 우수한 미세 게이트를 형성할 수 있는 효과가 있다. 또한 다수의 금속이 적층된 게이트을 형성하므로써 저저항을 갖는 감마(Γ)형 게이트를 안정적으로 형성할 수 있고, 감마(Γ)형 게이트 구조를 사용하여 소오스와 드레인을 위한 오믹금속전극을 비대칭으로 자기정렬함으로써 신뢰성이 높은 고전압 저잡음 화합물 반도체소자를 제조할 수 있다.
도 1a 내지 도 1d 는 종래기술에 따른 T자형 게이트를 이용한 화합물 반도체소자의 제조 공정 단면도,
도 2a 내지 도 2g 는 본 발명의 실시예에 따른 감마(Γ)형 게이트를 이용한 화합물 반도체소자의 제조 공정 단면도.
*도면의 주요부분에 대한 부호의 설명*
31 : 갈륨비소 기판 32 : 갈륨비소 버퍼층
33 : 인듐갈륨비소 채널층 34 : 스페이서층
35 : 실리콘 델타도핑층 36 : 알루미늄갈륨비소 쇼트키층
37 : 인듐알루미늄비소 식각정지층 38 : N+ 갈륨비소오믹층
39 : PECVD-산화막 40 : 포토레지스트패턴
41 : 제1내열성금속 42 : 내열성금속측벽
43 : 음각의 포토레지스트패턴 44 : 게이트금속
45 : 감마형 게이트 46, 46a,46b : 오믹금속전극
47 : 보호막
Claims (10)
- 갈륨비소기판 상에 에피택셜 성장된 기판을 이용하는 화합물 반도체소자의 제조 방법에 있어서,상기 에피택셜 성장된 기판 상에 식각정지층, 오믹층 및 산화막을 형성하고 상기 산화막 상에 광리소그래피를 위한 포토레지스트를 도포하는 단계;상기 포토레지스트를 광리소그래피 및 등방성플라즈마식각하여 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴을 포함한 산화막 상에 제1내열성금속을 진공증착하는 단계;상기 포토레지스트패턴을 리프트오프하여 오픈되는 상기 제1내열성금속의 소정부분에 제2내열성금속을 증착 및 전면식각하여 내열성금속측벽을 형성하는 단계;상기 내열성금속측벽을 포함한 전면에 광리소그래피를 위한 포토레지스트를 도포하고 광리소그래피하여 음각포토레지스트패턴을 형성하는 단계;상기 음각포토레지스트패턴 및 내열성금속측벽, 제1내열성금속을 마스크로 하여 게이트리세스하는 단계; 및상기 게이트리세스된 부분 상에 게이트금속을 형성하고 상기 음각포토레지스트패턴을 리프트오프하여 감마형 게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 기판은 상기 갈륨비소기판상에 갈륨비소버퍼층, 인듐갈륨비소채널층, 스페이서층, 실리콘델타도핑층, 알루미늄갈륨비소쇼트키층을 순차적으로 형성하여 에피택셜 성장된 기판을 이용함을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트패턴을 형성하는 단계는,상기 광리소그래피를 이용하여 상기 포토레지스트를 노광하는 단계: 및산소가스 분위기의 등방성ICP식각으로 식각하여 미세화된 상기 포토레지스트패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제1내열성금속으로는 텅스텐, 몰리브덴, 텅스텐나이트라이드, 텅스텐실리사이드 중 어느 하나를 전자선 증착장치에서 진공증착하는 것을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제2내열성금속으로는 텅스텐나이트라이드, 텅스텐실리사이드, 텅스텐, 몰리브덴 중 어느 하나를 이용하는 것을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 음각포토레지스트패턴은 감마형의 헤드 모양으로 형성되는 것을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트리세스하는 단계는,상기 음각포토레지스트패턴, 내열성금속측벽 및 제1내열성금속을 마스크로 이용하여 CH2/H2 가스분위기에서 상기 산화막을 건식식각하는 단계;SF6/BCl3 가스를 사용하여 상기 오믹층을 건식식각하여 리세스하는 단계; 및15:1로 희석한 HCl:H2O 용액으로 상기 식각정지층을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트금속으로는 텅스텐, 텅스텐실리사이드, 텅스텐나이트라이드, 몰리브덴 중 어느 하나를 이용하는 제3내열성금속, 티타늄 및 금의 적층금속막을 이용함을 특징으로 하는 화합물반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 감마형 게이트를 형성하는 단계후에,상기 게이트금속을 식각마스크로 하여 SF6계 가스를 사용하여 상기 제1내열성금속을 건식식각하는 단계;CF4/H2 계열 가스를 사용하여 상기 산화막을 건식식각하는 단계;10:1로 배합된 BOE식각용액으로 상기 감마형 게이트 하부의 산화막의 일부를 언더컷 식각하는 단계;상기 감마형 게이트를 마스크로 사용하여 소오스/드레인을 위한 비대칭 오믹금속전극을 자기정렬로 형성하는 단계;상기 오믹금속전극을 350℃의 온도에서 10초 동안 1차 급속열처리하고 430℃의 온도에서 10초 동안 2차로 급속열처리하는 단계; 및상기 결과물 상부에 보호막을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 화합물반도체소자의 제조 방법.
- 제 9 항에 있어서,상기 오믹금속전극으로 20∼50Å의 Pd, 100∼200Å의 Ge, 300∼500Å의 Au, 300∼500Å의 Ni, 300∼500Å의 Ag, 1000∼2000Å의 Au의 적층금속막을 이용하는 것을 특징으로 하는 화합물반도체소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0061225A KR100523065B1 (ko) | 1999-12-23 | 1999-12-23 | 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0061225A KR100523065B1 (ko) | 1999-12-23 | 1999-12-23 | 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010057814A KR20010057814A (ko) | 2001-07-05 |
| KR100523065B1 true KR100523065B1 (ko) | 2005-10-24 |
Family
ID=19628872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0061225A KR100523065B1 (ko) | 1999-12-23 | 1999-12-23 | 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100523065B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101290828B1 (ko) * | 2012-02-16 | 2013-07-29 | 인제대학교 산학협력단 | 플라즈마를 이용한 ＧａＡＳ／ＡｌＧａＡｓ 이종 접합 구조의 비선택적 식각 방법 |
| KR101290827B1 (ko) * | 2012-02-14 | 2013-07-29 | 인제대학교 산학협력단 | 플라즈마를 이용한 ＧａＡｓ／ＡｌＧａＡｓ이종 접합의 선택적 식각 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116034A (ja) * | 1994-08-24 | 1996-05-07 | Nec Corp | 化合物半導体装置およびその製造方法 |
| JPH11214404A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 半導体装置の製造方法 |
| KR19990086738A (ko) * | 1998-05-29 | 1999-12-15 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
-
1999
- 1999-12-23 KR KR10-1999-0061225A patent/KR100523065B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116034A (ja) * | 1994-08-24 | 1996-05-07 | Nec Corp | 化合物半導体装置およびその製造方法 |
| JPH11214404A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 半導体装置の製造方法 |
| KR19990086738A (ko) * | 1998-05-29 | 1999-12-15 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101290827B1 (ko) * | 2012-02-14 | 2013-07-29 | 인제대학교 산학협력단 | 플라즈마를 이용한 ＧａＡｓ／ＡｌＧａＡｓ이종 접합의 선택적 식각 방법 |
| KR101290828B1 (ko) * | 2012-02-16 | 2013-07-29 | 인제대학교 산학협력단 | 플라즈마를 이용한 ＧａＡＳ／ＡｌＧａＡｓ 이종 접합 구조의 비선택적 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010057814A (ko) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2080228B1 (en) | Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same | |
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US6670652B2 (en) | Monolithically integrated E/D mode HEMT and method for fabricating the same | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| JPH05275463A (ja) | 半導体装置 | |
| KR101226955B1 (ko) | 전계 효과 트랜지스터의 제조방법 | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| US6090649A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US6548838B1 (en) | Field-effect transistor, bipolar transistor, and methods of fabricating the same | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| KR100523065B1 (ko) | 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 | |
| US6096587A (en) | Manufacturing method of a junction field effect transistor | |
| JP2549206B2 (ja) | 電界効果トランジスタ | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| JPH0964340A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2007200984A (ja) | 電界効果トランジスタ、及び、同電界効果トランジスタの製造方法、及び、半導体装置、及び、同半導体装置の製造方法 | |
| JPH0770735B2 (ja) | デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法 | |
| KR100383663B1 (ko) | 계단형 리쎄스 게이트 구조를 갖는 자기 정렬 화합물반도체 소자 제조 방법 | |
| US20080197382A1 (en) | Metal-semiconductor field effect transistors (MESFETs) having self-aligned structures and methods of fabricating the same | |
| CN113410285B (zh) | 半导体器件及其制备方法 | |
| KR100578341B1 (ko) | 고주파 전자소자의 제조 방법 | |
| JP3383057B2 (ja) | 半導体装置 | |
| KR101184321B1 (ko) | 전계 효과 트랜지스터 및 그의 제조방법 | |
| JP2001308110A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |