CN116072714A - 集成式栅电极结构的hemt器件及其制备方法 - Google Patents
集成式栅电极结构的hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN116072714A CN116072714A CN202211584624.3A CN202211584624A CN116072714A CN 116072714 A CN116072714 A CN 116072714A CN 202211584624 A CN202211584624 A CN 202211584624A CN 116072714 A CN116072714 A CN 116072714A
- Authority
- CN
- China
- Prior art keywords
- gate
- metal
- layer
- electrode structure
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 84
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000001704 evaporation Methods 0.000 claims abstract description 14
- 230000008020 evaporation Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 12
- 238000005566 electron beam evaporation Methods 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000010899 nucleation Methods 0.000 claims description 6
- 230000006911 nucleation Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 11
- 230000005264 electron capture Effects 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000009977 dual effect Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种集成式栅电极结构的HEMT器件及其制备方法，属于微电子技术领域。该方法在栅介质层上通过设计版图结构以及电子束蒸发角度，采用单步电极制备工艺便实现了双金属栅和栅电极为一体的集成式栅电极结构，并完成HEMT器件的制备；具体包括：定义栅极及栅场板光刻窗口，利用电子束蒸发，采用向左蒸发的角度沉积第一步栅金属，利用电子束蒸发，再采用垂直蒸发的角度沉积第二步栅金属和栅场板，以形成集成式栅电极结构。本发明能进一步有效调制栅漏有源区的电场，削弱势垒层表面的电子俘获并加速了被俘获的电子的及时释放，最终提升器件的耐压和动态性能。
Description
技术领域
本发明属于微电子技术领域，涉及一种集成式栅电极结构的HEMT(High ElectronMobility Transistor，高电子迁移率晶体管)器件及其制备方法。
背景技术
GaN材料因具有高电子迁移率、低导通电阻以及高击穿等特性，有望应用于高频功率放大器与高压功率开关等领域。目前GaN HEMT已经在消费类电子快充以及电动汽车方面有一定的布局和应用，然而当前GaN HEMT器件仍面临击穿电压和器件可靠性进一步提升的严峻挑战。栅结构工程是影响器件上述性能的关键因素之一，其中研究最广泛的是器件的栅场板和栅介质。栅场板可以有效调制栅漏之间的电场分布，因此可以提升器件的击穿电压并抑制器件的电流崩塌；栅介质可以极大地改善器件的界面态，减小栅极泄露电流，从而提升器件的动态性能。
双金属栅结构是栅结构工程中另一种有效改善器件性能的方案。前人的仿真结果已经表明了该结构可以增大器件的饱和电流、提升跨导以及减小器件的电场尖峰值(P.Singh,et al,IETE Tech.Rev.,2021,1-12)。但是当前关于双金属栅结构的研究以仿真为主，在实际器件制备中一方面要考虑工艺实现问题，另一方面双金属栅结构会带来栅极肖特基势垒高度降低的问题，从而使得器件的栅极泄露电流增大。
因此，开发简化工艺实现双金属栅结构，且提出兼容性创新结构去大幅度增大电场调制效应并提升器件的性能显得十分重要。
发明内容
有鉴于此，本发明的目的在于提供一种集成式栅电极结构的HEMT器件及制备方法，通过单步制备工艺实现集成双金属栅和栅电极为一体的集成式栅电极结构，简化器件制备工艺；同时集成式栅电极结构能进一步有效调制栅漏有源区的电场，削弱势垒层表面的电子俘获并加速了被俘获的电子的及时释放，最终提升器件的耐压和动态性能。
为达到上述目的，本发明提供如下技术方案：
方案1：
一种集成式栅电极结构的HEMT器件，从下至上依次包括衬底、成核层201、缓冲层202、沟道层203以及势垒层204、源漏欧姆电极205、钝化层206、栅介质层207和集成式栅电极结构；所述集成式栅电极结构包括第一步栅金属209、第二步栅金属210和栅场板211；
所述源漏欧姆电极205位于势垒层204上方两侧；
所述钝化层206覆盖在源漏欧姆电极205和势垒层204上方；
所述栅介质层207覆盖在钝化层206上方；所述栅介质层207上方两侧设置有光刻胶208，中间位置设置有集成式栅电极结构，其中，第一步栅金属209下表面、栅场板211下表面以及第二步栅金属210的右下表面均与栅介质层207接触；第一步栅金属209上表面与第二步栅金属210的左下表面接触；栅场板211左表面与第二步栅金属210右表面部分接触，并保持两者上表面齐平。
进一步，所述第一步栅金属209和第二步栅金属210的总厚度不小于钝化层206和栅介质层207的总厚度。
方案2：一种集成式栅电极结构的HEMT器件的制备方法，具体包括以下步骤：
S1：在硅衬底上生长成核层201、缓冲层202、沟道层203以及势垒层204；
S2：在势垒层204两侧上方生长源漏欧姆电极205；
S3：在漏源欧姆电极205和势垒层204上方沉积钝化层206；
S4：定义栅极光刻窗口，刻蚀栅下的钝化层206，并沉积栅介质层207；
S5：在栅介质层207上方涂覆光刻胶208，通过显影暴露出栅场板光刻窗口；
S6：在栅场板光刻窗口处的栅介质层207上沉积集成双金属栅和栅电极为一体的集成式栅电极结构，完成HEMT器件的制备；具体包括以下步骤：
S61：定义栅极及栅场板光刻窗口，利用电子束蒸发，采用向左蒸发的角度沉积第一步栅金属209；
S62：利用电子束蒸发，采用垂直蒸发的角度沉积第二步栅金属(210)和栅场板(211)，以形成集成式栅电极结构。
优选的，向左蒸发的角度由第二步栅金属210的横向长度、栅场板211长度、光刻胶208厚度、钝化层206厚度以及栅介质层207厚度共同决定，向左蒸发的角度小于30°。
优选的，所述第一步栅金属209的功函数高于第二步栅金属210的功函数。
优选的，所述第二步栅金属210的厚度大于第一步栅金属209的厚度。
优选的，所述第一步栅金属209和第二步栅金属210的总厚度不小于钝化层206和栅介质层207的总厚度。
优选的，所述钝化层206厚度不小于50nm。
本发明的有益效果在于：
(1)本发明提出了将集成式栅电极创新结构应用在HEMT器件上，该结构进一步有效调制了栅漏有源区的电场，削弱了所述势垒层表面的电子俘获并加速了被俘获的电子的及时释放，最终提升了器件的耐压和动态性能；
(2)本发明所提出的集成式栅电极结构可由单步制备工艺实现，简化了工艺制备步骤，避免了多步工艺可能带来的器件可靠性问题，同时降低了工艺成本。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为制备本发明集成式栅电极结构的HEMT器件的关键工艺示意图；
图2为本发明集成式栅电极结构的HEMT器件制备完成后的扫描电镜截面图；
图3为本发明集成式栅电极结构的HEMT器件的制备方法流程图；
图4为集成式栅电极结构、双金属栅结构和传统单金属栅结构的HEMT器件在不同栅源电压下的输出电流和跨导对比图；
图5为集成式栅电极结构、双金属栅结构和传统单金属栅结构的HEMT器件在不同栅源电压下的栅极电流对比图；
图6为集成式栅电极结构、双金属栅结构和传统单金属栅结构的HEMT器件在不同击穿电压下的源漏电流对比图；
图7为集成式栅电极结构、双金属栅结构和传统单金属栅结构的HEMT器件的电场分布对比图；
图8为集成式栅电极结构、双金属栅结构和传统单金属栅结构的HEMT器件在不同应力偏置下的电流崩塌效果对比图；
图9为不同结构的双金属栅结构((a)、(b))和集成式栅电极结构(c)的HEMT器件在关态转为开态时内部的电子俘获与释放示意图。
附图标记：201-成核层，202-缓冲层，203-沟道层，204-势垒层，205-源漏欧姆电极，206-钝化层，207-栅介质层，208-光刻胶，209-第一步栅金属，210-第二步栅金属，211-栅场板。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
请参阅图1～图9，图1为本发明实施例提供的制备一种集成式栅电极结构的HEMT器件的关键工艺示意图，图2是制备完成该器件的扫描电镜截面图，图3是该器件的制备方法流程示意图，该制备方法具体包括以下步骤：
S1：在硅衬底上生长成核层201(可选用AlN)、缓冲层202(可选用AlGaN)、沟道层203(可选用GaN)以及势垒层204(可选用AlGaN)；
S2：在势垒层204两侧生长源漏欧姆电极205；
S3：在源漏欧姆电极205和势垒层204上方沉积钝化层206(可选用SiNx)；
S4：定义栅极光刻窗口，刻蚀栅下的钝化层206，并沉积栅介质层207(可选用Al2O3)；
S5：在栅介质层207上方涂覆光刻胶208，通过显影暴露出栅场板光刻窗口；
S6：在栅场板光刻窗口处的栅介质层207上沉积集成双金属栅和栅电极为一体的集成式栅电极结构，完成HEMT器件的制备；具体包括以下步骤：
步骤S6具体包括以下步骤：
S61：定义栅极及栅场板光刻窗口，利用电子束蒸发，采用向左蒸发的角度沉积第一步栅金属209(可选用Ni)；
S62：利用电子束蒸发，采用垂直蒸发的角度沉积第二步栅金属210(可选用Ni)和栅场板211，以形成集成式栅电极结构。
其中，向左蒸发的角度由第二步栅金属的横向长度、栅场板长度、光刻胶厚度、钝化层厚度以及栅介质厚度共同决定，向左蒸发的角度15°。
第一步栅金属209的功函数高于第二步栅金属210的功函数。
可选的，钝化层206厚度为200nm，且第二步栅金属210的厚度200nm大于第一步金属的厚度50nm。
可选的，第一步栅金属209和第二步栅金属210的总厚度为250nm不小于钝化层206和栅介质层207的总厚度215nm；
可选的，本实施例中集成式栅电极结构的HEMT器件的栅宽为100μm，栅长为2μm，栅漏间距为18μm，栅源间距为3μm，栅场板为1.5μm。
如图4所示，所制备的集成式栅电极结构、双金属栅结构的HEMT器件的输出电流和跨导均优于传统单金属栅结构的HEMT器件。输出电流的提升主要是因为双金属栅结构的引入提升了载流子的平均漂移速度，而电流的提升会导致跨导的增大。
如图5所示，由于优异性能的栅介质的引入，极大抑制了低功函数金属Ti导致的大栅泄露电流，因此所制备的集成式栅电极结构、双金属栅结构与传统单金属栅结构的HEMT器件的栅极泄露电流是相当的。
如图6所示，所制备的集成式栅电极结构、双金属栅结构与传统单金属栅结构的HEMT器件的击穿电压分别为1392V，1100V和982V；相较于传统单金属栅结构的HEMT器件，所制备的集成式栅电极结构、双金属栅结构的HEMT器件的击穿电压分别提升了41.8％和12％。
如图7所示，所制备的集成式栅电极结构、双金属栅结构的HEMT器件在沟道处分别有三个和两个电场尖峰，而传统单金属栅结构的HEMT器件只有一个电场尖峰且电场峰值最大，这表明所提出的器件结构有效调制了电场分布，因此其击穿电压得以提升，这与图6的结果一致。
如图8所示，所制备的集成式栅电极结构、双金属栅结构的HEMT器件在600V应力偏置下的电流崩塌分别为17.4％和24.1％，相较于传统单金属栅结构的HEMT器件，所制备的集成式栅电极结构、双金属栅结构的HEMT器件的电流崩塌分别减小了62.3％和47.8％。
如图9所示，不同结构的双金属栅结构(图9(a)为第一步栅金属209与第二步栅金属210完全上下重合；图9(b)为第一步栅金属209被第二步栅金属210包围)和集成式栅电极结构(图9(c))的HEMT器件内部的电子流动示意图。从图9可以看出，双金属栅结构能够减小势垒层表面的电子俘获现象，而栅场板能够加速被俘获的电子的及时释放，因而电流崩塌得到了显著的抑制。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种集成式栅电极结构的HEMT器件，从下至上依次包括衬底、成核层(201)、缓冲层(202)、沟道层(203)以及势垒层(204)，其特征在于，还包括源漏欧姆电极(205)、钝化层(206)、栅介质层(207)和集成式栅电极结构；所述集成式栅电极结构包括第一步栅金属(209)、第二步栅金属(210)和栅场板(211)；
所述源漏欧姆电极(205)位于势垒层(204)上方两侧；
所述钝化层(206)覆盖在源漏欧姆电极(205)和势垒层(204)上方；
所述栅介质层(207)覆盖在钝化层(206)上方；所述栅介质层(207)上方中间位置设置有集成式栅电极结构，其中，第一步栅金属(209)下表面、栅场板(211)下表面以及第二步栅金属(210)的右下表面均与栅介质层(207)接触；第一步栅金属(209)上表面与第二步栅金属(210)的左下表面接触；栅场板(211)左表面与第二步栅金属(210)右表面部分接触，并保持两者上表面齐平。
2.根据权利要求1所述的HEMT器件，其特征在于，所述第一步栅金属(209)和第二步栅金属(210)的总厚度不小于钝化层(206)和栅介质层(207的总厚度。
3.一种集成式栅电极结构的HEMT器件的制备方法，其特征在于，该制备方法具体包括以下步骤：
S1：在硅衬底上生长成核层(201)、缓冲层(202)、沟道层(203)以及势垒层(204)；
S2：在势垒层(204)两侧上方生长源漏欧姆电极(205)；
S3：在漏源欧姆电极(205)和势垒层(204)上方沉积钝化层(206)；
S4：定义栅极光刻窗口，刻蚀栅下的钝化层(206)，并沉积栅介质层(207)；
S5：在栅介质层(207)上方涂覆光刻胶(208)，通过显影暴露出栅场板光刻窗口；
S6：在栅场板光刻窗口处的栅介质层(207)上沉积集成双金属栅和栅电极为一体的集成式栅电极结构，完成HEMT器件的制备；具体包括以下步骤：
S61：定义栅极及栅场板光刻窗口，利用电子束蒸发，采用向左蒸发的角度沉积第一步栅金属(209)；
S62：利用电子束蒸发，采用垂直蒸发的角度沉积第二步栅金属(210)和栅场板(211)，以形成集成式栅电极结构。
4.根据权利要求3所述的制备方法，其特征在于，步骤S61中，向左蒸发的角度由第二步栅金属(210)的横向长度、栅场板(211)长度、光刻胶(208)厚度、钝化层(206)厚度以及栅介质层(207)厚度共同决定，向左蒸发的角度小于30°。
5.根据权利要求3所述的制备方法，其特征在于，所述第一步栅金属(209)的功函数高于第二步栅金属(210)的功函数。
6.根据权利要求3所述的制备方法，其特征在于，所述第二步栅金属(210)的厚度大于第一步栅金属(209)的厚度。
7.根据权利要求3所述的制备方法，其特征在于，所述第一步栅金属(209)和第二步栅金属(210)的总厚度不小于钝化层(206)和栅介质层(207)的总厚度。
8.根据权利要求3或7所述的制备方法，其特征在于，所述钝化层(206)厚度不小于50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211584624.3A CN116072714A (zh) | 2022-12-09 | 2022-12-09 | 集成式栅电极结构的hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211584624.3A CN116072714A (zh) | 2022-12-09 | 2022-12-09 | 集成式栅电极结构的hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116072714A true CN116072714A (zh) | 2023-05-05 |
Family
ID=86175949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211584624.3A Pending CN116072714A (zh) | 2022-12-09 | 2022-12-09 | 集成式栅电极结构的hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116072714A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594445A (zh) * | 2024-01-19 | 2024-02-23 | 中国电子科技集团公司第五十八研究所 | 一种GaN基HEMT器件栅场板结构的制备方法 |
-
2022
- 2022-12-09 CN CN202211584624.3A patent/CN116072714A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594445A (zh) * | 2024-01-19 | 2024-02-23 | 中国电子科技集团公司第五十八研究所 | 一种GaN基HEMT器件栅场板结构的制备方法 |
| CN117594445B (zh) * | 2024-01-19 | 2024-03-26 | 中国电子科技集团公司第五十八研究所 | 一种GaN基HEMT器件栅场板结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9024357B2 (en) | Method for manufacturing a HEMT transistor and corresponding HEMT transistor | |
| JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
| TWI523220B (zh) | AlGaN / GaN High Electron Mobility Crystal | |
| US7989816B2 (en) | Semiconductor device | |
| WO2007108055A1 (ja) | 化合物半導体装置及びその製造方法 | |
| WO2013147710A1 (en) | Iii-nitride high electron mobility transistor structures and methods for fabrication of same | |
| JP2019517734A (ja) | 多段表面パッシベーション構造及びそれを製造するための方法 | |
| Wang et al. | 100-nm T-gate InAlAs/InGaAs InP-based HEMTs with fT= 249 GHz and fmax= 415 GHz | |
| US20220376105A1 (en) | Field effect transistor with selective channel layer doping | |
| US20230170393A1 (en) | Group III Nitride-Based Transistor Device | |
| CN116072714A (zh) | 集成式栅电极结构的hemt器件及其制备方法 | |
| KR20230088915A (ko) | 적어도 부분적으로 함몰된 필드 플레이트를 갖는 전계 효과 트랜지스터 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN111668303A (zh) | 一种高线性hemt器件及其制备方法 | |
| CN107078153A (zh) | 具有优化的混合漏极接触的场效应晶体管及其制造方法 | |
| Yang et al. | Investigation of contact mechanism and gate electrostatic control in multi-channel AlGaN/GaN high electron mobility transistors with deep recessed ohmic contact | |
| Kemmerling et al. | GaN Super-Heterojunction FETs With 10-kV Blocking and 3-kV Dynamic Switching | |
| CN104599957A (zh) | 半导体器件及其制作方法 | |
| Romanczyk | Insight into the design, fabrication, and mm-wave power performance of N-polar GaN deep recess HEMTs | |
| CN117059660B (zh) | 一种GaN基HEMT器件及其制备方法和应用 | |
| US20220302291A1 (en) | Field effect transistor with multiple stepped field plate | |
| KR102125386B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| Palanichamy | Breakdown Voltage Improvement Techniques in AlGaN/GaN HEMTs | |
| Li | Planar and non-gold metal stacks processes and conduction mechanisms for AlGaN/GaN high-electron-mobility transistors on silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |