CN111668303A - 一种高线性hemt器件及其制备方法 - Google Patents
一种高线性hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN111668303A CN111668303A CN202010402529.1A CN202010402529A CN111668303A CN 111668303 A CN111668303 A CN 111668303A CN 202010402529 A CN202010402529 A CN 202010402529A CN 111668303 A CN111668303 A CN 111668303A
- Authority
- CN
- China
- Prior art keywords
- fluorine
- layer
- barrier layer
- implantation
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 19
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 134
- 239000011737 fluorine Substances 0.000 claims abstract description 134
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 125
- 230000004888 barrier function Effects 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 40
- 238000002513 implantation Methods 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 27
- 239000003292 glue Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000001035 drying Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000003780 insertion Methods 0.000 claims description 10
- 230000037431 insertion Effects 0.000 claims description 10
- 230000006911 nucleation Effects 0.000 claims description 10
- 238000010899 nucleation Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- -1 fluorine ions Chemical class 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 11
- 229910002704 AlGaN Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002221 fluorine Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高线性HEMT器件，自下而上依次包括：衬底层、缓冲层、势垒层以及金属电极层，所述金属电极层从左至右依次包括源电极、栅电极以及漏电极；其中，所述势垒层包括依次均匀排列的若干氟掺杂区(F1～Fm)，m为正整数且m≥2。本发明提供的高线性HEMT器件通过栅电极下势垒层不同浓度氟掺杂区域跨导相互补偿，能实现在较大栅源偏压范围内跨导的相对稳定，无需对器件和材料结构进行大量调整便可使器件具有很好的线性度。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种高线性HEMT器件及其制备方法。
背景技术
随着5G通信技术的普及与6G通信技术的研发进展，传统的以Si为代表的第一代半导体材料及以GaAs为代表的第二代半导体材料渐渐难以满足日益增长的频率需求。因此，以GaN材料为代表的第三代半导体材料得到了广泛的关注。相比Si与GaAs材料，GaN材料具高禁带宽度、高击穿场强、高电子速度等特性，能实现更快的工作速度与更高的可靠性。特别是基于AlGaN/GaN异质结所制成的高电子迁移率晶体管(HEMT)，凭借异质结界面处形成的高浓度、高迁移率的二维电子气(2DEG)，具有极高的工作速度，在通讯等领域具有广阔的应用前景。
在通讯等领域中，半导体器件的线性度是一个重要参数。然而，普通HEMT器件由于电子饱和速度下降与器件串联电阻增大等因素，会出现随着栅源偏压的增大，器件跨导先上升，达到一定峰值后再下降的现象。跨导下降现象会影响器件的线性度，限制器件的工作范围。为此，通常采用渐变组分势垒结构降低2DEG浓度提高电子饱和速度或者采用Fin结构降低源串联电阻的方式保证器件跨导在较大的栅压范围内保持稳定，从而提高器件线性度。此外，还可以采用Fin宽渐变结构或者势垒厚度渐变结构等方式来提高器件线性度。
然而，采用渐变组分势垒结构要求高Al组分的势垒层，会造成器件表面质量的恶化；采用Fin结构以及Fin宽渐变结构其制备过程中涉及刻蚀工艺，会引入大量的刻蚀损伤，留下的沟道侧壁也会产生大量寄生电容，影响器件性能；而势垒厚度渐变结构需要对势垒层结构进行精确的刻蚀深度控制，工艺难度过高。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种高线性HEMT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种高线性HEMT器件，自下而上依次包括：衬底层、缓冲层、势垒层以及金属电极层，所述金属电极层从左至右依次包括源电极、栅电极以及漏电极；其中，所述势垒层包括依次均匀排列的若干氟掺杂区F1～Fm，m为正整数且m≥2。
在本发明的一个实施例中，所述氟掺杂区F1～Fm位于所述栅电极下方并沿栅宽方向排列。
在本发明的一个实施例中，所述氟掺杂区F1～Fm的氟离子浓度从所述氟掺杂区F1至所述氟掺杂区Fm依次递增或者递减。
在本发明的一个实施例中，所述氟掺杂区F1～Fm的氟离子浓度从所述氟掺杂区F1和所述氟掺杂区Fm依次向中间递增或者递减。
在本发明的一个实施例中，还包括成核层、插入层、盖帽层以及钝化层中的至少一层；其中，
所述成核层设置于所述衬底层和所述缓冲层之间；
所述插入层设置于所述缓冲层和所述势垒层之间；
所述盖帽层设置于所述势垒层与所述金属电极层之间；
所述钝化层设置于所述势垒层上方各电极之间的区域。
一种高线性HEMT器件的制备方法，包括：
步骤1：获取外延基片并进行清洗；其中，所述外延基片包括势垒层；
步骤2：在所述势垒层上制作源电极和漏电极；
步骤3：对所述外延基片进行台面刻蚀，以在所述势垒层上形成隔离台面；
步骤4：对所述势垒层进行氟离子注入以形成若干氟掺杂区；其中，所述氟掺杂区位于所述源电极和所述漏电极之间；
步骤5：在所述氟掺杂区上面制作栅电极，以完成高线性HEMT器件的制备。
在本发明的一个实施例中，步骤2包括：
(2a)在所述外延基片的表面涂胶并甩胶，得到光刻胶掩膜；
(2b)对所述外延基片进行烘干，并通过光刻和显影技术形成第一掩膜层；
(2c)在所述第一掩膜层表面蒸发第一金属层，以得到源、漏极金属；
(2d)利用剥离工艺去除所述第一掩膜层以及所述第一金属层，并进行快速退火，以在所述势垒层上形成源电极和漏电极。
在本发明的一个实施例中，步骤4包括：
(4a)在所述势垒层上光刻第一个氟注入区域，
(4b)对所述第一个氟注入区域进行氟离子注入以形成第一个氟掺杂区，其中，所述第一个氟掺杂区的氟离子浓度为n1；
(4c)在所述势垒层上光刻第i个氟注入区域，并分别进行氟离子注入以形成第i个氟掺杂区，其中，所述第i个氟掺杂区的氟离子浓度为ni，且满足ni-1＜ni或者ni-1＞ni，其中，2≤i≤m，i、m均为正整数。
在本发明的一个实施例中，步骤4包括：
(41)在所述势垒层上光刻第一个氟注入区域和第m个氟注入区域；
(42)对所述第一个氟注入区域和所述第m个氟注入区域进行氟离子注入以形成第一个氟掺杂区和第m个氟掺杂区，其中，所述第一个氟掺杂区的氟离子浓度n1和所述第m个氟掺杂区的氟离子浓度nm相等；
(43)在所述势垒层上光刻第1+j个氟注入区域和第m-j个氟注入区，并分别进行氟离子注入以形成第1+j个氟掺杂区和第m-j个氟掺杂区，其中，所述第1+j个氟掺杂区的氟离子浓度n1+j和所述第m-j个氟掺杂区的氟离子浓度nm-j相等，且满足nj＜n1+j或者nj＞n1+j，其中，
在本发明的一个实施例中，步骤5包括：
(5a)在步骤4所得的样品表面涂胶并甩胶，得到光刻胶掩膜；
(5b)对所述样品进行烘干，并通过光刻和显影技术形成第二掩膜层；
(5b)在所述第二掩膜层表面蒸发第二金属层，以得到栅极金属；
(5c)利用剥离工艺去除所述第二掩膜层以及所述第二金属层，并进行快速退火，得到栅电极，以完成器件制备。
本发明的有益效果：
1、本发明提供的高线性HEMT器件通过栅电极下势垒层不同浓度氟掺杂区域跨导相互补偿，能实现在较大栅源偏压范围内跨导的相对稳定，无需对器件和材料结构进行大量调整便可使器件具有很好的线性度；
2、本发明提供的高线性HEMT器件工艺简单，兼容性好，便于器件制备与工艺调节，且引入的附加效应小，具有更高的可行性和重复性；
3、本发明提供的高线性HEMT器件结构与常用HEMT器件类似，可与其他相关优化技术如场板结构等兼容，保持高线性度的同时实现高击穿电压、高输出电流等特性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种高线性HEMT器件结构示意图；
图2是本发明实施例提供的高线性HEMT器件栅电极处剖面示意图；
图3是本发明实施例提供的高线性HEMT器件氟掺杂区域排布的俯视示意图；
图4是本发明实施例提供的高线性HEMT器件制备方法流程图；
图5是本发明实施例提供的另一种高线性HEMT器件制备方法流程图；
图6a～6f是本发明实施例提供的高线性HEMT器件制备方法示意图；
图7a～7b是本发明实施例提供的一种氟注入工艺的方法示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种高线性HEMT器件结构示意图，自下而上依次包括：
衬底层10、缓冲层20、势垒层30以及金属电极层40，所述金属电极层40从左至右依次包括源电极41、栅电极42以及漏电极43；其中，所述势垒层30包括依次均匀排列的若干氟掺杂区F1～Fm，m为正整数且m≥2。
进一步地，所述氟掺杂区F1～Fm位于所述栅电极42下方并沿栅宽方向排列。
请参见图2和图3，图2是本发明实施例提供的高线性HEMT器件栅电极处剖面示意图；图3是本发明实施例提供的高线性HEMT器件氟掺杂区域排布的俯视示意图；
具体地，栅极区42下方的势垒层30中沿栅宽方向划分有若干区域F1～Fm，不同的区域中实现了不同浓度的氟离子掺杂。氟离子掺杂会改变对应栅下区域的2DEG浓度，进而调节对应区域的阈值电压。进一步地，氟离子掺杂对该区域的阈值电压调节效果受氟离子浓度影响。因而该器件可视为若干跨导分布各不相同的HEMT器件的并联，通过这一并联结构，各分立HEMT器件间跨导相互补偿，从而实现在较大的栅源偏压范围内跨导值的相对稳定。
进一步地，所述氟掺杂区F1～Fm的氟离子浓度从所述氟掺杂区F1至所述氟掺杂区Fm依次递增或者递减。
具体地，若干氟掺杂区F1～Fm的氟离子浓度可以分别表示为n1、n2、n3、……、nm，其中，n1＜n2＜……＜nm-1＜nm或者n1＞n2＞……＞nm-1＞nm，实现氟离子浓度从一端向另一端递增或者递减的氟掺杂区。
在本发明的另一个实施例中，所述氟掺杂区F1～Fm的氟离子浓度从所述氟掺杂区F1和所述氟掺杂区Fm依次向中间递增或者递减。
具体地，若干氟掺杂区F1～Fm的氟离子浓度由两端到中间逐渐增加，其中，氟掺杂区F1和Fm的氟离子浓度均可表示为n1，氟掺杂区F2和Fm-1的氟离子浓度均可表示为n2，以此类推，其中，n1<n2<……。
或者，若干氟掺杂区F1～Fm的氟离子浓度由两端到中间逐渐降低，满足n1＞n2＞……。
本实施例中，衬底10可以是硅、蓝宝石、碳化硅等衬底或其组合；缓冲层20的材料可为GaN等，势垒层30的材料可为AlGaN、InAlN等。
进一步地还包括成核层、插入层、盖帽层以及钝化层中的至少一层；其中，
所述成核层设置于所述衬底层10和所述缓冲层20之间；
所述插入层设置于所述缓冲层20和所述势垒层30之间；
所述盖帽层设置于所述势垒层30与所述金属电极层40之间；
所述钝化层设置于所述势垒层30上方各电极之间的区域。
具体地，在实际器件中，为了获得高质量的外延结构，可在衬底10与缓冲层20间增加成核层，其材料可以为AlN等；
进一步地，为了获得高浓度的2DEG，可在缓冲层20与势垒层30间增加插入层，其材料可以为AlN等；
同时，为了获得高质量的欧姆接触和肖特基接触，并提高载流子迁移率，可在势垒层30与金属电极层间增加盖帽层，其材料可为GaN等；
此外，为了优化器件电学特性，还可以在势垒层30上方电极之间的区域制备钝化层，其材料可以是SiN等。
本实施例提供的高线性HEMT器件在栅宽方向上，通过一系列跨导峰值相近而峰值点互有平移的器件间跨导相互补偿、共同作用，从而在较大栅压范围内实现跨导的稳定，从而提高器件线性度。相比现有方式，这种方法无需从器件自身跨导特性的物理机理上着手，直接利用不同跨导特性器件互相补偿，避免了对器件和材料结构的大量调整，减小了设计难度，而线性化效果并无减弱。
此外，本实施例提供的高线性HEMT器件结构与常用HEMT器件类似，可与其他相关优化技术如场板结构等兼容，保持高线性度的同时实现高击穿电压、高输出电流等特性。
实施例二
请参见图4，图4是本发明实施例提供的高线性HEMT器件制备方法流程图，包括：
步骤1：获取外延基片并进行清洗；其中，所述外延基片包括势垒层。
具体地，外延基片自下而上可以依次包括蓝宝石衬底、GaN缓冲层、AlGaN势垒层。
在本实施例中，获取的外延基片还可以包含成核层和插入层，其中，成核层位于蓝宝石衬底和GaN缓冲层之间，插入层位于GaN缓冲层和AlGaN势垒层之间。
步骤2：在所述势垒层上制作源电极和漏电极。
(2a)在所述外延基片的表面涂胶并甩胶，得到光刻胶掩膜；
(2b)对所述外延基片进行烘干，并通过光刻和显影技术形成第一掩膜层；
(2c)在所述第一掩膜层表面蒸发第一金属层，以得到源、漏极金属；
(2d)利用剥离工艺去除所述第一掩膜层以及所述第一金属层，并进行快速退火，以在所述势垒层上形成源电极和漏电极。
在本实施例中，第一掩膜层即为源、漏区域掩膜图形，第一金属层即为源、漏极金属层。
步骤3：对所述外延基片进行台面刻蚀，以在所述势垒层上形成隔离台面。
(3a)在在步骤2所得的样品表面涂胶，并甩胶后得到光刻胶掩膜；
(3b)对所述样品进行烘干，并通过光刻和显影形成台面区域掩膜图形；
(3c)对做好掩膜的样品进行刻蚀，以在所述势垒层上形成隔离台面。
步骤4：对所述势垒层进行氟离子注入以形成若干氟掺杂区；其中，所述氟掺杂区位于所述源电极和所述漏电极之间。
请参见图5，图5是本发明实施例提供的另一种高线性HEMT器件制备方法流程图，在本发明的一个实施例中，步骤4可以包括：
(4a)在所述势垒层上光刻第一个氟注入区域，
(4b)对所述第一个氟注入区域进行氟离子注入以形成第一个氟掺杂区，其中，所述第一个氟掺杂区的氟离子浓度为n1；
(4c)在所述势垒层上光刻第i个氟注入区域，并分别进行氟离子注入以形成第i个氟掺杂区，其中，所述第i个氟掺杂区的氟离子浓度为ni，ni-1＜ni或者ni-1＞ni，其中，2≤i≤m，i、m均为正整数。
具体地，本实施例采用氟基反应等离子体刻蚀工艺进行氟离子注入，其中，反应气体为CF4等离子体，功率为60～200W，刻蚀时间为50～300s。功率越高，时间越长，则注入浓度越高。
在本实施例中，由于m个氟掺杂区的氟离子浓度是从一端向另一端递增或者递减的，在具体制备过程中，需要先形成氟注入区域并进行氟离子注入，以此类推，直至形成m个氟离子浓度从一端向另一端递增的一系列氟掺杂区。
在本发明的另一个实施例中，步骤4还可以包括：
(41)在所述势垒层上光刻第一个氟注入区域和第m个氟注入区域；
(42)对所述第一个氟注入区域和所述第m个氟注入区域进行氟离子注入以形成第一个氟掺杂区和第m个氟掺杂区，其中，所述第一个氟掺杂区的氟离子浓度n1和所述第m个氟掺杂区的氟离子浓度nm相等；
(43)在所述势垒层上光刻第1+j个氟注入区域和第m-j个氟注入区，并分别进行氟离子注入以形成第1+j个氟掺杂区和第m-j个氟掺杂区，其中，所述第1+j个氟掺杂区的氟离子浓度n1+j和所述第m-j个氟掺杂区的氟离子浓度nm-j相等，且满足nj＜n1+j或者nj＞n1+j，其中，
在本实施例中，由于m个氟掺杂区的氟离子浓度是从两端向中间递增或者递减的，因此，可以同时形成两个氟离子浓度相同的氟注入区域，并进行氟离子注入，然后在制备下一组浓度相同的氟掺杂区，以此类推，直至形成m个氟离子浓度由两端到中间逐渐增加或者减少的一系列氟掺杂区。
进一步地，为了激活注入的氟离子，可以在步骤4进行氟离子注入之后立刻进行后退火，其中，退火温度在340℃以上，时间在10min以上。本发明提供的流程中退火在制成栅电极后进行，实际也可在氟注入后
步骤5：在所述氟掺杂区上面制作栅电极，以完成高线性HEMT器件的制备。
(5a)在步骤4所得的样品表面涂胶并甩胶，得到光刻胶掩膜；
(5b)对所述样品进行烘干，并通过光刻和显影技术形成第二掩膜层；
(5b)在所述第二掩膜层表面蒸发第二金属层，以得到栅极金属；
(5c)利用剥离工艺去除所述第二掩膜层以及所述第二金属层，并进行快速退火，得到栅电极，以完成器件制备。
在本实施例中，第二掩膜层即为栅区域掩膜图形，第二金属层即为栅极金属层。
进一步地，为了激活注入的氟离子，步骤(5c)中的退火工艺也可以在步骤4进行氟离子注入之后进行，其中，退火温度在340℃以上，时间在10min以上。
可选的，本实施例中步骤1获取的外延基片还可以包括设置于势垒层之上的盖帽层，然后再制作源漏电极以及后面工艺的制程。
本实施例提供的高线性HEMT器件工艺简单、兼容性好、便于器件制备与工艺调节，且引入的附加效应小，具有更高的可行性和重复性；同时，因通过氟注入对器件转移曲线进行调整的研究在过往增强型器件的研究中已有大量数据，可直接参考相关研究成果，各分立器件参数易于获取，工艺流程易于控制。
实施例三
下面以制备氟注入浓度由一端向另一端递增的HEMT器件为例来对本发明的制备方法进行详细说明。
请参见图6a～6f，图6a～6f是本发明实施例提供的高线性HEMT器件制备方法示意图，具体包括：
S1：获取含有蓝宝石衬底10、GaN缓冲层20以及AlGaN势垒层30的样片，并对样片进行清洗，如图6a所示；
S2：在AlGaN势垒层30上制作源级41、漏极43，如图6b所示；
具体地，在S1所得样品表面涂胶并甩胶，得到光刻胶掩膜；并进行烘干，然后通过光刻和显影技术形成源、漏区域掩膜图形；
在做好掩膜的样品表面蒸发得到源、漏极金属；
利用剥离工艺去除掩膜层及金属层，并进行快速退火，得到源电极41和漏电极43。
S3：对样品进行台面刻蚀，以在所述势垒层30上形成隔离台面；
具体地，在步骤S2所得的样品表面涂胶，甩胶后得到光刻胶掩膜，经烘干后通过光刻和显影形成台面区域掩膜图形；
对做好掩膜的样品进行刻蚀，得到隔离台面。
S4：在AlGaN势垒层30中分次、分区域注入不同浓度的氟离子，以形成m个氟离子浓度不同的氟掺杂区。
具体地，在AlGaN势垒层30的栅极区域上光刻第一个氟注入区域F1：首先在步骤S3所得样品表面涂胶并甩胶，得到光刻胶掩膜，然后进行烘干，并通过光刻和显影形成栅下第一氟注入区域F1图形；如图6c所示；
利用氟基反应等离子体刻蚀工艺对做第一氟注入区域F1进行氟注入，其中，反应气体为CF4等离子体，功率为60～200W，刻蚀时间为50～300s使得区域F1内氟离子浓度为n1。
参照上述过程，分别光刻栅下氟注入区域F2、F3、……、Fm，并对其分别进行氟注入，其氟离子浓度分别为n2、n3、……、nm，其中，n1<n2<……<nm-1<nm，如图6d所示，最终得到氟离子浓度从一端向另一端递增的一系列氟掺杂区，如图6e所示。
对整个样品进行退火处理以激活氟离子，其中，退火温度在340℃以上，时间在10min以上。
S5：在源电极41和漏电极43间的势垒层30上与氟掺杂区对应的区域制作栅电极42，如图6f所示。
具体地，在步骤S4所得样品上涂胶并甩胶，得到光刻胶掩膜，并进行烘干，然后通过光刻和显影技术形成栅电极区域掩膜图形；
在做好掩膜的样品表面蒸发栅极金属；
利用剥离工艺去除掩膜层及金属层，得到栅电极40，以完成器件制备。
实施例四
在上述实施例三的基础上，下面以制备氟注入浓度由两端到中间逐渐增加的HEMT器件为例进行说明，具体包括以下步骤：
步骤获取含有蓝宝石衬底10、GaN缓冲层20以及AlGaN势垒层30的样片，并对样片进行清洗；
步骤A：获取含有蓝宝石衬底10、GaN缓冲层20以及AlGaN势垒层30的样片，并对样片进行清洗；
步骤B：在AlGaN势垒层30上制作源级41、漏极43；
步骤C：对样品进行台面刻蚀，以在所述势垒层30上形成隔离台面；
在本实施例中，步骤A～C与实施例三的步骤S1～S3相同，在此不再赘述。
步骤D：在AlGaN势垒层30中分次、分区域注入不同浓度的氟离子，以形成m个氟离子浓度不同的氟掺杂区。
本实施例的氟注入浓度是由两端到中间逐渐增加的。请参见图7a～7b，图7a～7b是本发明实施例提供的一种氟注入工艺的方法示意图。
首先，在AlGaN势垒层30的栅极区域上光刻第一组氟注入区域F1和Fm：
具体地，在步骤C所得样品表面涂胶并甩胶，得到光刻胶掩膜，然后经烘干后通过光刻和显影形成栅下第一组氟注入区域F1和Fm的图形；如图7a所示；
利用氟基反应等离子体刻蚀工艺对第一组氟注入区域进行氟注入，使得区域F1、Fm内氟离子浓度为均为n1；
参照上述过程，分别光刻栅下第二组氟注入区域F2和Fm-1并进行氟离子注入，得到氟离子浓度为n2的氟掺杂区F2和Fm-1，以此类推。其中，n1<n2<n3<……，如图7b所示；
最终，在势垒层30中形成氟离子浓度由两端到中间逐渐增加的一系列氟掺杂区。
步骤E：在源电极41和漏电极43间的势垒层30上与氟掺杂区对应的区域制作栅电极42，具体步骤与上述实施例三的步骤S5相同，在此不再赘述。
本发明提供的高线性HEMT器件制备方法在实际中，工艺流程可能与上述流程不同，如台面隔离和源、漏电极制备的顺序可以互换等。此外，器件结构中也可能包括成核层、插入层、盖帽层以及钝化层等优化结构。无论具体实现方式如何，所有基于本发明所提出的器件结构所进行的结构、方法或功能上的变换均应包含在本发明的保护范围内。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种高线性HEMT器件，其特征在于，自下而上依次包括：衬底层(10)、缓冲层(20)、势垒层(30)以及金属电极层(40)，所述金属电极层(40)从左至右依次包括源电极(41)、栅电极(42)以及漏电极(43)；其中，所述势垒层(30)包括依次均匀排列的若干氟掺杂区(F1～Fm)，m为正整数且m≥2。
2.根据权利要求1所述的高线性HEMT器件，其特征在于，所述氟掺杂区(F1～Fm)位于所述栅电极(42)下方并沿栅宽方向排列。
3.根据权利要求1所述的高线性HEMT器件，其特征在于，所述氟掺杂区(F1～Fm)的氟离子浓度从所述氟掺杂区F1至所述氟掺杂区Fm依次递增或者递减。
4.根据权利要求1所述的高线性HEMT器件，其特征在于，所述氟掺杂区(F1～Fm)的氟离子浓度从所述氟掺杂区F1和所述氟掺杂区Fm依次向中间递增或者递减。
5.根据权利要求1所述的高线性HEMT器件，其特征在于，还包括成核层、插入层、盖帽层以及钝化层中的至少一层；其中，
所述成核层设置于所述衬底层(10)和所述缓冲层(20)之间；
所述插入层设置于所述缓冲层(20)和所述势垒层(30)之间；
所述盖帽层设置于所述势垒层(30)与所述金属电极层(40)之间；
所述钝化层设置于所述势垒层(30)上方各电极之间的区域。
6.一种高线性HEMT器件的制备方法，其特征在于，包括：
步骤1：获取外延基片并进行清洗；其中，所述外延基片包括势垒层；
步骤2：在所述势垒层上制作源电极和漏电极；
步骤3：对所述外延基片进行台面刻蚀，以在所述势垒层上形成隔离台面；
步骤4：对所述势垒层进行氟离子注入以形成若干氟掺杂区；其中，所述氟掺杂区位于所述源电极和所述漏电极之间；
步骤5：在所述氟掺杂区上面制作栅电极，以完成高线性HEMT器件的制备。
7.根据权利要求6所述的制备方法，其特征在于，步骤2包括：
(2a)在所述外延基片的表面涂胶并甩胶，得到光刻胶掩膜；
(2b)对所述外延基片进行烘干，并通过光刻和显影技术形成第一掩膜层；
(2c)在所述第一掩膜层表面蒸发第一金属层，以得到源、漏极金属；
(2d)利用剥离工艺去除所述第一掩膜层以及所述第一金属层，并进行快速退火，以在所述势垒层上形成源电极和漏电极。
8.根据权利要求6所述的制备方法，其特征在于，步骤4包括：
(4a)在所述势垒层上光刻第一个氟注入区域；
(4b)对所述第一个氟注入区域进行氟离子注入以形成第一个氟掺杂区，其中，所述第一个氟掺杂区的氟离子浓度为n1；
(4c)在所述势垒层上光刻第i个氟注入区域，并分别进行氟离子注入以形成第i个氟掺杂区，其中，所述第i个氟掺杂区的氟离子浓度为ni，且满足ni-1＜ni或者ni-1＞ni，其中，2≤i≤m，i、m均为正整数。
9.根据权利要求6所述的制备方法，其特征在于，步骤4包括：
(41)在所述势垒层上光刻第一个氟注入区域和第m个氟注入区域；
(42)对所述第一个氟注入区域和所述第m个氟注入区域进行氟离子注入以形成第一个氟掺杂区和第m个氟掺杂区，其中，所述第一个氟掺杂区的氟离子浓度n1和所述第m个氟掺杂区的氟离子浓度nm相等；
(43)在所述势垒层上光刻第1+j个氟注入区域和第m-j个氟注入区，并分别进行氟离子注入以形成第1+j个氟掺杂区和第m-j个氟掺杂区，其中，所述第1+j个氟掺杂区的氟离子浓度n1+j和所述第m-j个氟掺杂区的氟离子浓度nm-j相等，且满足nj＜n1+j或者nj＞n1+j，其中，
10.根据权利要求6所述的制备方法，其特征在于，步骤5包括：
(5a)在步骤4所得的样品表面涂胶并甩胶，得到光刻胶掩膜；
(5b)对所述样品进行烘干，并通过光刻和显影技术形成第二掩膜层；
(5b)在所述第二掩膜层表面蒸发第二金属层，以得到栅极金属；
(5c)利用剥离工艺去除所述第二掩膜层以及所述第二金属层，并进行快速退火，得到栅电极，以完成器件制备。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010402529.1A CN111668303A (zh) | 2020-05-13 | 2020-05-13 | 一种高线性hemt器件及其制备方法 |
| PCT/CN2021/082805 WO2021227673A1 (zh) | 2020-05-13 | 2021-03-24 | 一种高线性hemt器件及其制备方法 |
| US17/355,644 US20210359121A1 (en) | 2020-05-13 | 2021-06-23 | High linearity hemt device and preparation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010402529.1A CN111668303A (zh) | 2020-05-13 | 2020-05-13 | 一种高线性hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111668303A true CN111668303A (zh) | 2020-09-15 |
Family
ID=72383573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010402529.1A Pending CN111668303A (zh) | 2020-05-13 | 2020-05-13 | 一种高线性hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668303A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257890A (zh) * | 2021-04-21 | 2021-08-13 | 厦门市三安集成电路有限公司 | 一种高线性度氮化镓射频器件及其制作方法 |
| WO2021227673A1 (zh) * | 2020-05-13 | 2021-11-18 | 西安电子科技大学 | 一种高线性hemt器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070224710A1 (en) * | 2005-11-15 | 2007-09-27 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
| CN105895686A (zh) * | 2016-01-21 | 2016-08-24 | 苏州能讯高能半导体有限公司 | 高电子迁移率晶体管器件及其制造方法 |
-
2020
- 2020-05-13 CN CN202010402529.1A patent/CN111668303A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070224710A1 (en) * | 2005-11-15 | 2007-09-27 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
| CN105895686A (zh) * | 2016-01-21 | 2016-08-24 | 苏州能讯高能半导体有限公司 | 高电子迁移率晶体管器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021227673A1 (zh) * | 2020-05-13 | 2021-11-18 | 西安电子科技大学 | 一种高线性hemt器件及其制备方法 |
| CN113257890A (zh) * | 2021-04-21 | 2021-08-13 | 厦门市三安集成电路有限公司 | 一种高线性度氮化镓射频器件及其制作方法 |
| CN113257890B (zh) * | 2021-04-21 | 2022-07-22 | 厦门市三安集成电路有限公司 | 一种高线性度氮化镓射频器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ajayan et al. | Challenges in material processing and reliability issues in AlGaN/GaN HEMTs on silicon wafers for future RF power electronics & switching applications: A critical review | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
| CN113193038B (zh) | p型沟道的III-V族材料异质结构和HEMT器件及制备方法 | |
| CN111668303A (zh) | 一种高线性hemt器件及其制备方法 | |
| CN113594226B (zh) | 一种基于平面纳米线沟道的高线性hemt器件及制备方法 | |
| KR100329251B1 (ko) | 반도체소자및그제조방법 | |
| JP2009517883A (ja) | 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 | |
| CN107154426A (zh) | 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法 | |
| WO2020052204A1 (zh) | 一种基于电荷分部调制的高线性毫米波器件 | |
| CN111933708B (zh) | 一种氮化镓mis-hemt钝化设计及其制备方法 | |
| CN111668305A (zh) | 一种高线性mis-hemt器件及其制备方法 | |
| US20170278960A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111668304A (zh) | 一种高线性mis-hemt器件及其制备方法 | |
| CN113937155B (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 | |
| JPH10178024A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| CN116072714A (zh) | 集成式栅电极结构的hemt器件及其制备方法 | |
| CN102290434A (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN110808212B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| WO2021227673A1 (zh) | 一种高线性hemt器件及其制备方法 | |
| US20210359121A1 (en) | High linearity hemt device and preparation method thereof | |
| CN114303247A (zh) | 具有场板的场效应晶体管 | |
| CN112133757B (zh) | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 | |
| US20080197382A1 (en) | Metal-semiconductor field effect transistors (MESFETs) having self-aligned structures and methods of fabricating the same | |
| JPS62169483A (ja) | シヨツトキゲ−ト電界効果トランジスタの構造及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200915 |