CN114303247A - 具有场板的场效应晶体管 - Google Patents
具有场板的场效应晶体管 Download PDFInfo
- Publication number
- CN114303247A CN114303247A CN202080057609.6A CN202080057609A CN114303247A CN 114303247 A CN114303247 A CN 114303247A CN 202080057609 A CN202080057609 A CN 202080057609A CN 114303247 A CN114303247 A CN 114303247A
- Authority
- CN
- China
- Prior art keywords
- drain
- gate
- dielectric layer
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 230000005684 electric field Effects 0.000 claims abstract description 43
- 238000007493 shaping process Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 33
- 238000009826 distribution Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000006185 dispersion Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
场效应晶体管，其具有用于在栅极(22)和漏极(20)之间的区域中塑造电场的场板结构，所述场板结构具有：设置在栅极上以及栅极和漏极之间的区域中的半导体的表面上的电介质层(24)；以及设置在电介质层的部分中的电荷(41)，所述电荷的一部分设置在栅极上表面上的电介质层中，所述电荷的另一部分从栅极的上表面延伸到栅极和漏极之间的区域中；并且其中所述电荷仅仅产生电场。
Description
技术领域
本公开大体涉及场效应晶体管，特别是涉及具有场板结构的场效应晶体管。
背景技术
如本领域所知，基于氮化镓的场效应晶体管(FET)器件能够在比基于砷化镓或硅的前一代器件高得多的电压下工作。因此，射频氮化镓器件可以实现更高的输出功率和相当大的功率附加效率。然而，基于氮化镓的器件在高电压下工作时仍然表现出一些挑战。在射频周期的非状态部分(漏极到栅极的电压达到最大值)，位于栅极的漏极边缘处的电场最大值达到一个极端水平，该极端水平通常与氮化镓的击穿场强相同(～3MV/cm)。这个峰值电场有几个负面的后果。首先，通过栅极的载流子注入因大电场而大大增强，从而导致过度漏电，而这又会导致器件的过早击穿和/或灾难性的器件失效。第二，缓冲器中的表面状态或陷阱的场增强诱捕可能导致大量的直流/射频分散。直流/射频分散的特点是"电流崩溃"(与直流相比，在射频操作下的最大电流密度减少)和"膝跳"(与直流相比，在射频操作下晶体管的导通电阻增加)的结合。这些有害的电场诱导效应抵消了通过横向扩展晶体管(更小的源-漏间距)或增加其工作电压来进一步提高输出功率或高频性能的努力。
用电介质(通常是氮化硅)进行表面钝化，有助于缓解低至中等电压(通常<25V，取决于器件的几何形状)操作下的直流/射频分散。然而，在较高的电压下，仍然会遇到器件击穿和直流/射频分散的困难。场板已经在氮化镓器件中被开发出来，以塑造电场并降低其峰值。由连接到栅极(栅极连接场板)或源极(源极连接场板)的薄膜金属制成的场板结构不仅有助于减少直流/射频分散，还有助于减少漏电和提高击穿电压。这些性能的改善是可能的，因为场板的几何结构是为了更好地分配栅极和漏极之间的电压降从而减少器件中的峰值电场而设计的。最大限度地减少器件中的峰值电场可以减少漏电，减少直流/射频分散，并提高击穿电压。由于这些原因，场板特征在设计在更高电压下工作并提供特殊输出功率和效率的射频氮化镓器件方面至关重要。
然而，传统的薄膜金属场板引入了大量的制造困难，其中包括缺陷的产生(来自光刻、金属沉积和金属剥离过程)、场板本身的金属台阶覆盖不良、由于金属剥离过程而导致的尺寸控制不良以及可能影响后续加工的附加形貌。除了制造上的困难外，传统的场板还增加了寄生的栅极和漏极电容，而这又限制了晶体管的增益和最大工作频率。
发明内容
根据本公开，提供了一种场效应晶体管结构，其包括用于在栅极和漏极之间的区域中塑造(形成，成形)电场的场板结构，这种场板结构包括：设置在栅极上以及栅极和漏极之间区域的半导体表面上的电介质层；以及设置在电介质层的部分中的电荷，这种电荷仅仅(单独)产生电场。
在一个实施例中，提供了一种场效应晶体管结构，其包括用于在栅极和漏极之间的区域中塑造电场的场板结构，这种场板结构包括：设置在栅极上以及栅极和漏极之间的区域中的半导体表面上的电介质层；以及设置在电介质层的部分中的离子植入电荷。
在一个实施例中，提供了一种场效应晶体管结构，其包括：半导体，该半导体具有与该半导体的表面的相应部分接触的源极、漏极和栅极；用于在栅极和漏极之间的区域中塑造电场的场板结构，该场板结构包括：在栅极和漏极之间的区域上位于半导体表面上的电介质层；以及固定不动的电荷，该电荷具有预定分布，并且设置在栅极和漏极之间的区域上的电介质层中。
在一个实施例中，固定不动的电荷仅使场板结构能够在栅极和漏极之间的区域中塑造电场。
在一个实施例中，电荷与源极和漏极电隔离(电气隔离)。
在一个实施例中，提供了一种用于形成场效应晶体管的方法，其包括：提供半导体结构，该半导体结构具有与该半导体结构的表面的相应部分接触的源极、漏极和栅极；形成场板，其包括：提供电介质层，该电介质层在源极和漏极之间的区域中设置在半导体的表面上，该电介质层延伸越过栅极；以及从半导体结构外部的源将电荷沉积设置在电介质层的部分中，该电荷的一部分设置在半导体结构的上表面上的电介质层中，该电荷在栅极和漏极之间的区域上延伸。
在一个实施例中，电荷以预定分布沉积到电介质层中。
在一个实施例中，提供了一种场效应晶体管，其包括：半导体，该半导体具有与该半导体的表面的相应部分接触的源极、漏极和栅极；场板，该场板包括：在源极和漏极之间的区域中设置在该半导体的表面上的电介质层，电荷以预定分布设置在该电介质层的部分中。
在一个实施例中，提供了一种场效应晶体管，其包括：半导体；与该半导体的表面的相应部分接触的源极、漏极和栅极；多个竖直堆叠的电介质层，该竖直堆叠的电介质层中的上层具有设置在其部分中的固定不动的电荷以提供场板结构，该固定不动的电荷仅仅(单独)使场板结构在该晶体管的栅极和漏极之间的区域中塑造电场，并且其中该电荷仅仅(单独)修改该晶体管的栅极和漏极之间区域中的电场。
在一个实施例中，提供了一种用于形成场效应晶体管的方法，其包括：提供半导体结构，该半导体结构具有与该半导体的表面的相应部分接触的源极、漏极和栅极；提供在栅极和漏极之间的区域上设置在半导体的表面上的电介质层；以及将来自半导体结构外部的源的设置在电介质层的部分中的电离子沉积到栅极和漏极之间的电介质层中。
在一个实施例中，具有更合适的材料特性的第二电介质可选择性地或非选择性地设置在上述结构上。该第二电介质将延伸越过栅极；以及固定不动的电荷被设置在电介质层的部分中，该电荷的一部分设置在栅极上表面上的电介质层中，该电荷的另一部分设置在从栅极上表面延伸至栅极和漏极之间位置的区域中的电介质层中。
通过这样的布置，电介质层中的电荷有效地替代了传统的薄膜金属场板。带电的电介质区域作为自偏压场板，可以产生电场来改变晶体管中的电场分布，并减少最大电场值。这种类型的场板消除了与传统薄膜金属场板相关的制造和产量困难。在这些实施例中所述的将电荷引入电介质中是通过离子植入来完成的。这个过程涉及到从源(离子源)通过电场加速离子进入样品，在这种情况下，我们的电介质改变其物理、化学和/或电性能。这是一个通常用于半导体器件制造的过程。离子植入的剂量和分布可以调整，以适应击穿的要求，并实现所需的电场塑造。离子植入的种类和植入技术可以被选择以适应击穿要求和极性。离子植入提供了非常简化的处理方法，以实现类似的电场降低。
在另一个实施例中，离子植入图案可以被创建，以使其架空图像将对植入电介质中的剂量进行分级，以有效地倾斜或歪斜场板，以实现所需的电场轮廓。
本公开的一个或多个实施例的细节在附图和下文的描述中列出。从描述和附图以及权利要求书中可以看出本公开的其他特征、目的和优点。
附图说明
图1A-1B至4A-4B是具有根据本公开的场板结构的场效应晶体管在其制造的各个阶段的平面和横截面示意图，该横截面分别沿着线1B-1B至4B-4B截取；
图4B'是具有根据本公开的备选实施例的场板结构的场效应晶体管的横截面示意图；
图5是具有根据图1A-1B至4A-4B制造的根据本公开的场板结构并配置为共源放大器的场效应晶体管的横截面示意图；
图6A是适合用于制造图4A和4B所示场效应晶体管的离子植入掩模的备选实施例的平面图；
图6B是图6A的离子植入掩模的横截面图，该横截面沿着图6A中的线6B-6B截取；
图7A是适合用于制造图4A和4B所示场效应晶体管的离子植入掩模的备选实施例的平面图；以及
图7B是图7A的离子植入掩模的横截面图，该横截面沿着图7A中的线7B-7B截取。
各图中的相同附图标记表示相同元素。
具体实施方式
现在参考图1A和图1B，图中示出了台面结构10，该台面结构10具有：衬底12，该衬底12在此处例如是半导体衬底，例如砷化镓(GaAs)、氮化镓(GaN)、硅(Si)、氧化镓(Ga2O3)或碳化硅(SiC)；位于该衬底12上的氮化镓(GaN)缓冲层14；以及铝镓氮(AlGaN)层16，该铝镓氮层16位于GaN层14上并与GaN层14形成异质结。源极电极18和漏极电极20与AlGaN层16处于欧姆接触，设置在源极电极18和漏极电极20之间的栅极电极22在此处与AlGaN层16处于肖特基(Schottky)接触，该栅极电极用于控制源极电极18和漏极电极20之间的通过由异质结形成的二维电子气体(2DEG)通道(沟道)的载流子的流动。
现在参考图2A和图2B，例如通过等离子体增强化学气相沉积(PECVD)、低压化学气相沉积等方法在结构的表面上形成电介质材料层(在此处例如为氮化硅(SiNx)、SiO2、Al2O3或Ta2O5)，并使用常规光刻和蚀刻工艺对其进行图案化，以便在表面上形成电介质层24，如图2B所示。该层24从漏极电极20的一部分延伸，并且延伸越过AlGaN层16在漏极电极20和栅极电极22之间的表面，越过栅极电极22的顶部和侧面，然后越过AlGaN层16在栅极电极22和源极电极18之间的表面，然后延伸到源极电极18的一部分上，如图所示。应该注意的是，如果电介质层24的质量不够好，那么可以在电介质层24上沉积第二电介质层24'，以达到下面将结合图4B'进行描述的目的。
继续参考图3A和图3B，如图所示，在结构的上表面上设置了其中具有窗口30的掩模28。来自半导体结构10外部的源29(此处，源29是离子植入器)的离子41(此处，用符号(-)表示负电荷)通过离子植入而植入到电介质层24的被窗口30暴露的部分中。此处，(离子41)沿着平行于电介质层24的表面的方向具有均匀分布，并在电介质层24的深度中具有预定分布；此处，例如为在进入电介质层24的上表面的预定深度处具有峰值的高斯(Gaussian)分布。更特别地，利用适当种类的离子植入(重离子以减少后续处理步骤中的扩散)、电荷(n沟道晶体管为负，p沟道晶体管为正)、能量(低能量以在电介质层24中创建浅层)和剂量(足够的剂量以创建自偏压场板的正确电动势)将离子沉积到漏极和栅极之间的区域。这种电荷(离子)是利用掩模28(此处是光刻技术限定的掩模)沉积的，以便将植入区域限制到漏极20和栅极22之间的区域，而不会使植入区域延伸到栅极22和源极18之间的区域，以消除任何可能增加的寄生栅极到源极的电容。
窗口30不必仅仅是简单的开放窗口以将电荷均匀地沉积到层24中，而是可以被修改以定制电荷(离子)分布以及所产生的半导体场，例如如图6A和图6B以及图7A和图7B中分别为掩模28'和28"所示的一系列(点画)的点30'或条30"，以创建类似衍射的光栅图案以定制电荷分布以及所产生的半导体场。例如，孔洞30'和30"可以根据尺寸和间距布置，以提供分级(逐级)的电荷分布。因此，电荷41被非均匀地沉积到电介质层24中。因此，掩模28'或28"提供了沿着电介质层24或24'的表面预定、非均匀的离子分布。
植入的正确离子应该是相对较大的(热扩散慢)，如负离子Sr-、Ba-、Ra-和Ca-或正离子Cs+，并且电稳定以便在预期的器件寿命中改变半导体场。正确的能量将有点低，以创建浅的、良好限定的片状电荷；例如，在10-40KeV的范围内。正确的剂量将通过模拟和实验来确定，并取决于掩模(掩蔽)方法(矩形或点画)；然而，该剂量将在1e13离子/平方厘米到1e15离子/平方厘米的范围内。
参考图4A和图4B，一旦离子41到位，并且光刻技术限定的掩模30被移除，半导体加工就完成了，其中离子电荷未被退火并留在原地，以便在栅极到漏极的区域中分布电场。应该注意的是，场板结构41产生的电场完全由电介质层24中的电离子41提供。还应注意的是，以上关于离子植入所述的过程不是半导体掺杂，而是电荷植入，所产生的植入电荷41产生植入电介质场板。当对所产生的半导体器件施加操作偏压时，栅极电极的漏极侧的峰值电场比在没有植入离子的情况下制造的器件要小。由此，该器件现在能够在更高的电压下工作，而其峰值电场不会超过过度或临界值。
现在参考图5，图4A和图4B所示的场效应晶体管40的结构具有形成在衬底12的底部的地平面导体42。源极电极18通过导电孔44连接至地平面导体42。漏极电极20通过电阻R连接至正电压源+V，栅极电极22连接至RF(射频)输入信号，如图所示，以形成共源放大器48。需要注意的是，此处，离子植入区域在栅极电极22的一部分上朝向漏极电极20延伸；需要注意的是，离子植入区域并没有一直延伸到漏极电极20。需要注意的是，退火处理并未进行以中和电介质中的离子的电荷，从而使得它们在电介质中的浮动配置中保持带电。值得注意的是，在这个普通源晶体管的例子中，离子植入区域只定位在栅极和漏极之间的区域中，以防止源极电极侧电容增加。
示例：
单电介质结构图4B：
电介质层24厚度：60至150nm
电荷以高斯状分布被植入至最大深度：层24中30至50nm
植入电荷峰值深度：进入层24的上表面中5至20nm
双电介质结构图4B'：
电介质层24'厚度：45至150nm
出于植入场板以外的器件原因(例如器件钝化)，电介质层24将比双电介质配置中的层24'薄
电荷以高斯状分布层被植入至最大深度：层24'中30至50nm
植入电荷的峰值深度：进入层24'的上表面中5至20nm。
现在应该理解，根据本公开的场效应晶体管结构包括：半导体，该半导体具有与该半导体的表面的相应部分接触的源极、漏极和栅极；用于在栅极和漏极之间的区域中塑造(形成)电场的场板结构，该场板结构包括：在栅极和漏极之间的区域上位于半导体的表面上的电介质层；以及固定不动的电荷，该电荷具有预定分布，并被设置在栅极和漏极之间的区域上的电介质层中。该场效应晶体管可单独或以组合形式包括以下特征：其中固定不动的电荷仅使场板结构能够在栅极和漏极之间的区域中塑造电场；其中电荷与源极和漏极电隔离(电气隔离)；或其中固定不动的电荷仅使场板结构能够在栅极和漏极之间的区域塑造电场。
现在应该理解，根据本公开的用于形成场效应晶体管的方法包括：提供半导体结构，该半导体结构具有与该半导体结构的表面的相应部分接触的源极、漏极和栅极；形成场板，该形成场板包括：提供在源极和漏极之间的区域中设置在半导体表面上的电介质层，该电介质层延伸越过栅极；以及从半导体结构外部的源将电离子沉积设置在电介质层的部分中，该离子的一部分被设置在半导体结构的上表面上的电介质层中，该电荷在栅极和漏极之间的区域上延伸。该方法可包括以下特征，其中电荷以预定分布沉积到电介质层中。
现在还应该理解，根据本公开的场效应晶体管包括：半导体，该半导体具有与该半导体的表面的相应部分接触的源极、漏极和栅极；以及场板，该场板包括：在源极和漏极之间的区域中设置在该半导体的表面上的电介质层，电荷以预定分布设置在该电介质层的部分中。
现在还应该理解，根据本公开的场效应晶体管包括：半导体，该半导体具有与该半导体的表面的相应部分接触的源极、漏极和栅极；多个竖直堆叠的电介质层，该竖直堆叠的电介质层中的上层具有设置在其部分中的固定不动的电荷以提供场板结构，该固定不动的电荷仅使得场板结构在该晶体管的场板结构的栅极和漏极之间的区域中塑造电场，并且其中该电荷仅仅(单独)修改设置在该半导体的表面上的、晶体管中的源极和漏极之间区域中的电场。
现在还应该理解，根据本公开的用于形成场效应晶体管的方法包括：提供半导体结构，该半导体结构具有与该半导体的表面的相应部分接触的源极、漏极和栅极；提供电介质层，该电介质层在栅极和漏极之间的区域中设置在半导体的表面上；以及将电离子沉积在栅极和漏极之间的电介质层的部分中。该方法可单独地或以组合形式包括以下特征：其中具有电离子的电介质层与源极和漏极电隔离，或其中电离子在电介质层中具有预定分布。
现在还应该理解，一种场效应晶体管，其具有用于在栅极和漏极之间的区域中塑造电场的场板结构，根据本公开的这种场板结构包括：设置在栅极和漏极之间的区域上的电介质层；以及设置在电介质层的部分中的电荷，并且其中该电荷仅仅(单独)产生电场。
现在还应该理解，根据本公开的场效应晶体管结构包括：用于在栅极和漏极之间的区域中产生电场的场板结构，该场板结构包括：设置在栅极上以及栅极和漏极之间的区域中的半导体表面上的电介质层；以及设置在电介质层的部分中的离子植入电荷。
已经描述了本公开的一些实施例。然而，可以理解的是，在不背离本公开的精神和范围的情况下，可以进行各种修改。因此，其他实施例也在以下权利要求的范围内。
Claims (13)
1.场效应晶体管结构，其包括：
半导体，所述半导体具有与所述半导体的表面的相应部分接触的源极、漏极和栅极；
用于在所述栅极和所述漏极之间的区域中塑造电场的场板结构，所述场板结构包括：
在所述栅极和所述漏极之间的区域上位于所述半导体的表面上的电介质层；
固定不动的电荷，所述电荷具有预定分布并被设置在所述栅极和所述漏极之间的区域上的所述电介质层中。
2.根据权利要求1所述的场效应晶体管结构，其中，所述固定不动的电荷仅仅使所述场板结构能够在所述栅极和所述漏极之间的区域中塑造电场。
3.根据权利要求1所述的场效应晶体管结构，其中，所述电荷与所述源极和所述漏极电隔离。
4.根据权利要求3所述的场效应晶体管结构，其中，所述固定不动的电荷仅仅使所述场板结构能够在所述栅极和所述漏极之间的区域中塑造电场。
5.用于形成场效应晶体管的方法，其包括：
提供半导体结构，所述半导体结构具有与所述半导体结构的表面的相应部分接触的源极、漏极和栅极；
形成场板，其包括：
提供电介质层，所述电介质层在所述源极和所述漏极之间的区域中设置在所述半导体的表面上，所述电介质层延伸越过所述栅极；
从所述半导体结构外部的源将电离子沉积设置在所述电介质层的部分中，所述离子的一部分被设置在所述半导体结构的上表面上的电介质层中，所述电荷在所述栅极和所述漏极之间的区域上延伸。
6.根据权利要求5所述的方法，其中，所述电荷以预定分布沉积到所述电介质层中。
7.场效应晶体管，其包括：
半导体，所述半导体具有与所述半导体的表面的相应部分接触的源极、漏极和栅极；
场板，所述场板包括：在所述源极和所述漏极之间的区域中设置在所述半导体的表面上的电介质层，电荷以预定分布设置在所述电介质层的部分中。
8.场效应晶体管，其包括：
半导体，所述半导体具有与所述半导体的表面的相应部分接触的源极、漏极和栅极；
多个竖直堆叠的电介质层，所述竖直堆叠的电介质层中的上层具有设置在其部分中的固定不动的电荷以提供场板结构，所述固定不动的电荷仅仅使所述场板结构在所述晶体管的场板结构的栅极和漏极之间的区域中塑造电场，以及
其中，所述电荷仅仅修改所述源极和所述漏极之间的区域中在所述半导体的表面上设置的晶体管中的电场。
9.用于形成场效应晶体管的方法，其包括：提供半导体结构，所述半导体结构具有与所述半导体的表面的相应部分接触的源极、漏极和栅极；提供电介质层，所述电介质层在所述栅极和所述漏极之间的区域中设置在所述半导体的表面上；以及在所述栅极和所述漏极之间的电介质层的部分中沉积电离子。
10.根据权利要求9所述的场效应晶体管，其中，其中具有电离子的电介质层与所述源极和所述漏极电隔离。
11.根据权利要求9所述的场效应晶体管，其中，所述电离子在所述电介质层中具有预定分布。
12.场效应晶体管，其具有用于在栅极和漏极之间的区域中塑造电场的场板结构，所述场板结构包括：设置在所述栅极和所述漏极之间的区域上的电介质层；以及设置在所述电介质层的部分中的电荷，并且其中所述电荷仅仅产生电场。
13.场效应晶体管结构，其包括：用于在栅极和漏极之间的区域中产生电场的场板结构，所述场板结构包括：设置在所述栅极上以及所述栅极和所述漏极之间的区域中的半导体的表面上的电介质层；以及设置在所述电介质层的部分中的离子植入电荷。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/671,438 | 2019-11-01 | ||
| US16/671,438 US11862691B2 (en) | 2019-11-01 | 2019-11-01 | Field effect transistor having field plate |
| PCT/US2020/048323 WO2021086484A1 (en) | 2019-11-01 | 2020-08-28 | Field effect transistor having field plate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114303247A true CN114303247A (zh) | 2022-04-08 |
Family
ID=72433056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080057609.6A Pending CN114303247A (zh) | 2019-11-01 | 2020-08-28 | 具有场板的场效应晶体管 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US11862691B2 (zh) |
| EP (1) | EP4052301A1 (zh) |
| JP (1) | JP7548676B2 (zh) |
| KR (1) | KR20220029723A (zh) |
| CN (1) | CN114303247A (zh) |
| AU (1) | AU2020375557B2 (zh) |
| IL (1) | IL290252A (zh) |
| TW (1) | TWI765342B (zh) |
| WO (1) | WO2021086484A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410285B (zh) * | 2021-08-04 | 2023-02-28 | 苏州汉骅半导体有限公司 | 半导体器件及其制备方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472722B1 (en) * | 2001-07-03 | 2002-10-29 | Industrial Technology Research Institute | Termination structure for high voltage devices |
| US7501669B2 (en) | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| US7550783B2 (en) | 2004-05-11 | 2009-06-23 | Cree, Inc. | Wide bandgap HEMTs with source connected field plates |
| US20050274985A1 (en) | 2004-05-26 | 2005-12-15 | Adlerstein Michael G | RF decoupled field plate for FETs |
| KR100782430B1 (ko) * | 2006-09-22 | 2007-12-05 | 한국과학기술원 | 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조 |
| US8866191B2 (en) * | 2007-02-22 | 2014-10-21 | Forschungsverbund Berlin E.V. | HEMT semiconductor component with field plates |
| DE102009006885B4 (de) | 2009-01-30 | 2011-09-22 | Advanced Micro Devices, Inc. | Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente |
| US20100264486A1 (en) | 2009-04-20 | 2010-10-21 | Texas Instruments Incorporated | Field plate trench mosfet transistor with graded dielectric liner thickness |
| JP5204184B2 (ja) | 2010-09-17 | 2013-06-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US8530978B1 (en) | 2011-12-06 | 2013-09-10 | Hrl Laboratories, Llc | High current high voltage GaN field effect transistors and method of fabricating same |
| US9425267B2 (en) | 2013-03-14 | 2016-08-23 | Freescale Semiconductor, Inc. | Transistor with charge enhanced field plate structure and method |
| US9704959B2 (en) * | 2013-05-21 | 2017-07-11 | Massachusetts Institute Of Technology | Enhancement-mode transistors with increased threshold voltage |
| JP6199147B2 (ja) * | 2013-10-02 | 2017-09-20 | トランスフォーム・ジャパン株式会社 | 電界効果型化合物半導体装置及びその製造方法 |
| US9590048B2 (en) * | 2013-10-31 | 2017-03-07 | Infineon Technologies Austria Ag | Electronic device |
| US9905658B2 (en) * | 2013-11-26 | 2018-02-27 | Nxp Usa, Inc. | Transistors with field plates resistant to field plate material migration and methods of their fabrication |
| US9653556B1 (en) | 2016-02-29 | 2017-05-16 | Toshiba Corporation | Field plate for high-voltage field effect transistors |
| JP2017157702A (ja) | 2016-03-02 | 2017-09-07 | 株式会社東芝 | 半導体装置 |
| JP2017163109A (ja) | 2016-03-11 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
| JP6567468B2 (ja) * | 2016-06-20 | 2019-08-28 | 株式会社東芝 | 半導体装置、電源回路、及び、コンピュータ |
| JP6640687B2 (ja) * | 2016-09-09 | 2020-02-05 | 株式会社東芝 | 半導体装置 |
| TWI607565B (zh) * | 2016-12-20 | 2017-12-01 | 新唐科技股份有限公司 | 半導體基底以及半導體元件 |
| US10720497B2 (en) | 2017-10-24 | 2020-07-21 | Raytheon Company | Transistor having low capacitance field plate structure |
| US11658217B2 (en) * | 2019-01-08 | 2023-05-23 | Intel Corporation | Transistors with ion- or fixed charge-based field plate structures |
-
2019
- 2019-11-01 US US16/671,438 patent/US11862691B2/en active Active
-
2020
- 2020-08-28 WO PCT/US2020/048323 patent/WO2021086484A1/en active Application Filing
- 2020-08-28 EP EP20768801.1A patent/EP4052301A1/en active Pending
- 2020-08-28 CN CN202080057609.6A patent/CN114303247A/zh active Pending
- 2020-08-28 JP JP2022525187A patent/JP7548676B2/ja active Active
- 2020-08-28 AU AU2020375557A patent/AU2020375557B2/en active Active
- 2020-08-28 KR KR1020227003546A patent/KR20220029723A/ko not_active Application Discontinuation
- 2020-09-10 TW TW109131130A patent/TWI765342B/zh active
-
2022
- 2022-01-31 IL IL290252A patent/IL290252A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TWI765342B (zh) | 2022-05-21 |
| IL290252A (en) | 2022-04-01 |
| WO2021086484A1 (en) | 2021-05-06 |
| AU2020375557A1 (en) | 2022-02-03 |
| AU2020375557B2 (en) | 2024-09-05 |
| EP4052301A1 (en) | 2022-09-07 |
| JP2023500261A (ja) | 2023-01-05 |
| TW202119638A (zh) | 2021-05-16 |
| KR20220029723A (ko) | 2022-03-08 |
| JP7548676B2 (ja) | 2024-09-10 |
| US11862691B2 (en) | 2024-01-02 |
| US20210134965A1 (en) | 2021-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6726710B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| US20120175680A1 (en) | Enhancement mode gallium nitride power devices | |
| KR101874468B1 (ko) | 스케일링이 가능한 게이트 길이를 갖는 고전자이동도 트랜지스터의 제조 방법 | |
| US20070096146A1 (en) | III-V power field effect transistors | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| TWI543368B (zh) | 氮化鎵裝置及積體電路中之隔離結構 | |
| CN210123733U (zh) | 半导体mos器件和功率放大器 | |
| CN118380466A (zh) | 一种常关型高电子迁移率晶体管及其制备方法 | |
| AU2020375557B2 (en) | Field effect transistor having field plate | |
| US11605731B2 (en) | Epitaxial structure of N-face group III nitride, active device, and gate protection device thereof | |
| US5877047A (en) | Lateral gate, vertical drift region transistor | |
| US20220165876A1 (en) | Semiconductor power devices having graded lateral doping and methods of forming such devices | |
| US4962050A (en) | GaAs FET manufacturing process employing channel confining layers | |
| EP3971991A1 (en) | Stacked gate mesfet/hemt transistor eliminating gate leakage current and providing normally off transistor | |
| KR20230000816A (ko) | 자기정렬된 n-p 접합 게이트로 구성된 GaN 전력반도체 소자 및 그 제조방법 | |
| TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 | |
| WO2021128355A1 (zh) | 横向扩散金属氧化物半导体晶体管及制造方法 | |
| US9991372B2 (en) | Device with channel having varying carrier concentration | |
| US11869982B2 (en) | Single sided channel mesa power junction field effect transistor | |
| US20230098516A1 (en) | Single sided channel mesa power junction field effect transistor | |
| US20230223468A1 (en) | Multi-finger high-electron mobility transistor | |
| US20230378750A1 (en) | Method and system for fin-based voltage clamp | |
| US8334576B2 (en) | High frequency MOS device and manufacturing process thereof | |
| JPS61267371A (ja) | シヨツトキ接合型電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |