JP5204184B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5204184B2
JP5204184B2 JP2010209363A JP2010209363A JP5204184B2 JP 5204184 B2 JP5204184 B2 JP 5204184B2 JP 2010209363 A JP2010209363 A JP 2010209363A JP 2010209363 A JP2010209363 A JP 2010209363A JP 5204184 B2 JP5204184 B2 JP 5204184B2
Authority
JP
Japan
Prior art keywords
resist
film
film thickness
manufacturing
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010209363A
Other languages
English (en)
Other versions
JP2012064861A (ja
Inventor
健 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010209363A priority Critical patent/JP5204184B2/ja
Priority to US13/225,790 priority patent/US8518810B2/en
Publication of JP2012064861A publication Critical patent/JP2012064861A/ja
Application granted granted Critical
Publication of JP5204184B2 publication Critical patent/JP5204184B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652Through-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
従来の半導体装置として、例えば固体撮像装置における転送レジスタは、電荷の転送方向に向かって深くなる不純物層が、列状に複数形成されたものである。これにより、効率よく電荷を転送することができるとともに、逆方向に向かって電荷が転送されることを抑制することができる。
このような不純物層は、場所によって光の透過率が異なるグレーティングマスクを用いて形成されることが知られている。すなわち、電荷の転送方向に向かって光の透過率が徐々に高くなるように制御されたグレーティングマスクを用いて、半導体基板上のレジスト層を露光する。次に、露光されたレジスト層を現像する。すると、電荷の転送方向に向かって膜厚が徐々に薄くなる部分を有するレジスト残膜が形成される。このレジスト残膜をマスクとして用いて半導体基板にイオンを注入すると、薄い部分の膜厚に対応して、電荷の転送方向に向かって徐々に深くなる不純物層が形成される。
しかし、この従来の固体撮像装置の製造方法では、レジスト残膜の薄い部分の膜厚が、所望の膜厚から大きく変動する問題がある。薄い部分の膜厚が変動すると、この膜厚の変動に応じて、形成される不純物層の深さも変動する。従って、所望の内部ポテンシャルを有する不純物層を安定して形成することができなかった。
このため、隣接する不純物層によって形成される内部ポテンシャルとの差(段差ポテンシャル)が変動し、電荷を蓄積するとともに、蓄積された電荷の逆流を抑制する効果を安定して得ることができず、電荷の転送効率が劣化し、製品特性を満足する固体撮像装置を形成することができなかった。
特開2009−170653号公報
本発明の実施形態は、この問題に鑑みてなされたものであり、レジスト残膜の膜厚にばらつきがあっても、所望の製品特性を満足することができる半導体装置の製造方法を提供することを目的とするものである。
本発明の実施形態に係る半導体装置の製造方法は、半導体基板上に、一様な膜厚のレジスト層を形成する工程と、電荷の転送方向に向かって透過率が変化する透過領域を複数有する露光用マスクを用いて、前記レジスト層を露光する工程と、露光された前記レジスト層を現像することにより、前記露光用マスクの透過率に応じて膜厚が変化する複数のレジスト残膜を形成する工程と、前記レジスト残膜を介して前記半導体基板に、イオン注入装置を用いてイオンを注入することにより、前記半導体基板内に、所定の基準ポテンシャルおよび段差ポテンシャルを有する内部ポテンシャルを形成する複数の不純物層を形成する工程と、を具備し、前記イオン注入装置の加速電圧およびドーズ量は、前記レジスト残膜の膜厚誤差による前記内部ポテンシャルの誤差が、許容範囲内となるような加速電圧、およびドーズ量であることを特徴とする方法である。
本実施形態に係る固体撮像装置の製造方法によって形成された水平転送レジスタの要部を示す上面図である。 図1の一点鎖線A−A´に沿って示す、水平転送レジスタの要部断面図である。 本実施形態に係る固体撮像装置の製造方法を説明するための、図2に相当する断面図であって、レジスト層を形成する工程を示す図である。 本実施形態に係る固体撮像装置の製造方法を説明するための、図2に相当する断面図であって、レジスト層を露光する工程を示す図である。 図4に示す工程において適用されるグレーティングマスクを示す上面図である。 本実施形態に係る固体撮像装置の製造方法を説明するための、図2に相当する断面図であって、レジスト残膜を形成する工程を示す図である。 本実施形態に係る固体撮像装置の製造方法を説明するための、図2に相当する断面図であって、不純物層を形成する工程を示す図である。 基準ポテンシャルおよび段差ポテンシャルを説明するための説明図である。 レジスト残膜の膜厚と、レジスト残膜を介してイオン注入することによって形成される不純物層の内部ポテンシャルとの第1の関係を示すグラフである。 イオンの加速電圧と、線形限界および貫通限界との関係を示すグラフである。 所望の基準ポテンシャルを得るために必要なイオンの加速電圧と、ドーズ量との関係を示すグラフである。 レジスト残膜の膜厚と、レジスト残膜を介してイオン注入することによって形成される不純物層の内部ポテンシャルとの第2の関係を示すグラフである。 レジスト残膜の膜厚と、レジスト残膜を介してイオン注入することによって形成される不純物層の内部ポテンシャルとの第3の関係を示すグラフである。
以下に、本発明の実施形態に係る半導体装置の製造方法について、図面を参照して詳細に説明する。なお、この製造方法の説明においては、固体撮像装置の製造方法を一例として説明する。
本実施形態に係る固体撮像装置の製造方法によって製造される固体撮像装置は、少なくともフォトダイオードを有する画素が格子状に配列形成された画素部と、この画素部に接続され、画素部にて発生した電荷を蓄える電荷蓄積部と、この蓄積部に蓄えられた電荷を出力部に転送するためのCCD(Charge Coupled Device)転送レジスタと、を含む構成である。特にCCD転送レジスタは、電荷蓄積部にそれぞれ接続された垂直転送レジスタと、これらの垂直転送レジスタに接続された水平転送レジスタと、を有する。
図1は、この水平転送レジスタの要部を示す上面図である。また、図2は、図1の一点鎖線A−A´に沿って示す水平転送レジスタの要部断面図である。図2に示すように、水平転送レジスタにおいて、例えばシリコンからなるN型の半導体基板11の表面には、帯状にP型のウェル層12が形成されている。このウェル層12の表面には、複数のn+型の不純物層13が、ウェル層12の長手方向に沿って列状に配列形成されている。
ウェル層12に設けられた各不純物層13は、深さが一定の第1の不純物領域13−1、この第1の不純物領域13−1の深さに一致する最深部、および後述する最浅部が、電荷の伝送方向とは逆方向に向かってこの順で配列され、最浅部から最深部にかけて深くなる第2の不純物領域13−2、および第2の不純物領域13−2の最浅部の深さに一致した一定の深さの第3の不純物領域13−3が、電荷の転送方向とは逆方向に向かってこの順で互いに接合されたものである。ウェル層12の表面には、このような複数の不純物層13が、任意の一つの不純物層13の第1の不純物領域13−1と、この不純物層13に隣接する他の不純物層13の第3の不純物領域13−3とが、接合されるように配列されている。
各不純物層13上のうち、第1の不純物領域13−1の一部を含む、第2の不純物領域13−2および第3の不純物領域13−3上には、半導体基板11上に一様に形成された、例えば酸化珪素等からなる酸化膜14を介して、例えばポリシリコンからなる転送電極15が配置されている。これらの複数の転送電極15は、図1に示すように、例えばそれぞれが同一幅で形成されており、それぞれがウェル層12を横切るように互いに平行に、互いに離間して配置されている。
このような水平転送レジスタの一つおきの転送電極15と、これらの間の転送電極15とには、それぞれ正負の電圧のクロックパルスを交互に印加し、印加された電圧に基づいて各不純物層13によって形成されるポテンシャルを制御することにより、電荷は転送される。
次に、固体撮像装置の製造方法として、図2に示される水平転送レジスタの製造方法を、図3乃至図7を参照して説明する。図3乃至図7は、図2に示される水平転送レジスタの製造方法を説明するための、図2に相当する断面図である。
まず、図3に示すように、ウェル層12が形成された半導体基板11上に酸化膜14を形成し、続いて、この酸化膜14上に、レジスト層16を一様に形成する。なお、レジスト層16は、例えばノボラック系レジストであって、その組成は、C:H:O=20:14:3、密度は1.3g/cmのものである。
次に、図4に示すように、電荷の転送方向に向かって連続的に光の透過率が低下する領域を含む透過領域17Aが、互いに離間して複数配列形成されたグレーティングマスク17を用いてレジスト層16を露光する。このグレーティングマスク17を図5に示す。
図5は、グレーティングマスク17を示す上面図である。図5に示すように、この工程において適用されるグレーティングマスク17は、例えばガラス板等の光透過性の基板の表面に、例えばクロム膜等からなる複数のドット状の遮光膜を配列形成することにより光の透過量を制御可能なマスクである。すなわち、本工程に適用されるマスク17のように、電荷の転送方向に向かって徐々に光の透過率が低下する領域を含む透過領域17Aを形成する場合は、光の透過率を低下させたい領域ほど、面積が大きい遮光膜を配列形成すればよい。
なお、上述の透過領域17Aは、同じ面積の遮光膜を、配列密度を調節して配列形成することによっても実現することができる。この場合、光の透過率を低下させたい領域ほど、配列密度を上昇させればよい。
再び図4を参照する。図4に示すように、図5に示すグレーティングマスク17を用いてレジスト層16を露光すると、透過領域17Aの透過率に応じた量の露光光がレジスト層16に照射され、露光量が多い箇所ほど、レジスト層16は硬化する。
次に、図6に示すように、露光されたレジスト層16を現像する。これにより、露光工程において硬化しなかったレジスト層16は溶解し、グレーティングマスク17の透過領域17Aの透過率に応じた膜厚の複数のレジスト残膜18が、互いに離間して列状に配列形成される。
この工程において形成される各レジスト残膜18は、電荷の転送方向に向かって連続的に膜厚が薄くなる第1のレジスト領域18−1と、この第1のレジスト領域18−1の最厚部に一体化されるとともに、この最厚部の厚さに一致した一定の膜厚の第2のレジスト領域18−2と、によって構成される。このうち、特に第2のレジスト領域18−2の膜厚は、固体撮像装置の製品特性を満足させることができる膜厚であるが、この膜厚の導出方法については、後に詳述する。
なお、複数のレジスト残膜18を互いに離間して形成する理由、すなわち、複数のレジスト残膜18間に、所望の膜厚のレジスト膜を設けない理由は、以下の通りである。
例えば水平転送レジスタのように、帯状に長い領域を露光する際には、同一のグレーティングマスク17を用い、このマスク17の位置をずらしながら複数回の露光(ショット)を行う、いわゆるステップ露光が採用される。このステップ露光において、各ショットは、グレーティングマスク17の位置合わせを行った後に行うが、この位置合わせには誤差が生ずる。仮に複数のレジスト残膜18間に所望の膜厚のレジスト膜を設けようとすると、このグレーティングマスク17の位置の誤差によって、複数のレジスト残膜18間に相当するレジスト層16は2重露光されてしまい、結果として、複数のレジスト残膜18間には、所望の膜厚から大きく異なる膜厚のレジスト膜が形成される。従って、これを介して注入されるイオンによって形成される後述の第1の不純物領域13−1は、その深さが所望の深さから大きく異なってしまい、内部ポテンシャル、すなわち、基準ポテンシャルPbも、所望の値から大きく異なってしまう。
これに対して、複数のレジスト残膜18間に、所望の膜厚のレジスト膜を設けない場合、複数のレジスト残膜18間から注入されるイオンによって形成される後述の第1の不純物領域13−1は、上述の問題にかかわらず、安定した深さで形成される。これにより、後述する基準ポテンシャルPbのばらつきは抑制される。
ここで、図示するように、各レジスト残膜18の膜厚は、露光装置による露光量のばらつき等により、誤差を有する。従って、複数のレジスト残膜18の膜厚には、ばらつきが生じる。なお、図6においては、ステップ露光の際の同一ショット内において、複数のレジスト残膜18の膜厚が大きくばらついた場合を示している。このレジスト残膜18の膜厚のばらつきは、異なるショット毎に形成される複数のレジスト残膜18においても同様に生じ、さらに、異なるウエハ上に形成される複数のレジスト残膜18においても同様に生ずる。
次に、図7に示すように、複数のレジスト残膜18をマスクとして用いて、イオン注入装置19により、n型のイオン20、例えばリン(P)をウェル層12に注入する。注入されるイオン20の深さは、衝突断面積膜厚依存によって、レジスト残膜18の膜厚に依存した深さとなる。従って、レジスト残膜18の膜厚に依存した深さの不純物層13が形成される。
なお、このときのイオン注入装置19の加速電圧およびドーズ量は、不純物層13によって形成される内部ポテンシャルのばらつきを、製品に許容される範囲内にすることができる加速電圧、およびドーズ量である。この加速電圧、およびドーズ量の導出方法ついては後に詳述する。
最後に、レジスト残膜18を除去し、各不純物層13上の所定の位置に、転送電極15を、例えばパターニングにより形成する。これにより、図2に示される水平転送レジスタを形成することができる。
ここで、イオン注入装置19による加速電圧およびドーズ量の導出方法、および第2のレジスト領域18−2の膜厚の導出方法について説明する。なお、以下の説明において、第2のレジスト領域18−2の膜厚を、レジスト残膜18の膜厚と称する。
これらは、固体撮像装置の製品特性を満足するように決定される。図8は、固体撮像装置の製品特性を説明するための説明図である。同図中、不純物層13の下方に記載された点線は、不純物層13によって形成される内部ポテンシャルを示すものであり、図面下方ほど、内部ポテンシャルが高いことを意味する。
図8に示すように、製品特性は、第2の不純物領域13−2の最深部によって形成される内部ポテンシャルである基準ポテンシャルPb、およびこの基準ポテンシャルPbと第2の不純物領域13−2の最浅部の内部ポテンシャルとの差である段差ポテンシャルPsからなる。ただし、上述のように、製造上、複数のレジスト残膜18の膜厚にばらつきが生ずることは避けられない。従って、このばらつきに応じて段差ポテンシャルPsもばらつくが、このばらつきには、製品毎に許容される範囲が定められている。この範囲を段差ポテンシャルPsの許容マージンと称する。
基準ポテンシャルPbは、製品に要求される電荷の転送容量によって定まる。電荷の転送容量を高くしたい場合には、基準ポテンシャルPbを高く設定すればよい。
また、段差ポテンシャルPsは、製品に要求される転送効率によって定まる。転送効率を向上させるためには、段差ポテンシャルPsを大きく設定すればよい。
ここでは、基準ポテンシャルPbが4.1V、段差ポテンシャルPsが1.5Vである固体撮像装置を形成するために必要な加速電圧、ドーズ量およびレジスト残膜18の膜厚の導出方法について、説明する。なお、この装置に許容される段差ポテンシャルPsの許容マージンは、±0.3Vとする。
次に、レジスト残膜18の膜厚と、このレジスト残膜18を介してイオン注入することによって形成される不純物層13の内部ポテンシャルとの関係から、製品特性を満たすように、イオン注入装置19の加速電圧およびドーズ量を決定する。
図9は、レジスト残膜18の膜厚と、不純物層13の内部ポテンシャルと、の関係を示すグラフである。同図中の点線は、加速電圧320kVでイオン注入した場合のグラフであり、同図中の実線は、加速電圧520kVでイオン注入した場合のグラフである。
図9に示すように、加速電圧に関わらず、レジスト残膜18の膜厚が増加するに従って、内部ポテンシャルは低下する。しかし、加速電圧の相違により、レジスト残膜18の膜厚増加に伴う内部ポテンシャル低下の割合(以下、グラフの傾き、と称する)が一部異なる。これは、本願発明者等によって見出された現象である。
例えば、加速電圧320kVでイオン注入した場合、膜厚が0〜0.14μmの範囲において、グラフの傾きは一定である。そして、膜厚が0.14μmより厚くなると、レジスト残膜18の膜厚が増加するにしたがって、グラフの傾きの絶対値が大きくなる。また、図示はされないが、さらにレジスト残膜18の膜厚を増加させると、グラフの傾きが0になる。これは、注入されるイオン20がレジスト残膜18を貫通しなくなることを意味する。
これに対して、加速電圧520kVでイオン注入した場合、グラフの傾きが一定となる膜厚の範囲は拡大され、その範囲は0〜0.42μmとなる。なお、膜厚がこの範囲を超えると、レジスト残膜18の膜厚が増加するにしたがって、グラフの傾きの絶対値が大きくなり、さらにレジスト残膜18の膜厚を増加させると、グラフの傾きが0になる点は同じであるが、グラフの傾きが0になる最少の膜厚は、増加する。
ここで、グラフの傾きが一定であるようなレジスト残膜18の膜厚の範囲を線形領域Lと定義し、この線形領域Lの最大値を、線形限界と定義する。また、グラフの傾きが0となる最少のレジスト残膜18の膜厚を、貫通限界と定義する。すると、図9から、加速電圧を増加させると、線形領域Lが拡大して線形限界が増加することが分かる。なお、図示はされないが、加速電圧を増加させると、貫通限界も増加する。
図10は、イオン注入装置19によるイオン20の加速電圧と、線形限界および貫通限界と、の関係を示すグラフである。同図中の直線Aは線形限界を示しており、直線Bは貫通限界を示している。図10に示すように、イオン20の加速電圧を増加させるに従って、線形限界および貫通限界は、線形的に増加する。このことは、本願発明者等によって見出された現象である。
再び図9を参照する。イオン注入装置19による加速電圧およびドーズ量の導出方法、およびレジスト残膜18の膜厚は、以上に説明した図9から導出する。すなわち、まず、最終的に最適な加速電圧、およびドーズ量を導出するにあたって、基準ポテンシャルPbが4.1Vになるような仮の加速電圧、および仮のドーズ量を決定する。
図11は、所望の基準ポテンシャルPbを得るために必要な加速電圧とドーズ量との関係を示すグラフである。同図中、直線Cは基準ポテンシャルPb=2.5Vを得るために必要な両者の関係を示し、直線Dは基準ポテンシャルPb=3.5Vを得るために必要な両者の関係を示し、直線Eは基準ポテンシャルPb=4.5Vを得るために必要な両者の関係を示す。
仮の加速電圧、および仮のドーズ量は、図11に示す両者の関係に基づいて決定すればよい。なお、ここでは、仮の加速電圧を320kVとし、仮のドーズ量は、図11を参照して、基準ポテンシャルPbが4.1Vになるようなドーズ量とすればよい。
次に、所望の段差ポテンシャルPsを得るために必要なレジスト残膜18の膜厚を決定する。図9の点線から、1.5Vの段差ポテンシャルPsを得るために必要なレジスト残膜18の仮の膜厚は、0.28μmであることが分かる。
しかし、この仮の膜厚に設定した場合、この膜厚におけるグラフの傾きの絶対値は大きく、段差ポテンシャルPsの許容マージン±0.3Vを満たすために許容されるレジスト残膜18の膜厚のばらつきは、±0.04μmである。これに対して、実際にレジスト残膜18を形成した結果、±0.08μmの膜厚のばらつきが避けられなかったものとする。この場合、実際の膜厚のばらつきに応じた内部ポテンシャルのばらつきを、許容マージン内に収めることができない。すなわち、以上に示すイオン注入装置19の加速電圧およびドーズ量でイオン注入を行った場合、要求される製品特性を満たす製品を製造することができない。
この場合には、本願発明者等によって見出された現象に基づいて、イオン注入装置19の加速電圧を増加させる。具体的には、実際のレジスト残膜18の膜厚ばらつきに応じた内部ポテンシャルのばらつきが、段差ポテンシャルPsの許容マージン内に収まるように、イオン注入装置19の加速電圧を設定する。図9においては、実線で示すように、この加速電圧が例えば520kVであることを示している。
なお、加速電圧の増加に伴って基準ポテンシャルPbも高くなってしまうため、基準ポテンシャル(=4.1V)を得るために、ドーズ量を低下させる。これにより、イオン注入装置19の加速電圧およびドーズ量が決定される。
以上のように加速電圧およびドーズ量を決定した後に、実際のレジスト残膜18の膜厚を決定する。図9の実線より、1.5Vの段差ポテンシャルPsを得るために必要なレジスト残膜18の実際の膜厚は、0.46μmであることが分かる。
この膜厚に設定した場合、この膜厚におけるグラフの傾きの絶対値は、仮の膜厚におけるグラフの傾きの絶対値より小さくなり、段差ポテンシャルPsの許容マージン±0.3Vを満たすために許容されるレジスト残膜18の膜厚のばらつきは、実際のレジスト残膜18の膜厚のばらつきと同じ±0.08μmまで拡大される。従って、実際の膜厚のばらつきに応じた内部ポテンシャルのばらつきを、許容マージン内に収めることができる。すなわち、以上に示すイオン注入装置19の加速電圧およびドーズ量でイオン注入を行った場合、要求される製品特性を満たす製品を製造することができる。
次に、上述とは異なる製品特性の製品を形成する場合における、レジスト残膜18の膜厚およびイオン注入装置19の加速電圧、ドーズ量の導出方法について説明する。
まず、基準ポテンシャルPbが3.4V、段差ポテンシャルPsが1.5Vである製品特性の製品を形成する場合について説明する。なお、この製品に許容される段差ポテンシャルPsの許容マージンは±0.3Vとする。
図12は、レジスト残膜18の膜厚と、不純物層13の内部ポテンシャルと、の関係を示すグラフである。同図中の点線は、加速電圧320kVでイオン注入した場合のグラフであり、同図中の実線は、加速電圧520kVでイオン注入した場合のグラフである。
図12から明らかなように、加速電圧320kVでイオン20を注入した場合、図中の点線で示すように、段差ポテンシャルPs(=1.5V)を得るために必要なレジスト残膜18の膜厚におけるグラフの傾きは大きく、段差ポテンシャルPsの許容マージン±0.3Vを満たすために許容されるレジスト残膜18の膜厚のばらつきは、±0.04μmである。これに対して、実際にレジスト残膜18を形成した結果、±0.08μmの膜厚のばらつきが避けられなかったものとする。この場合、実際の膜厚のばらつきに応じた内部ポテンシャルのばらつきを、許容マージン内に収めることができない。
しかし、加速電圧を520kVまで増加させた場合、図中の実線で示すように、段差ポテンシャルPs(=1.5V)を得るために必要なレジスト残膜18の膜厚におけるグラフの傾きは小さく、段差ポテンシャルPsの許容マージン±0.3Vを満たすために許容されるレジスト残膜18の膜厚のばらつきは、実際のレジスト残膜18の膜厚のばらつきと同じ±0.08μmである。従って、実際の膜厚のばらつきに応じた内部ポテンシャルのばらつきを、許容マージン内に収めることができる。すなわち、以上に示すイオン注入装置19の加速電圧およびドーズ量でイオン注入を行った場合、要求される製品特性を満たす製品を製造することができる。
次に、基準ポテンシャルPbが2.5V、段差ポテンシャルPsが1.0Vである製品特性の製品を形成する場合について説明する。なお、この製品に許容される段差ポテンシャルPsの許容マージンは±0.3Vとする。
図13は、レジスト残膜18の膜厚と、不純物層13の内部ポテンシャルと、の関係を示すグラフである。同図中の点線は、加速電圧320kVでイオン注入した場合のグラフであり、同図中の実線は、加速電圧520kVでイオン注入した場合のグラフである。
図13から明らかなように、加速電圧320kVでイオン20を注入した場合、図中の点線で示すように、段差ポテンシャルPs(=1.0V)を得るために必要なレジスト残膜18の膜厚におけるグラフの傾きは大きく、段差ポテンシャルPsの許容マージン±0.3Vを満たすために許容されるレジスト残膜18の膜厚のばらつきは、±0.04μmである。これに対して、実際にレジスト残膜18を形成した結果、±0.07μmの膜厚のばらつきが避けられなかったものとする。この場合、実際の膜厚のばらつきに応じた内部ポテンシャルのばらつきを、許容マージン内に収めることができない。
しかし、加速電圧を520kVまで増加させた場合、図中の実線で示すように、段差ポテンシャルPs(=1.0V)を得るために必要なレジスト残膜18の膜厚におけるグラフの傾きは小さく、段差ポテンシャルPsの許容マージン±0.3Vを満たすために許容されるレジスト残膜18の膜厚のばらつきは、実際のレジスト残膜18の膜厚のばらつきと同じ±0.07μmである。従って、実際の膜厚のばらつきに応じた内部ポテンシャルのばらつきを、許容マージン内に収めることができる。すなわち、以上に示すイオン注入装置19の加速電圧およびドーズ量でイオン注入を行った場合、要求される製品特性を満たす製品を製造することができる。
イオン注入装置19の加速電圧およびドーズ量、およびレジスト残膜18の膜厚は、このように導出される。
以上に説明した本実施形態に係る固体撮像装置の製造方法によれば、イオン注入装置19の加速電圧およびドーズ量を、レジスト残膜18の膜厚のばらつきによる段差ポテンシャルPsのばらつきが、許容範囲内となるような加速電圧およびドーズ量に設定して不純物層13を形成する。従って、レジスト残膜18の膜厚にばらつきが生じても、製品特性を満足する固体撮像装置を形成することができる。
なお、このような方法によって製造された水平転送レジスタの電荷の転送効率は9割以上であり、従来の転送効率である4〜6割程度と比較して、転送効率の劣化が抑制され、転送効率は大幅に改善される。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述の説明においては、不純物層13の導電型がn型の場合のCCD転送レジスタの水平転送レジスタの製造方法を説明したが、本実施形態に係る固体撮像装置の製造方法を、垂直転送レジスタの製造方法に対して適用してもよい。
また、本実施形態に係る固体撮像装置の製造方法を、不純物層13の導電型がp型の場合のCCD転送レジスタの水平転送レジスタの製造方法に対して適用してもよい。なお、この場合、図9、12、13については、横軸および縦軸をそのままに、左右反転したグラフとなる。また、図10、11については、傾きが負のグラフとなる。
また、本実施形態に係る固体撮像装置の製造方法は、CMOS転送レジスタの製造方法に対して適用してもよい。なお、これらの固体撮像装置の各層の導電型は、限定されない。
このように、本実施形態に係る固体撮像装置の製造方法は、電荷の転送方向に向かって徐々に深くなるポテンシャルが形成される不純物層を形成する工程を含む半導体装置の製造方法であれば、全てにおいて適用することができる。
また、上述の実施形態において適用されたレジスト層16は、ネガ型のレジスト層であったが、レジスト層として、ポジレジストを適用してもよい。この場合、グレーティングマスクとしては、上述の実施形態において適用されたグレーティングマスク17の透過率が反転したものを適用すればよい。
また、レジスト層16にあっては、エッチング液に対する溶解量の変動が小さい材料を選定してもよい。これによって、レジスト膜18の膜厚のばらつきが抑制されるため、より転送効率の劣化が抑制され、転送効率は大幅に改善される。
また、上述の実施形態において適用されたグレーティングマスクとして、透過領域とこれを囲うように形成される非透過領域との境界部分に、これらの透過率の中間程度の透過率を有する透過領域が形成されたグレーティングマスクを適用してもよい。これによって、レジスト膜18にディップが形成されることが抑制され、より転送効率の劣化が抑制され、転送効率は大幅に改善される。
11・・・半導体基板
12・・・ウェル層
13・・・不純物層
13−1・・・第1の不純物領域
13−2・・・第2の不純物領域
13−3・・・第3の不純物領域
14・・・酸化膜
15・・・転送電極
16・・・レジスト層
17・・・グレーティングマスク
17A・・・透過領域
18・・・レジスト残膜
18−1・・・第1のレジスト領域
18−2・・・第2のレジスト領域
19・・・イオン注入装置
20・・・イオン

Claims (5)

  1. 半導体基板上に、一様な膜厚のレジスト層を形成する工程と、
    電荷の転送方向に向かって透過率が変化する透過領域を複数有する露光用マスクを用いて、前記レジスト層を露光する工程と、
    露光された前記レジスト層を現像することにより、前記露光用マスクの透過率に応じて膜厚が変化する複数のレジスト残膜を形成する工程と、
    前記レジスト残膜を介して前記半導体基板に、イオン注入装置を用いてイオンを注入することにより、前記半導体基板内に、所定の基準ポテンシャルおよび段差ポテンシャルを有する内部ポテンシャルを形成する複数の不純物層を形成する工程と、
    を具備し、
    前記イオン注入装置の加速電圧およびドーズ量は、前記レジスト残膜の膜厚誤差による前記内部ポテンシャルの誤差が、許容範囲内となるような加速電圧、およびドーズ量であることを特徴とする半導体装置の製造方法。
  2. 前記イオン注入装置の加速電圧およびドーズ量は、前記レジスト残膜の膜厚と前記不純物層の前記内部ポテンシャルとの関係に基づいて決定することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記レジスト層を露光する工程は、前記複数の透過領域が列状に互いに離間するように配列された露光用マスク用いて、前記レジスト層を露光する工程であり、
    前記レジスト残膜を形成する工程は、露光された前記レジスト層を現像することにより、前記複数のレジスト残膜を、互いに離間するように列状に配列形成する工程であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記レジスト層は、エッチング液に対する溶解量の変動が小さい材料からなることを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  5. 前記不純物層を形成する工程の後に、この不純物層上に、電極を形成する工程をさらに具備することを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
JP2010209363A 2010-09-17 2010-09-17 半導体装置の製造方法 Expired - Fee Related JP5204184B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010209363A JP5204184B2 (ja) 2010-09-17 2010-09-17 半導体装置の製造方法
US13/225,790 US8518810B2 (en) 2010-09-17 2011-09-06 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010209363A JP5204184B2 (ja) 2010-09-17 2010-09-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012064861A JP2012064861A (ja) 2012-03-29
JP5204184B2 true JP5204184B2 (ja) 2013-06-05

Family

ID=45818120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010209363A Expired - Fee Related JP5204184B2 (ja) 2010-09-17 2010-09-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8518810B2 (ja)
JP (1) JP5204184B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN109103082B (zh) * 2018-08-06 2020-09-11 上海华虹宏力半导体制造有限公司 浮栅的制作方法和分裂栅闪存
US11862691B2 (en) 2019-11-01 2024-01-02 Raytheon Company Field effect transistor having field plate
CN112420718A (zh) * 2020-11-18 2021-02-26 长江存储科技有限责任公司 半导体结构及其形成方法、对准方法
CN115079322B (zh) * 2022-06-30 2024-03-12 歌尔光学科技有限公司 光栅结构及其加工方法、镜片及头戴显示设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185339B2 (ja) * 1992-03-19 2001-07-09 ソニー株式会社 電荷結合素子の製造方法
US6753948B2 (en) * 1993-04-27 2004-06-22 Nikon Corporation Scanning exposure method and apparatus
US20010011981A1 (en) * 1996-12-27 2001-08-09 Tsunenori Yamamoto Active matrix addressed liquid crystal display device
JP2000260972A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 固体撮像装置およびその製造方法
JP3692983B2 (ja) * 2001-08-20 2005-09-07 株式会社日立製作所 蛍光測定方法及び蛍光測定装置
JP5178209B2 (ja) * 2008-01-16 2013-04-10 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2009212213A (ja) * 2008-03-03 2009-09-17 Iwate Toshiba Electronics Co Ltd 半導体装置の製造方法
JP2010147252A (ja) * 2008-12-18 2010-07-01 Sharp Corp イオン注入方法、および半導体装置の製造方法
JP2010177374A (ja) * 2009-01-28 2010-08-12 Toshiba Corp パターン検証方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012064861A (ja) 2012-03-29
US8518810B2 (en) 2013-08-27
US20120070970A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
US9768213B2 (en) Solid-state image sensor and camera
JP5204184B2 (ja) 半導体装置の製造方法
US8476153B2 (en) Method of manufacturing a semiconductor device
KR20120057659A (ko) 고체 촬상 장치
US8383497B2 (en) Method for manufacturing solid-state image sensor
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
US8323860B2 (en) Solid-state imaging device producing method and exposure mask
US10186547B2 (en) Solid-state imaging element and method of manufacturing the same
JP5178209B2 (ja) 半導体装置の製造方法
JP6739891B2 (ja) 固体撮像装置
WO2017056345A1 (ja) 固体撮像装置及びその製造方法
JP2013042074A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2013008782A (ja) 固体撮像装置の製造方法
JP6818075B2 (ja) 固体撮像装置
JP4247235B2 (ja) 固体撮像装置およびその駆動方法
JP5665951B2 (ja) 固体撮像装置、および固体撮像装置を用いた撮像システム
JP2016092035A (ja) 固体撮像装置及び固体撮像装置の製造方法
JP2016225597A (ja) 固体撮像装置及びカメラ
JP2011165817A (ja) 半導体装置の製造方法
US9520436B2 (en) Solid-state imaging device and manufacturing method thereof
JP6668600B2 (ja) 固体撮像素子及びその製造方法
JP2016062914A (ja) 固体撮像装置及び固体撮像装置の製造方法
JP2013175610A (ja) 固体撮像素子
JP4247205B2 (ja) 固体撮像装置の駆動方法
JPH1168077A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees