CN112420718A - 半导体结构及其形成方法、对准方法 - Google Patents

半导体结构及其形成方法、对准方法 Download PDF

Info

Publication number
CN112420718A
CN112420718A CN202011295491.9A CN202011295491A CN112420718A CN 112420718 A CN112420718 A CN 112420718A CN 202011295491 A CN202011295491 A CN 202011295491A CN 112420718 A CN112420718 A CN 112420718A
Authority
CN
China
Prior art keywords
substrate
blazed
alignment
grating
alignment light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011295491.9A
Other languages
English (en)
Inventor
薛靖宇
张鹏真
郭龙霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011295491.9A priority Critical patent/CN112420718A/zh
Publication of CN112420718A publication Critical patent/CN112420718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法、对准方法。所述半导体结构包括:衬底,所述衬底包括器件区域和位于所述器件区域外围的外围区域;对准标记,位于所述衬底上的外围区域,所述对准标记包括闪耀光栅结构,用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。本发明能够有效的提高对准精度,改善后续的光刻质量,提高半导体产品的良率。

Description

半导体结构及其形成方法、对准方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法、对准方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中,3D NAND存储器以其小体积、大容量为出发点,将存储单元采用三维模式层层堆叠的高度集成为设计理念,生产出高单位面积存储密度、高效存储单元性能的存储器,已经成为新兴存储器设计和生产的主流工艺。
在3D NAND存储器等三维存储器的制造工艺中,光刻是至关重要的步骤。在当前的光刻制程中,需要先进行扫描,判断待刻蚀的晶圆的位置是否对准。但是,当前的对准方法精确度较差,从而影响后续光刻工艺的实施。
因此,如何提高在光刻过程中晶圆对准的精确度,从而改善光刻质量,是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法、对准方法,用于解决现有的光刻工艺无法对晶圆精确对准的问题,以改善光刻质量。
为了解决上述问题,本发明提供了一种半导体结构,包括:
衬底,所述衬底包括器件区域和位于所述器件区域外围的外围区域;
对准标记,位于所述衬底上的外围区域,所述对准标记包括闪耀光栅结构,用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。
可选的,所述闪耀光栅结构包括:
光栅面,位于所述衬底表面;
多个刻槽,多个所述刻槽沿平行于所述衬底的方向呈锯齿状分布于所述光栅面上,每一所述刻槽的刻槽面相对于所述光栅面倾斜设置。
可选的,所述闪耀光栅结构包括:
光栅面,位于所述衬底表面;
多个阶梯,多个所述阶梯沿平行于所述衬底的方向分布于所述光栅面上,每个所述阶梯包括沿垂直于所述衬底的方向依次叠置的多层台阶。
为了解决上述问题,本发明还提供了一种半导体结构的形成方法,其包括如下步骤:
提供一衬底,于所述衬底表面定义器件区域和位于所述器件区域外围的外围区域;
形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域,所述对准标记用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。
可选的,形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面。
可选的,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及位于所述光栅面上且沿平行于所述衬底的方向呈锯齿状分布的多个刻槽,每一所述刻槽的刻槽面相对于所述光栅面倾斜预设角度;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(1)的相邻两个刻槽之间的距离和所述预设角度:
2dsinβ=mλ (1)
式中,d表示相邻两个刻槽之间的距离,β表示预设角度,m表示所需闪耀的光谱级数,λ表示对准光的波长。
可选的,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及沿平行于所述衬底的方向分布于光栅面上的多个阶梯,每个所述阶梯包括沿垂直于所述衬底的方向依次叠置的多层台阶;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(2)的所述台阶的宽度和所述台阶的高度:
2t-θw=mλ (2)
式中,t表示所述台阶的高度,w表示所述台阶的宽度,θ表示衍射角,m表示所需闪耀的光谱级数,λ表示对准光的波长。
为了解决上述问题,本发明还提供了一种半导体结构的对准方法,包括如下步骤:
提供一半导体结构,所述半导体结构包括衬底,所述衬底包括器件区域和位于所述器件区域外围的外围区域;
形成包括闪耀光栅结构的对准标记于所述衬底上的所述外围区域;
对准光源向所述对准标记发射对准光,根据所述对准标记的反射衍射光判断所述器件区域的位置是否对准。
可选的,形成包括闪耀光栅结构的对准标记于所述衬底上的所述外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面。
可选的,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及位于所述光栅面上且沿平行于所述衬底的方向呈锯齿状分布的多个刻槽,每一所述刻槽的刻槽面相对于所述光栅面倾斜预设角度;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(1)的相邻两个刻槽之间的距离和所述预设角度:
2dsinβ=mλ (1)
式中,d表示相邻两个刻槽之间的距离,β表示预设角度,m表示所需闪耀的光谱级数,λ表示对准光的波长。
可选的,对准光源向所述对准标记发射对准光的具体步骤包括:
对准光源沿垂直于所述刻槽面的方向向所述闪耀光栅结构发射对准光。
可选的,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及沿平行于所述衬底的方向分布于光栅面上的多个阶梯,每个所述阶梯包括沿垂直于所述衬底的方向依次叠置的多层台阶;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(2)的所述台阶的宽度和所述台阶的高度:
2t-θw=mλ (2)
式中,t表示所述台阶的高度,w表示所述台阶的宽度,θ表示衍射角,m表示所需闪耀的光谱级数,λ表示对准光的波长。
可选的,对准光源向所述对准标记发射对准光的具体步骤包括:
对准光源沿垂直于所述台阶的台面的方向向所述闪耀光栅结构发射对准光。
本发明提供的半导体结构及其形成方法、对准方法,通过在衬底的外围区域中形成包括闪耀光栅结构的对准标记,从而使得单个刻槽的刻槽面(即单缝)的衍射中央极大与刻槽间(即缝间)干涉零级主极大分开,将光强从零级转移到所需要的光谱级数上去,实现对该级数光谱的闪耀,闪耀光的高光强能够有效的提高对准精度,改善后续的光刻质量,提高半导体产品的良率。
附图说明
附图1是本发明一具体实施方式中半导体结构的示意图;
附图2是附图1中虚线框区域的放大示意图;
附图3是本发明另一具体实施方式中半导体结构的示意图;
附图4是附图3中虚线框区域的放大示意图;
附图5是本发明具体实施方式中半导体结构的形成方法流程图;
附图6是本发明具体实施方式中半导体结构的对准方法流程图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法、对准方法的具体实施方式做详细说明。
在当前3D NAND存储器等半导体器件的光刻工艺中,为了实现对光刻区域的对准,通常会在半导体衬底上形成光栅结构作为对准标记。对准光源发射对准光至所述对准标记上,根据所述对准标记的反射衍射光来确定半导体衬底的位置,从而判断所述光刻区域是否对准。为了获得更好的对准效果,往往希望所述对准标记反射的衍射光为高阶衍射光。当前,为了实现高阶衍射光的引入,通常是对对准标记进行等分分割,例如将一个连续、完整的矩形条分割为多等份(例如3等份、5等份或者7等份),以获得高阶光(例如3阶光、7阶光或者7阶光)。
然而,根据光栅衍射原理可知,单缝衍射的中央极大与缝间干涉的零级主极大(0级光谱)重合,因此,等分分割的方式产生的衍射光中0级衍射光所占的光强比例最高,高阶光的光强相对较少,而且级数越高的光、光强就越小,从而对对准过程中的光强指标造成影响,导致对准精度的下降。
为了提高对准过程中的对准精度,本具体实施方式提供了一种半导体结构,附图1是本发明一具体实施方式中半导体结构的示意图,附图2是附图1中虚线框区域的放大示意图。如图1和图2所示,本具体实施方式提供的半导体结构,包括:
衬底10,所述衬底10包括器件区域和位于所述器件区域外围的外围区域;
对准标记,位于所述衬底20上的外围区域,所述对准标记包括闪耀光栅结构,用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。
具体来说,本具体实施方式中所述的衬底10可以为单层结构,也可以为多层结构。所述对准标记可以直接位于所述衬底10表面,也可以在所述对准标记与所述衬底10之间设置其他的半导体层。本具体实施方式是以所述对准标记直接形成于所述衬底10表面为例进行说明。
所述闪耀光栅结构中的具体参数,例如闪耀角、光栅常数等,本领域技术人员可以根据实际需要进行调整,例如根据所需要闪耀的光谱的级数。本具体实施方式通过形成具有所述闪耀光栅结构的所述对准标记,当采用激光灯对准光源照射所述对准标记时,可以实现对特定级数光谱的闪耀,从而确保了对准过程中光强指标的准确性,提高了对准精度,为后续光刻工艺的顺利实施奠定了基础,并有助于半导体产品良率以及产率的提高。
可选的,所述闪耀光栅结构包括:
光栅面11,位于所述衬底10表面;
多个刻槽12,多个所述刻槽12沿平行于所述衬底10的方向呈锯齿状分布于所述光栅面11上,每一所述刻槽12的刻槽面121相对于所述光栅面11倾斜设置。
图1和图2中的实线箭头方向表示对准光的入射方向。举例来说,如图1和图2所示,所述衬底10表面具有多个沿平行于所述衬底10的方向呈锯齿状排布的所述刻槽12。所述光栅面11平行于所述衬底10的表面,所述刻槽面121相对于所述光栅面11倾斜预设角度β,相邻两个所述刻槽12之间的距离为d。在对准过程中,对准光的波长λ是预先设置的、且在对准过程中固定不变,对准光沿着单缝衍射极大位置入射(即对准光沿着所述刻槽面121的法线方向入射),根据如下式(1)所述的闪耀光栅方程以及对准工艺所需要闪耀的光谱级数m,可以获得所述预设角度和相邻两个所述刻槽12之间的距离d的相对数值。本具体实施方式中所述的多个是指两个及两个以上。本具体实施方式中所述的对准光可以是但不限于激光。
2dsinβ=mλ (1)
例如:
当m=1时,在确定所述对准光的波长λ之后,通过调整预设角度β和相邻两个所述刻槽12之间的距离d,使之满足上式(1),则1级光谱闪耀,1级光谱具有最大光强;
当m=2时,在确定所述对准光的波长λ之后,通过调整预设角度β和相邻两个所述刻槽12之间的距离d,使之满足上式(1),则2级光谱闪耀,2级光谱具有最大光强。
附图3是本发明另一具体实施方式中半导体结构的示意图,附图4是附图3中虚线框区域的放大示意图。在其他具体实施方式中,如图3和图4所示,所述闪耀光栅结构包括:
光栅面11,位于所述衬底10表面;
多个阶梯,多个所述阶梯沿平行于所述衬底10的方向分布于所述光栅面11上,每个所述阶梯包括沿垂直于所述衬底10的方向依次叠置的多层台阶。
附图3中的虚线框表示一个阶梯的结构。由于阶梯型光栅是一种特殊的闪耀光栅结构,因此,也可以在所述光栅面11上形成多个沿平行于所述衬底10的方向分布的阶梯。每一层所述阶梯包括沿垂直于所述衬底10的方向依次叠置的多层台阶。一个所述阶梯中相邻的两层台阶中较靠近所述衬底10的一层台阶沿水平方向突出于较远离所述衬底10的一层台阶。在所述阶梯中,多层所述台阶41的高度t均相等,且每一层所述台阶41的台面宽度w均相等。
图3和图4中的实线箭头表示对准光的入射方向,图4中的虚线箭头表示衍射光的方向。在对准过程中,对准光的波长λ是预先设置的、且在对准过程中固定不变,对准光沿着单缝衍射极大位置入射(即对准光沿着垂直于所述台阶台面的方向入射),根据如下式(2)所述的闪耀光栅方程以及对准工艺所需要闪耀的光谱级数m,可以获得所述台面41的台面宽度w和所述台面41的台面高度t的相对数值。本具体实施方式中所述的多个是指两个及两个以上,多层是指两层及两层以上。
2t-θw=mλ (2)
式中,θ表示衍射角,根据闪耀光栅的闪耀原理,当所需要闪耀的光谱级数m确定后,衍射角θ也就相应确定。
不仅如此,本具体实施方式还提供了一种半导体结构的形成方法。附图5是本发明具体实施方式中半导体结构的形成方法流程图,本具体实施方式形成的半导体结构的示意图可参见图1-图4。如图1-图5所示,本具体实施方式提供的半导体结构的形成方法,包括如下步骤:
步骤S11,提供一衬底10,于所述衬底10表面定义器件区域和位于所述器件区域外围的外围区域;
步骤S12,形成包括闪耀光栅结构的对准标记于所述衬底10上的外围区域,所述对准标记用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。
可选的,形成包括闪耀光栅结构的对准标记于所述衬底10上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底10表面。
可选的,所述闪耀光栅结构包括位于所述衬底10表面的光栅面11以及位于所述光栅面11上且沿平行于所述衬底10的方向呈锯齿状分布的多个刻槽12,每一所述刻槽12的刻槽面121相对于所述光栅面11倾斜预设角度;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底10上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(1)的相邻两个刻槽12之间的距离和所述预设角度:
2dsinβ=mλ (1)
式中,d表示相邻两个刻槽之间的距离,β表示预设角度,m表示所需闪耀的光谱级数,λ表示对准光的波长。
在其他具体实施方式中,所述闪耀光栅结构包括位于所述衬底10表面的光栅面11以及沿平行于所述衬底10的方向分布于光栅面11上的多个阶梯,每个所述阶梯包括沿垂直于所述衬底10的方向依次叠置的多层台阶41;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底10表面的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(2)的所述台阶的宽度和所述台阶的高度:
2t-θw=mλ (2)
式中,t表示所述台阶的高度,w表示所述台阶的宽度,θ表示衍射角,m表示所需闪耀的光谱级数,λ表示对准光的波长。
不仅如此,本具体实施方式还提供了一种半导体结构的对准方法。附图6是本发明具体实施方式中半导体结构的对准方法流程图,本具体实施方式中的半导体结构的示意图可参见图1-图4,本具体实施方式中所述的半导体结构可以采用如图5所示的方法形成。如图1-图6所示,本具体实施方式提供的半导体结构的对准方法,包括如下步骤:
步骤S61,提供一半导体结构,所述半导体结构包括衬底10,所述衬底10包括器件区域和位于所述器件区域外围的外围区域;
步骤S62,形成包括闪耀光栅结构的对准标记于所述衬底10上的所述外围区域;
步骤S63,对准光源向所述对准标记发射对准光,根据所述对准标记的反射衍射光判断所述器件区域的位置是否对准。
可选的,形成包括闪耀光栅结构的对准标记于所述衬底10上的所述外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底10表面。
可选的,所述闪耀光栅结构包括位于所述衬底10表面的光栅面以及位于所述光栅面11上且沿平行于所述衬底10的方向呈锯齿状分布的多个刻槽12,每一所述刻槽12的刻槽面121相对于所述光栅面11倾斜预设角度;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底10上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(1)的相邻两个刻槽之间的距离和所述预设角度:
2dsinβ=mλ (1)
式中,d表示相邻两个刻槽12之间的距离,β表示预设角度,m表示所需闪耀的光谱级数,λ表示对准光的波长。
可选的,对准光源向所述对准标记发射对准光的具体步骤包括:
对准光源沿垂直于所述刻槽面121的方向向所述闪耀光栅结构发射对准光。
在其他具体实施方式中,所述闪耀光栅结构包括位于所述衬底10表面的光栅面11以及沿平行于所述衬底10的方向分布于光栅面11上的多个阶梯,每个所述阶梯包括沿垂直于所述衬底10的方向依次叠置的多层台阶41;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底10表面的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(2)的所述台阶的宽度和所述台阶的高度:
2t-θw=mλ (2)
式中,t表示所述台阶的高度,w表示所述台阶的宽度,θ表示衍射角,m表示所需闪耀的光谱级数,λ表示对准光的波长。
可选的,对准光源向所述对准标记发射对准光的具体步骤包括:
对准光源沿垂直于所述台阶的台面的方向向所述闪耀光栅结构发射对准光。
本具体实施方式提供的半导体结构及其形成方法、对准方法,通过在衬底的外围区域中形成包括闪耀光栅结构的对准标记,从而使得单个刻槽的刻槽面(即单缝)的衍射中央极大与刻槽间(即缝间)干涉零级主极大分开,将光强从零级转移到所需要的光谱级数上去,实现对该级数光谱的闪耀,闪耀光的高光强能够有效的提高对准精度,改善后续的光刻质量,提高半导体产品的良率。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种半导体结构,其特征在于,包括:
衬底,所述衬底包括器件区域和位于所述器件区域外围的外围区域;
对准标记,位于所述衬底上的外围区域,所述对准标记包括闪耀光栅结构,用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。
2.根据权利要求1所述的半导体结构,其特征在于,所述闪耀光栅结构包括:
光栅面,位于所述衬底表面;
多个刻槽,多个所述刻槽沿平行于所述衬底的方向呈锯齿状分布于所述光栅面上,每一所述刻槽的刻槽面相对于所述光栅面倾斜设置。
3.根据权利要求1所述的半导体结构,其特征在于,所述闪耀光栅结构包括:
光栅面,位于所述衬底表面;
多个阶梯,多个所述阶梯沿平行于所述衬底的方向分布于所述光栅面上,每个所述阶梯包括沿垂直于所述衬底的方向依次叠置的多层台阶。
4.一种半导体结构的形成方法,其特征在于,包括如下步骤:
提供一衬底,于所述衬底表面定义器件区域和位于所述器件区域外围的外围区域;
形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域,所述对准标记用于在刻蚀所述器件区域的过程中对准所述器件区域的位置。
5.根据权利要求4所述的半导体结构的形成方法,其特征在于,形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面。
6.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及位于所述光栅面上且沿平行于所述衬底的方向呈锯齿状分布的多个刻槽,每一所述刻槽的刻槽面相对于所述光栅面倾斜预设角度;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(1)的相邻两个刻槽之间的距离和所述预设角度:
2dsinβ=mλ (1)
式中,d表示相邻两个刻槽之间的距离,β表示预设角度,m表示所需闪耀的光谱级数,λ表示对准光的波长。
7.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及沿平行于所述衬底的方向分布于光栅面上的多个阶梯,每个所述阶梯包括沿垂直于所述衬底的方向依次叠置的多层台阶;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(2)的所述台阶的宽度和所述台阶的高度:
2t-θw=mλ (2)
式中,t表示所述台阶的高度,w表示所述台阶的宽度,θ表示衍射角,m表示所需闪耀的光谱级数,λ表示对准光的波长。
8.一种半导体结构的对准方法,其特征在于,包括如下步骤:
提供一半导体结构,所述半导体结构包括衬底,所述衬底包括器件区域和位于所述器件区域外围的外围区域;
形成包括闪耀光栅结构的对准标记于所述衬底上的所述外围区域;
对准光源向所述对准标记发射对准光,根据所述对准标记的反射衍射光判断所述器件区域的位置是否对准。
9.根据权利要求8所述的半导体结构的对准方法,其特征在于,形成包括闪耀光栅结构的对准标记于所述衬底上的所述外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面。
10.根据权利要求9所述的半导体结构的对准方法,其特征在于,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及位于所述光栅面上且沿平行于所述衬底的方向呈锯齿状分布的多个刻槽,每一所述刻槽的刻槽面相对于所述光栅面倾斜预设角度;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底上的外围区域的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(1)的相邻两个刻槽之间的距离和所述预设角度:
2dsinβ=mλ (1)
式中,d表示相邻两个刻槽之间的距离,β表示预设角度,m表示所需闪耀的光谱级数,λ表示对准光的波长。
11.根据权利要求10所述的半导体结构的对准方法,其特征在于,对准光源向所述对准标记发射对准光的具体步骤包括:
对准光源沿垂直于所述刻槽面的方向向所述闪耀光栅结构发射对准光。
12.根据权利要求9所述的半导体结构的对准方法,其特征在于,所述闪耀光栅结构包括位于所述衬底表面的光栅面以及沿平行于所述衬底的方向分布于光栅面上的多个阶梯,每个所述阶梯包括沿垂直于所述衬底的方向依次叠置的多层台阶;根据对准光的波长和所需闪耀的光谱级数形成包括闪耀光栅结构的对准标记于所述衬底表面的具体步骤包括:
根据对准光的波长和所需闪耀的光谱级数,获取满足如下公式(2)的所述台阶的宽度和所述台阶的高度:
2t-θw=mλ (2)
式中,t表示所述台阶的高度,w表示所述台阶的宽度,θ表示衍射角,m表示所需闪耀的光谱级数,λ表示对准光的波长。
13.根据权利要求12所述的半导体结构的对准方法,其特征在于,对准光源向所述对准标记发射对准光的具体步骤包括:
对准光源沿垂直于所述台阶的台面的方向向所述闪耀光栅结构发射对准光。
CN202011295491.9A 2020-11-18 2020-11-18 半导体结构及其形成方法、对准方法 Pending CN112420718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011295491.9A CN112420718A (zh) 2020-11-18 2020-11-18 半导体结构及其形成方法、对准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011295491.9A CN112420718A (zh) 2020-11-18 2020-11-18 半导体结构及其形成方法、对准方法

Publications (1)

Publication Number Publication Date
CN112420718A true CN112420718A (zh) 2021-02-26

Family

ID=74773302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011295491.9A Pending CN112420718A (zh) 2020-11-18 2020-11-18 半导体结构及其形成方法、对准方法

Country Status (1)

Country Link
CN (1) CN112420718A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725196A (zh) * 2021-08-31 2021-11-30 长江存储科技有限责任公司 半导体结构及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230648A2 (en) * 1985-12-27 1987-08-05 Nec Corporation Method of forming an alignment mark
US6803291B1 (en) * 2003-03-20 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method to preserve alignment mark optical integrity
US20080240654A1 (en) * 2004-03-24 2008-10-02 Matt Pearson Hybrid planar lightwave circuit with reflective gratings
CN101504925A (zh) * 2009-03-06 2009-08-12 上海微电子装备有限公司 光学位置测量装置和方法
US20120070970A1 (en) * 2010-09-17 2012-03-22 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US20170033052A1 (en) * 2008-02-14 2017-02-02 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US20180019265A1 (en) * 2016-07-18 2018-01-18 Boe Technology Group Co., Ltd. Display panel, fabrication method thereof and display apparatus
CN108511318A (zh) * 2017-02-28 2018-09-07 上海微电子装备(集团)股份有限公司 基于透明基板的背面加工工艺和器件加工工艺

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230648A2 (en) * 1985-12-27 1987-08-05 Nec Corporation Method of forming an alignment mark
US6803291B1 (en) * 2003-03-20 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method to preserve alignment mark optical integrity
US20080240654A1 (en) * 2004-03-24 2008-10-02 Matt Pearson Hybrid planar lightwave circuit with reflective gratings
US20170033052A1 (en) * 2008-02-14 2017-02-02 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
CN101504925A (zh) * 2009-03-06 2009-08-12 上海微电子装备有限公司 光学位置测量装置和方法
US20120070970A1 (en) * 2010-09-17 2012-03-22 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US20180019265A1 (en) * 2016-07-18 2018-01-18 Boe Technology Group Co., Ltd. Display panel, fabrication method thereof and display apparatus
CN108511318A (zh) * 2017-02-28 2018-09-07 上海微电子装备(集团)股份有限公司 基于透明基板的背面加工工艺和器件加工工艺

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李修建: "《光计算技术基础》", 31 December 2013 *
韩军,刘钧: "《"十二五"普通高等教育本科国家级规划教材 工程光学 第2版》", 31 December 2016 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725196A (zh) * 2021-08-31 2021-11-30 长江存储科技有限责任公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10422934B2 (en) Diffraction gratings and the manufacture thereof
US10551531B2 (en) Hybrid diffraction grating, mold insert and manufacturing methods thereof
EP2752691A1 (en) Variable-efficiency diffraction grating
GB2509536A (en) Diffraction grating
US20060126699A1 (en) Optical element, method of manufacturing same, and optical apparatus using optical element
US9123729B2 (en) Alignment mark design for semiconductor device
US20140092384A1 (en) Diffraction grating manufacturing method, spectrophotometer, and semiconductor device manufacturing method
ES2938898T3 (es) Método de fabricación de una placa maestra
CN112420718A (zh) 半导体结构及其形成方法、对准方法
CN114326325B (zh) 套刻标记及其形成方法
CN110244395B (zh) 一种平面双角闪耀光栅的制作方法
KR20160105660A (ko) 서로 다른 형상의 패턴들 형성 방법
CN103246156A (zh) 形成自我对准的套准标记的方法
CN111916425B (zh) 半导体形成方法及其结构
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
JP2005258053A (ja) 透過型回折格子
JP2010102008A (ja) フォトマスク及び鋸歯型パターン製造方法
US10599056B1 (en) Position measuring method, position measuring apparatus, and semiconductor device manufacturing method
JP2011155080A (ja) 露光装置及び露光方法
US20160260643A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2007005722A2 (en) Non-planar optical diffraction grating having an arbitrary parallel groove profile
JP2004133408A5 (zh)
JP4325162B2 (ja) 位置検出マーク及びこの検出マークを配置した表示体
JP5445128B2 (ja) 光学素子及び光学素子用金型の加工方法
US20230408936A1 (en) Semiconductor structure body and method for manufacturing semiconductor structure body

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226

RJ01 Rejection of invention patent application after publication