CN111916425B - 半导体形成方法及其结构 - Google Patents
半导体形成方法及其结构 Download PDFInfo
- Publication number
- CN111916425B CN111916425B CN201910392044.6A CN201910392044A CN111916425B CN 111916425 B CN111916425 B CN 111916425B CN 201910392044 A CN201910392044 A CN 201910392044A CN 111916425 B CN111916425 B CN 111916425B
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- grating
- group
- device region
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种半导体形成方法及其结构,形成方法包括:提供芯片,所述芯片具有虚拟器件区;将所述对准标记形成在所述虚拟器件区形,所述对准标记与原先所在的切割道内的其他对准图案相分开,不仅满足对准要求,而且使得曝光装置更容易能识别到所述对准标记,减小了光干涉计之间的干扰,提升了分辨力,从而能够提高对准精度;另一方面有效利用了所述虚拟器件区,提高了晶圆的面积利用率。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体形成方法及其结构。
背景技术
在半导体领域中,随着关键尺寸技术的提高,半导体工艺的精准度与工艺的控制也变得更加重要。在制造半导体芯片的工艺中,最重要的工艺过程就是光刻,所述光刻即是通过对准、曝光、刻蚀等一系列步骤将掩膜图形转移到晶圆上的工艺过程;因此光刻工艺直接影响到最后形成的芯片结构性能。
在光刻过程中,为使掩膜图案正确转移到晶圆上,关键的步骤是将掩膜与晶圆对准,即计算掩膜相对与晶圆的位置,以满足套刻精度的要求。当特征尺寸越来越小时,对套刻精度的要求以及由此产生的对对准精度的要求也越来越高,目前所说的光刻对准工艺一般分为粗对准和精对准。
当晶圆被送入光刻装置后,光刻装置会将掩膜版与晶圆对准,即精对准;精对准标记一般是一些相互平行的,具有一定间隔的光栅结构。所述精对准标记通常都是设置在晶圆的切割道上;然而由于现在14nm甚至更高的技术节点中,会大量增加越来越多的标记图案,这些标记图案会占用切割道的位置,会使得单片晶圆上能够有效放置芯片的数量减少,导致晶圆的利用率变低。
因此,急需一种方法能够提高单片晶圆上有效芯片的数量。
发明内容
本发明解决的问题是现有的单片晶圆的利用效率低,有效芯片的数量少。
为解决上述问题,本发明提供一种半导体形成方法,包括提供芯片,所述芯片具有虚拟器件区;在所述虚拟器件区形成对准标记。
可选的,所述对准标记包括用于对准第一方向的第一对准标识以及用于对准第二方向的第二对准标识。
可选的,所述第一对准标识与所述第二对准标识位于所述虚拟器件区的不同位置。
可选的,所述第一对准标识与所述第二对准标识位于所述虚拟器件区的拐角处。
可选的,所述第一对准标识与所述第二对准标识相垂直。
可选的,所述第一对准标识为中心对称图形,所述第二对准标识为中心对称图形。
可选的,所述第一对准标识、第二对准标识分别由光栅组构成,所述光栅组由等间距的光栅凹槽组成。
可选的,所述光栅凹槽的间距为0.1μm-1μm。
可选的,所述光栅凹槽为矩形,所述光栅凹槽的长度为10μm-30μm;所述光栅凹槽的宽度为0.1μm-1μm。
可选的,在所述虚拟器件区形成所述对准标记包括步骤:在所述虚拟器件区形成光刻胶层;将对准标记图形转移至所述光刻胶层上;以光刻胶层为掩膜,刻蚀所述光刻胶层下的膜层,形成所述对准标记。
还提供一种半导体结构,包括:芯片,所述芯片具有虚拟器件区;对准标记,位于所述虚拟器件区内。
与现有技术相比,本发明的技术方案具有以下优点:
在所述虚拟器件区形成对准标记,当芯片被送入光刻装置后,照明光会照射在所述对准标记上并发生衍射,对所述衍射光的信息进行采集,确定对准中心位置,一方面满足对准要求,并且将对准标记与其他对准标记图案分开后,提高了对准精度;另一方面有效利用了所述虚拟器件区,提高了晶圆的面积利用率。
附图说明
图1至图5是本发明一实施例提供的对准标记形成方法示意图;
图6是本发明一实施例提供的对准标记的图案示意图;
图7是本发明一实施例提供的半导体结构示意图;
图8是本发明又一实施例提供的对准标记的图案示意图;
图9是本发明另一实施例提供的半导体结构示意图。
具体实施方式
目前,精对准标记设置在晶圆的切割道上,由于半导体技术工艺刻蚀要求的提高,需要增加越来越多的标记图案,而这些图案都设置在切割道中,占据切割道的位置,使得切割道的距离加宽,从而单片晶圆上能够有效设置芯片的数量变少,利用率降低。
经研究发现,一般在芯片的外围边缘部有一部分区域为虚拟器件区,这一部分区域在现有半导体技术中一直没有获得有效的利用。可知,精对准主要有明场、暗场和光栅衍射几种技术。而目前光刻设备大多采用的精对准方式为光栅衍射。由精对准标记图案的面积可以确定,可将芯片外围的所述虚拟器件区进行利用,也就是将原本设置在所述切割道上的精对准标记图案设置在所述虚拟器件区。
本发明提供一种半导体形成方法,包括,提供芯片,所述芯片具有虚拟器件区;在所述虚拟器件区形成对准标记。当芯片被送入光刻装置后,照明光会照射在所述对准标记上并发生衍射,对所述衍射光的信息进行采集,确定对准中心位置,一方面满足对准要求,并且将对准标记与其他对准标记图案分开后,提高了对准精度;另一方面有效利用了所述虚拟器件区,提高了晶圆的面积利用率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图1至图5是本发明一实施例提供的对准标记形成方法示意图。
参考图1,提供芯片,所述芯片上包括芯片器件区Ⅰ,所述芯片器件区Ⅰ外围的虚拟器件区Ⅱ,所述虚拟器件区Ⅱ外围还包括密封器件区Ⅲ,在所述芯片外围为切割道(未图示)。
参考图2,在所述虚拟器件区Ⅱ表面形成光刻胶层10。具体的,形成所述光刻胶层10的方法为动态喷洒涂胶法,先进行低速旋转,使得光刻胶均匀扩散,然后高速旋转,使得在所述虚拟器件区Ⅱ形成均匀的所述光刻胶层10。
参考图3,将具有本发明所述对准标记300的图案转移至所述光刻胶层10上。具体步骤包括:将具有本实施例所述对准标记图案的掩膜置于所述芯片上方,然后使用高压汞灯、准分子激光器、X射线或电子束等作为曝光光源对芯片的所述虚拟器件区Ⅱ表面的光刻胶进行曝光,使得曝光区域的所述光刻胶层10与曝光光源产生化学反应,从而变得可溶于显影液,然后使用湿法显影,去除经曝光后发生化学反应的光刻胶层,形成光刻胶层开口。
参考图4,以所述光刻胶层10为掩膜,刻蚀所述光刻胶层10下的膜层,即刻蚀芯片的所述虚拟器件区Ⅱ,即在所述光刻胶开口位置进行刻,使得所述形成对准标记300转移到所述虚拟器件区Ⅱ。需要说明的是,根据所述虚拟器件区Ⅱ上被刻蚀的膜层材料的不用,相应用到的刻蚀方法不同。
参考图5,去除所述光刻胶层10,所述虚拟器件区Ⅱ上形成所述对准标记300。
图6是本发明一实施例提供的对准标记的图案示意图。
具体请参考图6,所述对准标记300包括第一结构,以及所述第一结构外围的第二结构,图中,所述第一结构为阴影部分表示,所述第二结构为纯色部分表示;所述第二结构以所述第一结构的中心为中心。所述对准标记300是由若干光栅组组成的,且所述光栅组为间隔一定距离的光栅凹槽。
所述第一结构包括第一光栅组101、第二光栅组102、第三光栅组103、第四光栅组104;其中,所述第一光栅组101、第二光栅组102、第三光栅组103、第四光栅组104中,相邻的两组光栅垂直。具体的,所述第一光栅组101与所述第三光栅组103的光栅方向与纸面的水平方向保持一致;所述第二光栅组102与所述第四光栅组104的光栅方向与纸面的垂直方向保持一致。
所述第二结构包括第一外光栅组201、第二外光栅组202、第三外光栅组203、第四外光栅组204;其中,所述第一外光栅组201、第二外光栅组202、第三外光栅组203、第四外光栅组204中,相邻的两组光栅垂直。
在其他实施例中,所述对准标记300的第一结构还可以为一个十字,或其他具有十字特征的图案,即具有与纸面的垂直方向以及水平方向的的相位特征,例如,所述第一结构由四组相互垂直的平行双线组成的双十字线形式;并且,所述第二结构也具有与纸面的垂直方向以及水平方向的的相位特征,同时以所述第一结构的中心为中心。
如上所述对准标记300,本质上还可以分为对准第一方向x的第一对准标识以及用于对准第二方向y的第二对准标识。
其中,所述第一结构与所述第二结构中具有与纸面的垂直方向相位特征部分组成用于对准第一方向x的第一对准标识;述第一结构与所述第二结构中具有与纸面的水平方向相位特征部分组成用于对准第二方向y的第二对准标识。
本实施例中,可以看出,图6中,所述第一光栅组101、第三光栅组103、第一外光栅组201、第三外光栅组203为相同方向的光栅组,且在对准过程中,用来对准第一方向x。为了方便描述,本文将所述第一光栅组101与第一外光栅组201打包成光栅A组;所述第三光栅组103与所述第三外光栅组203打包成光栅D组;可以看出所述光栅A组与光栅D组形成的图案为中心对称图形。可以得到,所述第一对准标识包括所述光栅A组与所述光栅D组。
相似的,所述第二光栅组102、第四光栅组104、第二外光栅组202、第四外光栅组204为相同方向的光栅组,且在对准过程中,用来对准第二方向y。为了方便描述,本文将所述第二光栅组102与第二外光栅组202打包成光栅C组;将所述第四光栅组104与所述第四外光栅组204打包成光栅B组;可以看出,所述光栅C组与所述光栅B组形成的图案为中心对称图形。可以得到,所述第二对准标识包括所述光栅C组与所述光栅B组。
需要说明的是,所述对准标记为光栅型对准标记,可知,对准过程中:将照明光照射在所述对准标记300上会发生衍射,衍射光携带有关于所述对准标记300的结构的全部相位信息。多级衍射光以不同角度从相位对准光栅上散开,通过空间滤波器滤掉零级光后,采集衍射光的衍射信息,经光电探测器和信号处理,确定对准中心位置,因此,将所述第一方向x以及第二方向y对准。
图7为本发明一实施例提供的形成对准标记的结构示意图。
参考图7,芯片上包括:芯片器件区Ⅰ与所述芯片器件区Ⅰ外围的虚拟器件区Ⅱ,如上所述对准标记300形成在所述芯片的虚拟器件区Ⅱ。本实施例中,所述对准标记300中,各光栅组中,即所述光栅A组、光栅B组、光栅C组、光栅D组中分别包含七条光栅凹槽,并且所述光栅凹槽的周期相同,所述光栅凹槽的周期相同,所述光栅凹槽的线宽和两条光栅之间的间距之和。
第二实施例
图8是本发明又一实施例提供的对准标记的图案示意图。
参考图8,在本实施例中,所述对准标记300为图6中的所述对准标识的结构被进行了有效拆分而来,在不影响所述对准标记300的功能的前提下,能够形成在所述虚拟器件区Ⅱ内。具体的,所述对准标记300包括对准第一方向x的第一对准标识以及对准第二方向y的第二对准标识,将所述第一对准标识与所述第二对准标识分开。将所述对准标记300进行拆分的目的是由于所述虚拟器件区Ⅱ的面积尺寸有限,拆分能够保障所述对准标记300完整的形成在所述虚拟器件区Ⅱ内。
在本实施例中,所述第一对准标识包括所述光栅A组与所述光栅D组,可以看出所述光栅A组与光栅D组具有相同方向的光栅组,形成的图案为中心对称图形。
所述第二对准标识包括光栅C组与所述光栅B组,可以看出,所述光栅C组与所述光栅B组具有相同方向的光栅组,形成的图案为中心对称图形。
图9是本发明另一实施例提供半导体结构示意图。
参考图9,在本实施例中,所述第一对准标识与所述第二对准标识位于所述虚拟器件区Ⅱ的拐角处。由于所述虚拟器件区Ⅱ的尺寸是有限的,若是不进行拆分,所述对准标记300会超出所述虚拟器件区Ⅱ的范围,那么会出现影响所述芯片器件区Ⅰ或芯片上其他的区域功能。进一步,所述虚拟器件区Ⅱ的拐角处的空间更利于本实施例中的所述对准标记,所以,本实施例中,将所述第一对准标识与所述第二对准标识分别设置在所述虚拟器件区Ⅱ的拐角位置。
在其他实施例中,所述第一对准标识与所述第二对准标识位于所述虚拟器件区Ⅱ的不同位置,根据所述芯片器件的具体情况,形成在所述虚拟器件区Ⅱ内即可。
本实施例中,所述对准标记300中,各光栅组中分别包含七条光栅凹槽,即所述光栅A组、光栅B组、光栅C组、光栅D组中分别包含七条光栅凹槽,并且所述光栅凹槽的周期相同,所述光栅凹槽的周期相同即所述光栅凹槽的线宽和两条光栅之间的间距之和。
还提供一种包括上述实施例中形成方法的半导体结构,包括:芯片,所述芯片具有虚拟器件区Ⅱ;对准标记300,位于所述虚拟器件区Ⅱ内。当芯片被送入光刻装置后,照明光会照射在所述对准标记300上并发生衍射,对所述衍射光的信息进行采集,确定对准中心位置,与曝光装置自身所存储的预设对准标记进行对比,将掩膜版与芯片进行对准,由于本发明的对准标记300与所在的切割道内的其他对准图案相分开,在进行对准的过程中,减小了光干涉计之间的干扰,更容易能识别所述对准标记,提升了自身的分辨力,从而提高了光刻时的对准精度;另一方面,有效利用了芯片的虚拟器件区Ⅱ,在整体上节约了空间,能够提高晶圆的面积利用率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体形成方法,其特征在于,包括:
提供芯片,所述芯片具有虚拟器件区;
在所述虚拟器件区形成对准标记;
所述对准标记包括用于对准第一方向的第一对准标识以及用于对准第二方向的第二对准标识;
所述第一对准标识、第二对准标识分别由光栅组构成,所述光栅组由等间距的光栅凹槽。
2.如权利要求1所述形成方法,其特征在于,所述第一对准标识与所述第二对准标识位于所述虚拟器件区的不同位置。
3.如权利要求2所述形成方法,其特征在于,所述第一对准标识与所述第二对准标识位于所述虚拟器件区的拐角处。
4.如权利要求1所述形成方法,其特征在于,所述第一对准标识与所述第二对准标识相垂直。
5.如权利要求4所述形成方法,其特征在于,所述第一对准标识为中心对称图形,所述第二对准标识为中心对称图形。
6.如权利要求1所述形成方法,其特征在于,所述光栅凹槽的间距为0.1μm-1μm。
8.如权利要求1所述形成方法,其特征在于,所述光栅凹槽为矩形,所述光栅凹槽的长度为10μm-30μm;所述光栅凹槽的宽度为0.1μm-1μm。
9.如权利要求1所述形成方法,其特征在于,在所述虚拟器件区形成所述对准标记包括步骤:
在所述虚拟器件区形成光刻胶层;
将对准标记图形转移至所述光刻胶层上;
以光刻胶层为掩膜,刻蚀所述光刻胶层下的膜层,形成所述对准标记。
10.一种采用权利要求1~9任一方法形成的半导体结构,其特征在于,包括:
芯片,所述芯片具有虚拟器件区;
对准标记,位于所述虚拟器件区内;
所述对准标记包括用于对准第一方向的第一对准标识以及用于对准第二方向的第二对准标识;
所述第一对准标识、第二对准标识分别由光栅组构成,所述光栅组由等间距的光栅凹槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910392044.6A CN111916425B (zh) | 2019-05-10 | 2019-05-10 | 半导体形成方法及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910392044.6A CN111916425B (zh) | 2019-05-10 | 2019-05-10 | 半导体形成方法及其结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111916425A CN111916425A (zh) | 2020-11-10 |
CN111916425B true CN111916425B (zh) | 2022-12-16 |
Family
ID=73242705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910392044.6A Active CN111916425B (zh) | 2019-05-10 | 2019-05-10 | 半导体形成方法及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111916425B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864163B (zh) * | 2021-01-05 | 2021-12-07 | 长江存储科技有限责任公司 | 一种虚拟沟道孔的制备方法及三维存储器 |
CN112908917B (zh) * | 2021-01-29 | 2023-11-17 | 福建省晋华集成电路有限公司 | 半导体结构及其加工方法 |
CN112908903B (zh) * | 2021-02-19 | 2024-04-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 标记装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3519579B2 (ja) * | 1997-09-09 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP2004296905A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Corp | 半導体装置 |
JP2005012065A (ja) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006108571A (ja) * | 2004-10-08 | 2006-04-20 | Nec Electronics Corp | 半導体装置 |
JP2007335459A (ja) * | 2006-06-12 | 2007-12-27 | Fujitsu Ltd | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 |
KR100859634B1 (ko) * | 2007-05-16 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 장치 및 이의 제조 방법 |
JP2009289866A (ja) * | 2008-05-28 | 2009-12-10 | Casio Comput Co Ltd | 半導体装置の製造方法 |
US8513821B2 (en) * | 2010-05-21 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Overlay mark assistant feature |
JP2014229726A (ja) * | 2013-05-22 | 2014-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2019
- 2019-05-10 CN CN201910392044.6A patent/CN111916425B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111916425A (zh) | 2020-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10163806B2 (en) | Photolithography alignment mark structures and semiconductor structures | |
CN111916425B (zh) | 半导体形成方法及其结构 | |
EP1395877B1 (en) | Lithographic method of manufacturing a device | |
CN201138424Y (zh) | 用于投影镜头转换的晶片对准的对准标记机构 | |
CN101458443A (zh) | 光掩模版及其制作方法、图形化的方法 | |
TWI246111B (en) | Composite patterning with trenches | |
CN112731759B (zh) | 光掩膜版的形成方法及光掩膜版 | |
CN112799279B (zh) | 掩膜版 | |
CN116560193A (zh) | 掩膜版和芯片的形成方法 | |
CN104281010B (zh) | 形成方法和基板 | |
JPH0722308A (ja) | 半導体素子の露光方法およびダミーマスク | |
JPH0450730B2 (zh) | ||
US6977715B2 (en) | Method for optimizing NILS of exposed lines | |
US7601485B2 (en) | Exposure method | |
US6649452B2 (en) | Method for manufacturing a lithographic reticle for transferring an integrated circuit design to a semiconductor wafer | |
US11094644B2 (en) | Integrated circuit with scribe lane patterns for defect reduction | |
JPH0787174B2 (ja) | パタ−ン形成方法 | |
US20230194976A1 (en) | Overlay target design for improved target placement accuracy | |
JPS6223862B2 (zh) | ||
KR20030041015A (ko) | 반도체소자의 정렬마크 | |
KR100253581B1 (ko) | 리소그라피 공정방법 | |
CN1577091A (zh) | 利用多投影掩模制造多个电路图案的方法和设备 | |
US9366969B2 (en) | Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication | |
US8472005B2 (en) | Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication | |
JP2585607B2 (ja) | 半導体ウエハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |