JP2585607B2 - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JP2585607B2 JP2585607B2 JP62167626A JP16762687A JP2585607B2 JP 2585607 B2 JP2585607 B2 JP 2585607B2 JP 62167626 A JP62167626 A JP 62167626A JP 16762687 A JP16762687 A JP 16762687A JP 2585607 B2 JP2585607 B2 JP 2585607B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- alignment
- alignment mark
- diffracted light
- wafer according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウエハに関し、特に、高集積の半導
体集積回路装置を製造するための半導体ウエハに適用し
て有効な技術に関するものである。
体集積回路装置を製造するための半導体ウエハに適用し
て有効な技術に関するものである。
近年、高集積の半導体集積回路装置を製造する場合に
は、半導体ウエハの露光を縮小投影型露光装置により行
うことが多くなってきている。従来、この縮小投影型露
光装置により露光を行う際の半導体ウエハのアラインメ
ントは次のようにして行われている。すなわち、半導体
ウエハにヘリウム−ネオン（He−Ne）レーザーによるシ
ート状のレーザー光を当てつつこの半導体ウエハをその
面内で移動させ、この半導体ウエハのスクライブ領域に
周期的に配列された例えば７個の正方形状のパターンか
ら成るアラインメントマークが前記レーザー光に当たっ
た時に生ずる回折光を所定の検出系で検出することによ
りアラインメントが行われている（例えば、ジャーナ
ル オブ バキューム アンド テクノロジー、第16
巻、第６号、11月/12月、1979年、第1954頁から第1958
頁（J.Vac.Sci.Technol.,Vol.16,No.6,Nov./Dec.1979,p
p.1954−1958 エスピーアイイー、第538巻、オプテ
ィカル マイクロリソグラフィー IV（1985年）、第９
頁から第16頁（SPIE Vol.538 Optical Microlithograph
y IV（1985）,pp.9−16）。
は、半導体ウエハの露光を縮小投影型露光装置により行
うことが多くなってきている。従来、この縮小投影型露
光装置により露光を行う際の半導体ウエハのアラインメ
ントは次のようにして行われている。すなわち、半導体
ウエハにヘリウム−ネオン（He−Ne）レーザーによるシ
ート状のレーザー光を当てつつこの半導体ウエハをその
面内で移動させ、この半導体ウエハのスクライブ領域に
周期的に配列された例えば７個の正方形状のパターンか
ら成るアラインメントマークが前記レーザー光に当たっ
た時に生ずる回折光を所定の検出系で検出することによ
りアラインメントが行われている（例えば、ジャーナ
ル オブ バキューム アンド テクノロジー、第16
巻、第６号、11月/12月、1979年、第1954頁から第1958
頁（J.Vac.Sci.Technol.,Vol.16,No.6,Nov./Dec.1979,p
p.1954−1958 エスピーアイイー、第538巻、オプテ
ィカル マイクロリソグラフィー IV（1985年）、第９
頁から第16頁（SPIE Vol.538 Optical Microlithograph
y IV（1985）,pp.9−16）。
しかしながら、本発明者の検討によれば、前記従来技
術は次のような問題を有する。すなわち、例えば半導体
集積回路装置の製造において配線形成用のアルミニウム
膜を例えばスパッタ法により形成する際に、下地の絶縁
膜に設けられているアラインメントマークのパターン端
部近傍におけるこのアルミニウム膜のステップカバレッ
ジ（段差被覆性）はパターンの配列方向に垂直な断面で
見た場合左右非対称となる。このため、アラインメント
マークによる回折光の強度分布が左右非対称となり、こ
の結果アラインメントの精度が低下してしまうという問
題があった。
術は次のような問題を有する。すなわち、例えば半導体
集積回路装置の製造において配線形成用のアルミニウム
膜を例えばスパッタ法により形成する際に、下地の絶縁
膜に設けられているアラインメントマークのパターン端
部近傍におけるこのアルミニウム膜のステップカバレッ
ジ（段差被覆性）はパターンの配列方向に垂直な断面で
見た場合左右非対称となる。このため、アラインメント
マークによる回折光の強度分布が左右非対称となり、こ
の結果アラインメントの精度が低下してしまうという問
題があった。
本発明の目的は、アラインメントの精度の向上を図る
ことができる技術を提供することにある。
ことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
すなわち、複数のパターンの配列方向に平行な端部に
これらのパターンの周期のほぼ1/5である小さな周期の
凹凸を設けたことによって、この端部による回折光が検
出系に取り込まれない形状としている。
これらのパターンの周期のほぼ1/5である小さな周期の
凹凸を設けたことによって、この端部による回折光が検
出系に取り込まれない形状としている。
上記した手段によれば、複数のパターンの端部がそれ
らの配列方向に垂直な断面で見た場合に左右非対称性と
なった場合やパターン端部に平面形状の非対称性が生じ
た場合においても、この端部による回折光は検出系に取
り込まれることがなく、パターンの周期に応じて生ずる
本来の回折光だけが検出系で検出されるので、この回折
光の検出信号にもとづいて正確なアラインメントを行う
ことができ、従ってアラインメントの精度の向上を図る
ことができる。
らの配列方向に垂直な断面で見た場合に左右非対称性と
なった場合やパターン端部に平面形状の非対称性が生じ
た場合においても、この端部による回折光は検出系に取
り込まれることがなく、パターンの周期に応じて生ずる
本来の回折光だけが検出系で検出されるので、この回折
光の検出信号にもとづいて正確なアラインメントを行う
ことができ、従ってアラインメントの精度の向上を図る
ことができる。
以下、本発明の一実施例を図面を用いて具体的に説明
する。
する。
なお、実施例を説明するための全図において、同一機
能を有するものには同一符号を付け、その繰り返しの説
明は省略する。
能を有するものには同一符号を付け、その繰り返しの説
明は省略する。
第１図は、本発明の一実施例による４メガビットのダ
イナミックRAM（Random Access Memory）の製造途中の
半導体ウエハを示す平面図であって、配線形成用のアル
ミニウム膜の上にフォトレジストを塗布した状態を示
す。
イナミックRAM（Random Access Memory）の製造途中の
半導体ウエハを示す平面図であって、配線形成用のアル
ミニウム膜の上にフォトレジストを塗布した状態を示
す。
第１図に示すように、例えばｐ型シリコンウエハのよ
うな半導体ウエハ１にスクライブ領域1aにより互いに分
離された多数のチップ領域1bが設けられている。なお、
このスクライブ領域1aの幅は例えば70μｍである。この
チップ領域1bが１個のダイナミックRAMを構成する。ま
た、互いに隣接するチップ領域1bの間の各スクライブ領
域1aには、アラインメントマーク２が設けられている。
うな半導体ウエハ１にスクライブ領域1aにより互いに分
離された多数のチップ領域1bが設けられている。なお、
このスクライブ領域1aの幅は例えば70μｍである。この
チップ領域1bが１個のダイナミックRAMを構成する。ま
た、互いに隣接するチップ領域1bの間の各スクライブ領
域1aには、アラインメントマーク２が設けられている。
第２図に示すように、このアラインメントマーク２
は、互いに隣接して周期P1で配列された例えば７個のア
ラインメントマーク2a〜2gにより構成されている。各ア
ラインメントマーク2a〜2gは、周期P2で周期的に配列さ
れた例えば７個のパターン2hから成る。なお、前記周期
P1は例えば20μｍであり、前記周期P2は例えば８μｍで
ある。
は、互いに隣接して周期P1で配列された例えば７個のア
ラインメントマーク2a〜2gにより構成されている。各ア
ラインメントマーク2a〜2gは、周期P2で周期的に配列さ
れた例えば７個のパターン2hから成る。なお、前記周期
P1は例えば20μｍであり、前記周期P2は例えば８μｍで
ある。
第３図に示すように、前記パターン2hの二辺の長さは
ａ、ｂである。また、このパターン2hには、それらの配
列方向に平行な端部に凹凸2iが設けられている。この凹
凸2iの周期P3は、前記パターン2hの周期P2の1/5、すな
わちP2/5である。なお、前記長さａ、ｂはそれぞれ例え
ば４μｍ、7.2μｍであり、前記周期P3は例えば1.6μｍ
である。また、この凹凸2iの深さｄは例えば1.6μｍで
ある。
ａ、ｂである。また、このパターン2hには、それらの配
列方向に平行な端部に凹凸2iが設けられている。この凹
凸2iの周期P3は、前記パターン2hの周期P2の1/5、すな
わちP2/5である。なお、前記長さａ、ｂはそれぞれ例え
ば４μｍ、7.2μｍであり、前記周期P3は例えば1.6μｍ
である。また、この凹凸2iの深さｄは例えば1.6μｍで
ある。
第４図は、第３図のＡ−Ａ線に沿っての断面図であ
る。
る。
第４図に示すように、前記半導体ウエハ１の表面には
例えばSiO2膜のような絶縁膜３が設けられ、この絶縁膜
３上に例えばプラズマCVD法により形成されたSiO膜のよ
うな絶縁膜４、例えばスピンオンガラス（SOG）膜のよ
うな絶縁膜５及び例えばプラズマCVD法により形成され
たSiO膜のような絶縁膜６が設けられている。そして、
これらの絶縁膜４、５、６に設けられた開口により前記
パターン2hが構成されている。なお、これらの絶縁膜
４、５、６の膜厚は、それぞれ例えば2000Å、1400Å及
び4000Åである。また、符号７は例えばアルミニウム膜
であり、このアルミニウム膜７の上にフォトレジスト８
が塗布されている。なお、このアルミニウム膜７の膜厚
は例えば8000Åである。この場合、前記アルミニウム膜
７は、スパッタ法等により形成する際にアルミニウム原
子が前記パターン2hに対して左右対称的に入射しなこと
に起因して、このパターン2hの近傍におけるステップカ
バレッジが左右非対称となっている。
例えばSiO2膜のような絶縁膜３が設けられ、この絶縁膜
３上に例えばプラズマCVD法により形成されたSiO膜のよ
うな絶縁膜４、例えばスピンオンガラス（SOG）膜のよ
うな絶縁膜５及び例えばプラズマCVD法により形成され
たSiO膜のような絶縁膜６が設けられている。そして、
これらの絶縁膜４、５、６に設けられた開口により前記
パターン2hが構成されている。なお、これらの絶縁膜
４、５、６の膜厚は、それぞれ例えば2000Å、1400Å及
び4000Åである。また、符号７は例えばアルミニウム膜
であり、このアルミニウム膜７の上にフォトレジスト８
が塗布されている。なお、このアルミニウム膜７の膜厚
は例えば8000Åである。この場合、前記アルミニウム膜
７は、スパッタ法等により形成する際にアルミニウム原
子が前記パターン2hに対して左右対称的に入射しなこと
に起因して、このパターン2hの近傍におけるステップカ
バレッジが左右非対称となっている。
なお、第４図には絶縁膜４、５、６に設けられた開口
により構成されたパターン2hを示したが、第５図に示す
ように、これらの絶縁膜４、５、６をパターン2hの形状
に残すことによりこのパターン2hを構成してもよい。
により構成されたパターン2hを示したが、第５図に示す
ように、これらの絶縁膜４、５、６をパターン2hの形状
に残すことによりこのパターン2hを構成してもよい。
第６図は、半導体ウエハ１のチップ領域1bに設けられ
ているMOSFETを示す平面図であり、第７図は、第６図の
Ｂ−Ｂ線に沿っての断面図である。
ているMOSFETを示す平面図であり、第７図は、第６図の
Ｂ−Ｂ線に沿っての断面図である。
第６図及び第７図に示すように、チップ領域1bにおい
ては、半導体ウエハ１の表面に例えばSiO2膜のようなフ
ィールド絶縁膜９が選択的に設けられ、これによって素
子間分離が行われている。符号10は、例えば多結晶シリ
コン膜から成るゲート電極である。前記フィールド絶縁
膜９で囲まれた活性領域中には、このゲート電極10に対
して自己整合的に例えばn+型のソース領域11及びドレイ
ン領域12が設けられている。そして、これらのゲート電
極10、ソース領域11及びドレイン領域12によりｎチャネ
ルMOSFETが構成されている。なお、符号13は、前記ゲー
ト電極10の側面に設けられた例えばSiO2のような絶縁物
から成る側壁であり、前記ｎチャネルMOSFETをLDD（Lig
htly Doped Drain）構造とするためのものである。ま
た、符号14は、前記ゲート電極10を覆うように設けられ
ている例えばSiO2膜のような絶縁膜であり、符号15は、
この絶縁膜14上に設けられている例えばリンシリケート
ガラス（PSG）膜のような絶縁膜である。なお、これら
の絶縁膜14、15の膜厚は、それぞれ例えば2000Å及び50
00Åである。これらの絶縁膜14、15にはコンタクトホー
ルC1が設けられ、このコンタクトホールC1を通じて例え
ば一層目のアルミニウム膜から成る配線16が前記ゲート
電極10に接続されている。さらに、絶縁膜４、５、６に
はコンタクトホールC2が設けられ、アルミニウム膜７は
このコンタクトホールC2を通じて前記配線16に接続され
ている。
ては、半導体ウエハ１の表面に例えばSiO2膜のようなフ
ィールド絶縁膜９が選択的に設けられ、これによって素
子間分離が行われている。符号10は、例えば多結晶シリ
コン膜から成るゲート電極である。前記フィールド絶縁
膜９で囲まれた活性領域中には、このゲート電極10に対
して自己整合的に例えばn+型のソース領域11及びドレイ
ン領域12が設けられている。そして、これらのゲート電
極10、ソース領域11及びドレイン領域12によりｎチャネ
ルMOSFETが構成されている。なお、符号13は、前記ゲー
ト電極10の側面に設けられた例えばSiO2のような絶縁物
から成る側壁であり、前記ｎチャネルMOSFETをLDD（Lig
htly Doped Drain）構造とするためのものである。ま
た、符号14は、前記ゲート電極10を覆うように設けられ
ている例えばSiO2膜のような絶縁膜であり、符号15は、
この絶縁膜14上に設けられている例えばリンシリケート
ガラス（PSG）膜のような絶縁膜である。なお、これら
の絶縁膜14、15の膜厚は、それぞれ例えば2000Å及び50
00Åである。これらの絶縁膜14、15にはコンタクトホー
ルC1が設けられ、このコンタクトホールC1を通じて例え
ば一層目のアルミニウム膜から成る配線16が前記ゲート
電極10に接続されている。さらに、絶縁膜４、５、６に
はコンタクトホールC2が設けられ、アルミニウム膜７は
このコンタクトホールC2を通じて前記配線16に接続され
ている。
次に、縮小投影露光装置を用いて半導体ウエハ１を露
光する際のアラインメントを行う方法について説明す
る。
光する際のアラインメントを行う方法について説明す
る。
第８図は、縮小投影型露光装置のアラインメント光学
系を示す図である（エスピーアイイー、第538巻、オプ
ティカル マイクロリソグラフィー IV（1985年）、第
９頁から第16頁（SPIE Vol.538 Optical Microlithogra
phy IV（1985）,pp.9−16）。
系を示す図である（エスピーアイイー、第538巻、オプ
ティカル マイクロリソグラフィー IV（1985年）、第
９頁から第16頁（SPIE Vol.538 Optical Microlithogra
phy IV（1985）,pp.9−16）。
第８図に示すように、このアラインメント光学系にお
いては、例えばHe−Neレーザー17からレーザー光18が発
振される。このレーザー光18は、レンズL1、L2によりシ
ート状の断面形状（第９図参照）とされた後、ビームス
プリッタBSでＸ、Ｙ方向のレーザー光に分割される。こ
れらのレーザー光18は、レンズL3を通って反射鏡19で反
射された後、縮小投影レンズ20により半導体ウエハ１の
表面に入射する。
いては、例えばHe−Neレーザー17からレーザー光18が発
振される。このレーザー光18は、レンズL1、L2によりシ
ート状の断面形状（第９図参照）とされた後、ビームス
プリッタBSでＸ、Ｙ方向のレーザー光に分割される。こ
れらのレーザー光18は、レンズL3を通って反射鏡19で反
射された後、縮小投影レンズ20により半導体ウエハ１の
表面に入射する。
このようにしてレーザー光18を半導体ウエハ１に入射
させた状態でXYステージ（図示せず）により半導体ウエ
ハ１を移動させることにより、第９図に示すように、ア
ラインメントマーク２がレーザー光18に向かって移動す
る。このアラインメントマーク２がレーザー光18に当た
ると、第８図に示すように、このアラインメントマーク
２から回折光21が生じる。
させた状態でXYステージ（図示せず）により半導体ウエ
ハ１を移動させることにより、第９図に示すように、ア
ラインメントマーク２がレーザー光18に向かって移動す
る。このアラインメントマーク２がレーザー光18に当た
ると、第８図に示すように、このアラインメントマーク
２から回折光21が生じる。
この回折光21は、縮小投影レンズ20内を上述と逆向き
に進行し、反射鏡19、レンズL3、ビームスプリッタBS、
レンズL4及び空間フィルター22を通った後、レンズL5に
より例えばフォトダイオードのような光電センサＳの受
光面に収束されて検出される。この光電センサＳによる
回折光21の検出信号は、図示省略した信号処理系により
処理され、その結果にもとづいて半導体ウエハ１のアラ
インメントが行われる。なお、前記空間フィルター22
は、０次の回折光21のみをカットする役割を果たす。
に進行し、反射鏡19、レンズL3、ビームスプリッタBS、
レンズL4及び空間フィルター22を通った後、レンズL5に
より例えばフォトダイオードのような光電センサＳの受
光面に収束されて検出される。この光電センサＳによる
回折光21の検出信号は、図示省略した信号処理系により
処理され、その結果にもとづいて半導体ウエハ１のアラ
インメントが行われる。なお、前記空間フィルター22
は、０次の回折光21のみをカットする役割を果たす。
前記回折光21の回折角θは次式で示される。
θ＝sin-1（Ｎλ/P2） ここで、Ｎは回折の次数、λはHe−Neレーザー光18の
波長である。上式にP2＝８μｍ、λ＝633nmを代入し、
Ｎ＝１、２、３、４、５に対するθｎを計算するとそれ
ぞれ4.5゜、9.1゜、13.7゜、18.5゜、23.3゜となる。通
常は、１次から４次までの回折光21が検出されるように
アラインメント光学系が設計されている。
波長である。上式にP2＝８μｍ、λ＝633nmを代入し、
Ｎ＝１、２、３、４、５に対するθｎを計算するとそれ
ぞれ4.5゜、9.1゜、13.7゜、18.5゜、23.3゜となる。通
常は、１次から４次までの回折光21が検出されるように
アラインメント光学系が設計されている。
この場合、第４図又は第５図に示すように、アライン
メントマーク２を構成するパターン2hの端部近傍におい
ては既述のようにアルミニウム膜７のステップカバレッ
ジが左右非対称であるが、この非対称性があっても次の
ような理由により回折光21の強度分布に左右非対称性が
生ずることがない。すなわち、本実施例においては、第
２図及び第３図に示すように、パターン2hの端部にP2/5
の周期の凹凸2iが設けられているので、この端部ではこ
の凹凸2iによる１次回折光の回折角度は周期P2の場合の
５次回折光の回折角度（23.3゜）と等しい。既述のよう
に、この５次回折光は検出系に取り込まれないようにア
ラインメント光学系が設計されているので、上述の凹凸
2iによる１次回折光は検出系に取り込まれない。従っ
て、パターン2hの端部近傍におけるアルミニウム膜７の
ステップカバレッジが左右非対称であっても回折光21の
強度分布に左右非対称性が生ずることがない。これによ
って、この回折光21の検出信号にもとづいて半導体ウエ
ハ１を移動させることによりアラインメントを正確に行
うことができる。このため、アラインメントの精度の向
上を図ることができる。例えば、従来のアラインメント
精度は、３σ（σは位置ずれ量の標準偏差）で約0.4μ
ｍであったのに対し、本実施例によれば、これを例えば
約0.15μｍ以下と著しく小さくすることができ、アライ
ンメントの精度が著しく向上することがわかる。なお、
パターン2hの端部近傍に平面形状の左右非対称性が生じ
た場合も上述と同様に回折光21の強度分布に左右非対称
性が生ずることがなく、従ってアラインメントの精度の
向上を図ることができる。また、第２図に示すように、
前記アラインメントマーク２は７個のアラインメントマ
ーク2a〜2gから成るので、これらのアラインメントマー
ク2a〜2gによる回折光21の検出により得られたアライン
メント位置としてこれらの平均値をとることができ、こ
れによってアラインメントの精度をより一層向上させる
ことができる。
メントマーク２を構成するパターン2hの端部近傍におい
ては既述のようにアルミニウム膜７のステップカバレッ
ジが左右非対称であるが、この非対称性があっても次の
ような理由により回折光21の強度分布に左右非対称性が
生ずることがない。すなわち、本実施例においては、第
２図及び第３図に示すように、パターン2hの端部にP2/5
の周期の凹凸2iが設けられているので、この端部ではこ
の凹凸2iによる１次回折光の回折角度は周期P2の場合の
５次回折光の回折角度（23.3゜）と等しい。既述のよう
に、この５次回折光は検出系に取り込まれないようにア
ラインメント光学系が設計されているので、上述の凹凸
2iによる１次回折光は検出系に取り込まれない。従っ
て、パターン2hの端部近傍におけるアルミニウム膜７の
ステップカバレッジが左右非対称であっても回折光21の
強度分布に左右非対称性が生ずることがない。これによ
って、この回折光21の検出信号にもとづいて半導体ウエ
ハ１を移動させることによりアラインメントを正確に行
うことができる。このため、アラインメントの精度の向
上を図ることができる。例えば、従来のアラインメント
精度は、３σ（σは位置ずれ量の標準偏差）で約0.4μ
ｍであったのに対し、本実施例によれば、これを例えば
約0.15μｍ以下と著しく小さくすることができ、アライ
ンメントの精度が著しく向上することがわかる。なお、
パターン2hの端部近傍に平面形状の左右非対称性が生じ
た場合も上述と同様に回折光21の強度分布に左右非対称
性が生ずることがなく、従ってアラインメントの精度の
向上を図ることができる。また、第２図に示すように、
前記アラインメントマーク２は７個のアラインメントマ
ーク2a〜2gから成るので、これらのアラインメントマー
ク2a〜2gによる回折光21の検出により得られたアライン
メント位置としてこれらの平均値をとることができ、こ
れによってアラインメントの精度をより一層向上させる
ことができる。
上述のようにしてＸ、Ｙ方向のアラインメントを精度
良く行った後、第８図に示すように、レチクル23の上方
に設けられた例えば水銀ランプ（図示せず）のｇ線（波
長436nm）によりステップアンドリピートで半導体ウエ
ハ１表面のフォトレジスト８の露光を行う。なお、用い
る縮小投影露光装置は例えば5:1のものであり、その結
像レンズの開口数NAは例えば0.42又は0.45であり、前記
ｇ線のコヒーレンシは例えば0.5である。
良く行った後、第８図に示すように、レチクル23の上方
に設けられた例えば水銀ランプ（図示せず）のｇ線（波
長436nm）によりステップアンドリピートで半導体ウエ
ハ１表面のフォトレジスト８の露光を行う。なお、用い
る縮小投影露光装置は例えば5:1のものであり、その結
像レンズの開口数NAは例えば0.42又は0.45であり、前記
ｇ線のコヒーレンシは例えば0.5である。
この後、前記フォトレジスト８の現像を行い、これに
よって形成されたフォトレジストパターンをマスクとし
て前記アルミニウム膜７をエッチングすることにより配
線を形成する。
よって形成されたフォトレジストパターンをマスクとし
て前記アルミニウム膜７をエッチングすることにより配
線を形成する。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
例えば、第10図に示すようなアラインメントマーク２
を用いても上述の実施例と同様の効果がある。また、第
11図に示すように各パターン2hの端部をそれらの配列方
向に対して傾斜した面のみにより構成してもよい。この
場合には、パターン2hの端部による反射光及び回折光の
方向はこれらのパターン2hの配列方向からずれるので、
前記反射光及び回折光21は上述の実施例と同様に回折光
の検出系に取り込まれず、従ってアラインメントの精度
の向上を図ることができる。さらに、第12図に示すよう
に、各パターン2hの配列方向に垂直な方向の長さを徐々
に変化させ、P2＝∞となるようにすることによっても上
述の実施例と同様な効果がある。
を用いても上述の実施例と同様の効果がある。また、第
11図に示すように各パターン2hの端部をそれらの配列方
向に対して傾斜した面のみにより構成してもよい。この
場合には、パターン2hの端部による反射光及び回折光の
方向はこれらのパターン2hの配列方向からずれるので、
前記反射光及び回折光21は上述の実施例と同様に回折光
の検出系に取り込まれず、従ってアラインメントの精度
の向上を図ることができる。さらに、第12図に示すよう
に、各パターン2hの配列方向に垂直な方向の長さを徐々
に変化させ、P2＝∞となるようにすることによっても上
述の実施例と同様な効果がある。
また、上述の実施例においては、本発明を４メガビッ
トのダイナミックRAMを製造する場合に適用した場合に
ついて説明したが、これと異なる集積度のダイナミック
RAMは勿論、例えば高速のバイポーラメモリのようなバ
イポーラLSIを製造する場合に本発明を適用することが
できる。
トのダイナミックRAMを製造する場合に適用した場合に
ついて説明したが、これと異なる集積度のダイナミック
RAMは勿論、例えば高速のバイポーラメモリのようなバ
イポーラLSIを製造する場合に本発明を適用することが
できる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、アラインメントの精度の向上を図ることが
できる。
できる。
第１図は、本発明の一実施例による４メガビットのダイ
ナミックRAMの製造途中の半導体ウエハを示す平面図、 第２図は、第１図に示す半導体ウエハのスクライブ領域
に設けられたアラインメントマークを拡大して示す平面
図、 第３図は、第２図に示すアラインメントマークを構成す
るパターンを拡大して示す平面図、 第４図及び第５図は、第３図のＡ−Ａ線に沿っての断面
図、 第６図は、第１図に示す半導体ウエハのチップ領域に設
けられたMOSFETを示す平面図、 第７図は、第６図のＢ−Ｂ線に沿っての断面図、 第８図は、縮小投影型露光装置のアラインメント光学系
を示す図、 第９図は、半導体ウエハに設けられたアラインメントマ
ークがレーザー光に向かって移動する状態を示す平面
図、 第10図〜第12図は、本発明の変形例を説明するための平
面図である。 図中、１……半導体ウエハ、1a……スクライブ領域、1b
……チップ領域、２……アラインメントマーク、2h……
パターン、2i……凹凸、７……アルミニウム膜、８……
フォトレジスト、17……He−Neレーザー、18……レーザ
ー光、20……縮小投影レンズ、21……回折光、Ｓ……光
電センサである。
ナミックRAMの製造途中の半導体ウエハを示す平面図、 第２図は、第１図に示す半導体ウエハのスクライブ領域
に設けられたアラインメントマークを拡大して示す平面
図、 第３図は、第２図に示すアラインメントマークを構成す
るパターンを拡大して示す平面図、 第４図及び第５図は、第３図のＡ−Ａ線に沿っての断面
図、 第６図は、第１図に示す半導体ウエハのチップ領域に設
けられたMOSFETを示す平面図、 第７図は、第６図のＢ−Ｂ線に沿っての断面図、 第８図は、縮小投影型露光装置のアラインメント光学系
を示す図、 第９図は、半導体ウエハに設けられたアラインメントマ
ークがレーザー光に向かって移動する状態を示す平面
図、 第10図〜第12図は、本発明の変形例を説明するための平
面図である。 図中、１……半導体ウエハ、1a……スクライブ領域、1b
……チップ領域、２……アラインメントマーク、2h……
パターン、2i……凹凸、７……アルミニウム膜、８……
フォトレジスト、17……He−Neレーザー、18……レーザ
ー光、20……縮小投影レンズ、21……回折光、Ｓ……光
電センサである。
Claims (9)
- 【請求項１】周期的に配列された複数のパターンから成
るアラインメントマークを有し、前記アラインメントマ
ークによる回折光を検出系で検出することによりアライ
ンメントを行うようにした半導体ウエハであって、前記
複数のパターンの前記配列方向に平行な端部にこれらの
パターンの周期のほぼ1/5である小さな周期の凹凸を設
けたことによって、この端部による回折光が前記検出系
に取り込まれない形状としたことを特徴とする半導体ウ
エハ。 - 【請求項２】前記パターンの個数が７個であることを特
徴とする特許請求の範囲第１項記載の半導体ウエハ。 - 【請求項３】前記アラインメントマークを互いに隣接し
て複数組設けたことを特徴とする特許請求の範囲第１項
又は第２項記載の半導体ウエハ。 - 【請求項４】前記アラインメントマークの個数が７個で
あることを特徴とする特許請求の範囲第１項乃至第３項
のいずれか一項記載の半導体ウエハ。 - 【請求項５】前記アラインメントマークの検出に用いる
光がヘリウム−ネオンレーザーによるレーザー光である
ことを特徴とする特許請求の範囲第１項乃至第４項のい
ずれか一項記載の半導体ウエハ。 - 【請求項６】前記アラインメントマークが縮小投影型露
光装置により露光を行う際に用いるアラインメントマー
クであることを特徴とする特許請求の範囲第１項乃至第
５項のいずれか一項記載の半導体ウエハ。 - 【請求項７】前記アラインメントマークが配線形成のた
めの露光を行う際に用いるアラインメントマークである
ことを特徴とする特許請求の範囲第１項乃至第６項のい
ずれか一項記載の半導体ウエハ。 - 【請求項８】前記アラインメントマークを前記半導体ウ
エハのスクライブ領域に設けたことを特徴とする特許請
求の範囲第１項乃至第７項のいずれか一項記載の半導体
ウエハ。 - 【請求項９】前記半導体ウエハがダイナミックRAMを製
造するための半導体ウエハであることを特徴とする特許
請求の範囲第１項乃至第８項のいずれか一項記載の半導
体ウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167626A JP2585607B2 (ja) | 1987-07-03 | 1987-07-03 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167626A JP2585607B2 (ja) | 1987-07-03 | 1987-07-03 | 半導体ウエハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6411340A JPS6411340A (en) | 1989-01-13 |
| JP2585607B2 true JP2585607B2 (ja) | 1997-02-26 |
Family
ID=15853277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62167626A Expired - Lifetime JP2585607B2 (ja) | 1987-07-03 | 1987-07-03 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585607B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3970546B2 (ja) | 2001-04-13 | 2007-09-05 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1987
- 1987-07-03 JP JP62167626A patent/JP2585607B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6411340A (en) | 1989-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9996011B2 (en) | System and method for lithography alignment | |
| US6893801B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| NL1030699C2 (nl) | Blootstellingssysteem, de blootstellingswerkwijze en werkwijze om halfgeleiderinrichting te vervaardigen. | |
| JP2003224057A (ja) | 半導体装置の製造方法 | |
| JP4567110B2 (ja) | 装置能力測定による近接効果測定方法及び装置 | |
| CN107015446A (zh) | 光刻对准标记和用于半导体制造的器件 | |
| CN111916425B (zh) | 半导体形成方法及其结构 | |
| JPH081890B2 (ja) | 半導体素子の露光方法およびダミーマスク | |
| JPH0450730B2 (ja) | ||
| GB2302962A (en) | Phase shift mask | |
| JP2585607B2 (ja) | 半導体ウエハ | |
| JP2810061B2 (ja) | 半導体装置の製造方法 | |
| US5432588A (en) | Semiconductor device and method of making the semiconductor device | |
| TW200423837A (en) | Lithographic method for wiring a side surface of a substrate | |
| US20030022112A1 (en) | Structuring method | |
| KR100261164B1 (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
| JPH08250407A (ja) | 半導体装置の製造方法 | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JP3287745B2 (ja) | 露光装置及びデバイス製造方法 | |
| JPS63124412A (ja) | 半導体装置 | |
| JP2003224047A (ja) | 露光装置 | |
| JPH10144746A (ja) | 重ね合わせ精度測定用パターン | |
| JPH05198471A (ja) | 基板の位置合わせ方法およびこれに用いる反射マーク付基板 | |
| JP3513304B2 (ja) | 位置ずれ検出方法及びそれを用いた半導体デバイスの製造方法 | |
| JP2000260705A (ja) | 露光方法ならびにそれを用いたデバイスおよびデバイス製造方法 |