CN101458443A - 光掩模版及其制作方法、图形化的方法 - Google Patents

光掩模版及其制作方法、图形化的方法 Download PDF

Info

Publication number
CN101458443A
CN101458443A CNA2007100944588A CN200710094458A CN101458443A CN 101458443 A CN101458443 A CN 101458443A CN A2007100944588 A CNA2007100944588 A CN A2007100944588A CN 200710094458 A CN200710094458 A CN 200710094458A CN 101458443 A CN101458443 A CN 101458443A
Authority
CN
China
Prior art keywords
pattern
mask
semiconductor device
photomask
alignment key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100944588A
Other languages
English (en)
Inventor
肖德元
隋建国
刘永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2007100944588A priority Critical patent/CN101458443A/zh
Publication of CN101458443A publication Critical patent/CN101458443A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种光掩模版制作方法，包括：将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案。本发明还提供一种光掩模版和图形化的方法。本发明将掩模版半导体器件图案和掩模版对准标记图案做在同一光掩模版上，在晶圆半导体器件区域将光掩模版上掩模版半导体器件图案与之对准并曝光，在晶圆对准标记区域将光掩模版上的掩模版对准标记图案与之对准并曝光。简化了光刻步骤，节省了工艺时间及光掩模版材料。

Description

光掩模版及其制作方法、图形化的方法
技术领域
本发明涉及光掩模版及其制作方法、图形化的方法。
背景技术
随着半导体工艺的发展，半导体芯片的面积越来越小，芯片内的半导体器件关键尺寸也不断缩小，因此半导体工艺能力受到的考验也越来越大，工艺的精准度与工艺变异的控制也变得更加重要。在制造半导体芯片的工艺中，最重要的工艺过程就是光刻，光刻工艺的质量会直接影响到最终形成芯片的性能。
目前，用于光刻的装置主要有两种，一种是步进光刻装置，掩模版图案一次曝光成像在晶圆的一个曝光区域，随后晶圆相对于掩模版移动，将下一个曝光区域移动到掩模版图案和投影物镜下方，再一次将掩模版图案曝光在晶圆的另一曝光区域，重复这一过程直到晶圆上所有曝光区域都拥有掩模图案的像。而另一种是步进扫描光刻装置，在上述曝光过程中，掩模版图案不是一次曝光成像，而是通过投影光场的扫描移动成像。在掩模版图案成像过程中，光掩模版与晶圆同时相对于投影系统和投影光束移动。
在光刻过程中，通常决定晶圆的光刻工艺成败的因素，除了关键尺寸(Critical Dimension，CD)的控制外，对准的精确度也是非常重要的。
为使掩模版图案正确转移到晶圆上，关键的步骤是将掩模版与晶圆对准，即计算掩模版相对于晶圆的位置，以满足光刻精度的要求。当关键尺寸越来越小时，对光刻精度的要求以及由此产生的对对准精度的要求也越来越高。如图1所示，为了能够做到对准的效果，在进行光刻工艺前会先在晶圆10中蚀刻出一些图案，以作为后续各层在曝光时的对准标记12。在专利号为US6139251的美国专利中还能发现更多关于晶圆对准工艺的信息。
现有技术通常将掩模版对准标记图案与掩模版半导体器件图案分别做在两块光掩模版上。在将掩模版对准标记图案与掩模版半导体器件图案转移至晶圆上时，将掩模版半导体器件图案曝光成像在晶圆的一个半导体器件曝光区域，随后晶圆相对于掩模版移动，将下一个半导体器件曝光区域移动到掩模版半导体器件图案下方，再一次将掩模版半导体器件图案曝光在晶圆的另一半导体器件曝光区域......直至到达晶圆对准标记曝光区域，将包含掩模版半导体器件图案的光掩模版换成包含掩模版对准标记图案的光掩模版，将掩模版对准标记图案曝光在晶圆的对准标记曝光区域，替换使用两块光掩模版，直到晶圆上所有半导体器件曝光区域都拥有掩模版半导体器件图案的像，对准标记曝光区域都拥有掩模版对准标记图案的像。
由于在曝光过程中不断将两个光掩模版进行替换，浪费工艺时间，增加了工艺复杂程度。
发明内容
本发明解决的问题是提供一种光掩模版及其制作方法、图形化的方法，简化工艺步骤。
为解决上述问题，本发明提供一种光掩模版制作方法，包括：将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案。
可选的，将布局对准标记图案及布局半导体器件图案写入光掩模版的方式为光学直写、投影式电子束直写或扫描电镜直写。
可选的，所述掩模版对准标记图案与掩模版半导体器件图案之间的最近距离为8nm～12nm。
可选的，所述掩模版半导体器件图案为掩模版浅沟槽图案。
本发明提供一种光掩模版，包括：透明基板，位于透明基板上的掩模版对准标记图案和掩模版半导体器件图案，所述掩模版对准标记图案与掩模版半导体器件图案相邻。
可选的，所述掩模版对准标记图案与掩模版半导体器件图案之间的最近距离为8nm～12nm。
可选的，所述掩模版半导体器件图案为掩模版浅沟槽图案。
可选的，所述透明基板的材料为石英玻璃。
本发明提供一种图形化的方法，包括：将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案；将晶圆半导体器件区域与光掩模版的掩模版半导体器件图案对准，将掩模版半导体器件图案转移至晶圆半导体器件区域，将晶圆对准标记区域与光掩模版的掩模版对准标记图案对准，将掩模版对准标记图案转移至晶圆对准标记区域。
可选的，将布局对准标记图案及布局半导体器件图案写入光掩模版的方式为光学直写、投影式电子束直写或扫描电镜直写。
可选的，所述掩模版对准标记图案与掩模版半导体器件图案之间的最近距离为8nm～12nm。
可选的，所述掩模版半导体器件图案为掩模版浅沟槽图案。
与现有技术相比，上述方案具有以下优点：将掩模版半导体器件图案和掩模版对准标记图案做在同一光掩模版上，在晶圆半导体器件区域将光掩模版上掩模版半导体器件图案与之对准并曝光，在晶圆对准标记区域将光掩模版上的掩模版对准标记图案与之对准并曝光。简化了光刻步骤，节省了工艺时间及光掩模版材料。
附图说明
图1是现有零层对准标记的示意图；
图2是本发明制作光掩模版的第一实施方式流程图；
图3至图4是本发明制作光掩模版的实施例示意图；
图5是本发明图形化的第一实施方式流程图；
图6是本发明图形化的实施例示意图。
具体实施方式
本发明将掩模版半导体器件图案和掩模版对准标记图案做在同一光掩模版上，在晶圆半导体器件区域将光掩模版上掩模版半导体器件图案与之对准并曝光，在晶圆对准标记区域将光掩模版上的掩模版对准标记图案与之对准并曝光。简化了光刻步骤，节省了工艺时间及光掩模版材料。
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明制作光掩模版的第一实施方式流程图。如图2所示，执行步骤S101，将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；执行步骤S102，将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案。
以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式先将布局软件中的布局对准标记图案转移至透明基板的第一阻剂层上，经过显影及刻蚀步骤，形成掩模版对准标记图案；然后，再于透明基板上形成第二阻剂层，以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式将布局半导体器件图案转移至第二阻剂层上，经过显影及刻蚀步骤，形成掩模版半导体器件图案。
除上述实施方式外，以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式先将布局软件中的布局半导体器件图案转移至透明基板的第一阻剂层上，经过显影及刻蚀步骤，形成掩模版半导体器件图案；然后，再于透明基板上形成第二阻剂层，以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式将布局对准标记图案转移至第二阻剂层上，经过显影及刻蚀步骤，形成掩模版对准标记图案。
其中，透明基板的材料可以是石英玻璃等。
基于上述两个实施方式形成的光掩模版包括：透明基板，位于透明基板上的掩模版对准标记图案和掩模版半导体器件图案，所述掩模版对准标记图案与掩模版半导体器件图案相邻。
图3至图4是本发明制作光掩模版的实施例示意图。如图3所示，在布局软件中形成布局对准标记图案20及布局半导体器件图案30，所述布局对准标记图案20第一光栅组21、第二光栅组22、第三光栅组23、第四光栅组24。其中所述的第一光栅组21、第二光栅组22、第三光栅组23、第四光栅组24中相邻的两组光栅互相垂直。
所述第一光栅组21包含至少12条光栅，所述光栅的光栅周期相同，所述光栅周期即光栅的线宽和两条光栅之间的间距之和。所述光栅周期为16μm或17.6μm。例如，以光栅周期为16μm为例，若光栅线宽为8μm至8.8μm，则间距为7.2μm至8μm。所述光栅长度为168μm至200μm。所述第一光栅组21的形状为矩形、正方形、圆形或椭圆形等。
所述第三光栅组23包含至少12条光栅，所述光栅的光栅周期相同，所述光栅周期即光栅的线宽和两条光栅之间的间距之和。所述光栅周期为16μm或17.6μm。例如，以光栅周期为16μm为例，若光栅线宽为8μm至8.8μm，则间距为7.2μm至8μm。所述光栅长度为168μm至200μm。所述第三光栅组23的形状为矩形、正方形、圆形或椭圆形等。
所述第二光栅组22包含至少12条光栅，所述光栅的光栅周期相同，所述光栅周期即光栅的线宽和两条光栅之间的间距之和。所述光栅周期为16μm或17.6μm。例如，以光栅周期为16μm为例，若光栅线宽为8μm至8.8μm，则间距为7.2μm至8μm。所述光栅长度为168μm至200μm。所述第二光栅组22的形状为矩形、正方形、圆形或椭圆形等。
所述第四光栅组24包含至少12条光栅，所述光栅的光栅周期相同，所述光栅周期即光栅的线宽和两条光栅之间的间距之和。所述光栅周期为16μm或17.6μm。例如，以光栅周期为16μm为例，若光栅线宽为8μm至8.8μm，则间距为7.2μm至8μm。所述光栅长度为168μm至200μm。所述第四光栅组24的形状为矩形、正方形、圆形或椭圆形等。
所述第一光栅组21的长边与第二光栅组22的宽边平行，所述第三光栅组23的长边与第一光栅组21的宽边平行，所述第四光栅组24的长边与第三光栅组23的宽边平行，并且所述第四光栅组24的宽边与第二光栅组22的长边平行。
所述布局对准标记图案20的大小与晶圆对准标记所处位置及晶圆对准标记所处晶圆的大小有关，以200mm的晶圆为例，晶圆对准标记应满足不能进入离晶圆中心32.5mm范围内。更进一步，晶圆对准标记位于离晶圆边缘3mm至7mm的环状区域内。更进一步，由于在进行对准的时候是依靠对于所述晶圆对准标记的图像识别来达到对准目的的，因而在所述晶圆对准标记周边±98.5μm的范围内不应有任何其他图形结构，即晶圆对准标记总占用面积为长为610μm，宽为610μm的矩形区域，以避免影响对准过程。
所述第一光栅组21的宽边与第三光栅组23的长边的距离为26μm至84μm。
所述第一光栅组21的长边与第二光栅组22的宽边的距离为26μm至84μm。
所述第三光栅组23的宽边与第四光栅组24的长边的距离为26μm至84μm。
所述第二光栅组22的宽边与第四光栅组24的长边的距离为26μm至84μm。
本实施例中，所述布局半导体器件图案30具体由多个布局浅沟槽图案32组成。
参考图4，先在透明基板上形成一不透光的铬膜层，所述透明基板的材料可以是石英玻璃等；在铬膜层上旋涂第一阻剂层；以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式曝光，将图3的布局软件中的布局对准标记图案20转移至第一阻剂层上，接着以显影工艺在第一阻剂层上定义出掩模版对准标记图案开口；以第一阻剂层为掩膜，以湿法刻蚀或电浆刻蚀方法刻蚀铬膜层；当铬膜层刻蚀完成后，则移除第一阻剂层，在光掩模版40上形成掩模版对准标记图案200，所述掩模版对准标记图案200包含第一光栅组图案201、第二光栅组图案202、第三光栅组图案203和第四光栅组图案204。
在透明基板及铬膜层上形成第二阻剂层，以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式曝光，将图3的布局软件中的布局半导体器件图案30转移至第二阻剂层上，接着以显影工艺在第二阻剂层上定义出掩模版半导体器件图案开口；以第二阻剂层为掩膜，以湿法刻蚀或电浆刻蚀方法刻蚀铬膜层；当铬膜层刻蚀完成后，则移除第二阻剂层，在光掩模版40上形成掩模版半导体器件图案300，所述掩模版半导体器件图案300包含掩膜版浅沟槽图案302。所述掩模版半导体器件图案300与掩模版对准标记图案200相邻，其中，相邻掩模版浅沟槽图案302与光栅组图案之间的距离为8nm～12nm。
除实施例外，还可以先将图3的布局软件中的布局半导体器件图案30转移至第一阻剂层上，经过显影工艺在第一阻剂层上定义出掩模版半导体器件图案开口；以第一阻剂层为掩膜，以湿法刻蚀或电浆刻蚀方法刻蚀铬膜层；当铬膜层刻蚀完成后，则移除第一阻剂层，在光掩模版40上形成掩模版半导体器件图案300。然后，再将图3的布局软件中的布局对准标记图案20转移至第二阻剂层上，接着以显影工艺在第二阻剂层上定义出掩模版对准标记图案开口；以第二阻剂层为掩膜，以湿法刻蚀或电浆刻蚀方法刻蚀铬膜层；当铬膜层刻蚀完成后，则移除第二阻剂层，在光掩模版40上形成掩模版对准标记图案200。
基于上述实施例形成的光掩模版包括：掩模版对准标记图案200，所述掩模版对准标记图案200包含第一光栅组图案201、第二光栅组图案202、第三光栅组图案203和第四光栅组图案204，其中，第一光栅组图案201、第二光栅组图案202、第三光栅组图案203、第四光栅组图案204中相邻的两组光栅图案互相垂直；掩模版半导体器件图案300，与掩模版对准标记图案200相邻。
图5是本发明图形化的第一实施方式流程图。如图5所示，执行步骤S301，先将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；执行步骤S302，将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案；执行步骤S303，将晶圆半导体器件区域与光掩模版的掩模版半导体器件图案对准，将掩模版半导体器件图案转移至晶圆半导体器件区域，将晶圆对准标记区域与光掩模版的掩模版对准标记图案对准，将掩模版对准标记图案转移至晶圆对准标记区域。
图6是本发明图形化的实施例示意图。如图6所示，将图4的光掩模版40放入步进光刻装置中，将晶圆的第一半导体器件曝光区域E01与光掩模版40上的掩模版半导体器件图案300对准，并将掩模版半导体器件图案300成像至晶圆的第一半导体器件曝光区域E01；随后晶圆相对于光掩模版40移动，将第二半导体器件曝光区域E02移动到掩模版半导体器件图案300下方，再一次将掩模版半导体器件图案300成像于晶圆的第二半导体器件曝光区域E02；继续将晶圆第三半导体器件曝光区域E03移动至掩模版半导体器件图案300下方，将掩模版半导体器件图案300成像于晶圆的第三半导体器件曝光区域E03；将晶圆相对于光掩模版40移动，将第一对准标记曝光区域T01移动至掩模版对准标记图案200下方，将掩模版对准标记图案200成像至第一对准标记曝光区域T01；将晶圆第四半导体器件曝光区域E04移动至掩模版半导体器件图案300下方，将掩模版半导体器件图案300成像于晶圆的第四半导体器件曝光区域E04......将晶圆相对于光掩模版40移动，将第二对准标记曝光区域T02移动至掩模版对准标记图案200下方，将掩模版对准标记图案200成像至第二对准标记曝光区域T02......将晶圆第N半导体器件曝光区域E0n移动至掩模版半导体器件图案300下方，将掩模版半导体器件图案300成像于晶圆的第N半导体器件曝光区域E0n。
除上述实施例外，还可以将图4的光掩模版40放入步进扫描光刻装置中，通过投影光场的扫描移动成像。在对掩模版半导体器件图案300及掩模版对准标记图案200成像过程中，将光掩模版40与晶圆同时相对于投影系统和投影光束移动。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种光掩模版制作方法，其特征在于，包括：
将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；
将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案。
2.根据权利要求1所述光掩模版制作方法，其特征在于，将布局对准标记图案及布局半导体器件图案写入光掩模版的方式为光学直写、投影式电子束直写或扫描电镜直写。
3.根据权利要求1所述光掩模版制作方法，其特征在于，所述掩模版对准标记图案与掩模版半导体器件图案之间的最近距离为8nm～12nm。
4.根据权利要求1至3任一项所述光掩模版制作方法，其特征在于，所述掩模版半导体器件图案为掩模版浅沟槽图案。
5.一种光掩模版，包括，透明基板，其特征在于，还包括：
位于透明基板上的掩模版对准标记图案和掩模版半导体器件图案，所述掩模版对准标记图案与掩模版半导体器件图案相邻。
6.根据权利要求5所述光掩模版，其特征在于，所述掩模版对准标记图案与掩模版半导体器件图案之间的最近距离为8nm～12nm。
7.根据权利要求5或6所述光掩模版，其特征在于，所述掩模版半导体器件图案为掩模版浅沟槽图案。
8.根据权利要求5所述光掩模版，其特征在于，所述透明基板的材料为石英玻璃。
9.一种图形化的方法，其特征在于，包括：
将布局对准标记图案写入光掩模版上，形成掩模版对准标记图案；
将布局半导体器件图案写入所述光掩模版上，形成与所述掩模版对准标记图案相邻的掩模版半导体器件图案；
将晶圆半导体器件区域与光掩模版上的掩模版半导体器件图案对准，将掩模版半导体器件图案转移至晶圆半导体器件区域，将晶圆对准标记区域与光掩模版上的掩模版对准标记图案对准，将掩模版对准标记图案转移至晶圆对准标记区域。
10.根据权利要求9所述图形化的方法，其特征在于，将布局对准标记图案及布局半导体器件图案写入光掩模版的方式为光学直写、投影式电子束直写或扫描电镜直写。
11.根据权利要求9所述图形化的方法，其特征在于，所述掩模版对准标记图案与掩模版半导体器件图案之间的最近距离为8nm～12nm。
12.根据权利要求9至11任一项所述图形化的方法，其特征在于，所述掩模版半导体器件图案为掩模版浅沟槽图案。
CNA2007100944588A 2007-12-13 2007-12-13 光掩模版及其制作方法、图形化的方法 Pending CN101458443A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100944588A CN101458443A (zh) 2007-12-13 2007-12-13 光掩模版及其制作方法、图形化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100944588A CN101458443A (zh) 2007-12-13 2007-12-13 光掩模版及其制作方法、图形化的方法

Publications (1)

Publication Number Publication Date
CN101458443A true CN101458443A (zh) 2009-06-17

Family

ID=40769389

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100944588A Pending CN101458443A (zh) 2007-12-13 2007-12-13 光掩模版及其制作方法、图形化的方法

Country Status (1)

Country Link
CN (1) CN101458443A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445836A (zh) * 2010-10-13 2012-05-09 无锡华润上华半导体有限公司 光刻版以及光刻版的曝光方法
CN103199057A (zh) * 2013-03-14 2013-07-10 上海华力微电子有限公司 一组应用于双大马士革金属互连工艺的光掩模
WO2015054977A1 (zh) * 2013-10-16 2015-04-23 中国科学院半导体研究所 在第一次光刻工艺中对准方形晶圆的方法
CN106154741A (zh) * 2015-04-21 2016-11-23 中芯国际集成电路制造(上海)有限公司 掩模板、散焦量的测试方法及其测试系统
CN106610564A (zh) * 2015-10-26 2017-05-03 中芯国际集成电路制造(上海)有限公司 曝光工艺的检验方法、检验系统及测试掩膜板
CN108375871A (zh) * 2018-02-06 2018-08-07 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法
WO2019024193A1 (zh) * 2017-08-01 2019-02-07 武汉华星光电半导体显示技术有限公司 一种掩膜板
CN109437093A (zh) * 2018-10-26 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 自支撑微纳米结构及其制作方法
US10353249B2 (en) 2016-06-01 2019-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin film transistor substrate and liquid crystal display panel
CN112631069A (zh) * 2020-12-22 2021-04-09 长江存储科技有限责任公司 掩膜板和修正套刻精度的方法
CN113296354A (zh) * 2020-02-22 2021-08-24 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
CN113900350A (zh) * 2021-09-13 2022-01-07 长江存储科技有限责任公司 掩膜版、光刻系统以及半导体器件的制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445836A (zh) * 2010-10-13 2012-05-09 无锡华润上华半导体有限公司 光刻版以及光刻版的曝光方法
CN103199057A (zh) * 2013-03-14 2013-07-10 上海华力微电子有限公司 一组应用于双大马士革金属互连工艺的光掩模
CN103199057B (zh) * 2013-03-14 2015-04-08 上海华力微电子有限公司 一组应用于双大马士革金属互连工艺的光掩模
WO2015054977A1 (zh) * 2013-10-16 2015-04-23 中国科学院半导体研究所 在第一次光刻工艺中对准方形晶圆的方法
US9791790B2 (en) 2013-10-16 2017-10-17 Institute Of Semiconductors, Chinese Academy Of Sciences Method of aligning quadrate wafer in first photolithography process
CN106154741A (zh) * 2015-04-21 2016-11-23 中芯国际集成电路制造(上海)有限公司 掩模板、散焦量的测试方法及其测试系统
CN106154741B (zh) * 2015-04-21 2020-05-08 中芯国际集成电路制造(上海)有限公司 掩模板、散焦量的测试方法及其测试系统
CN106610564A (zh) * 2015-10-26 2017-05-03 中芯国际集成电路制造(上海)有限公司 曝光工艺的检验方法、检验系统及测试掩膜板
US10353249B2 (en) 2016-06-01 2019-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin film transistor substrate and liquid crystal display panel
WO2019024193A1 (zh) * 2017-08-01 2019-02-07 武汉华星光电半导体显示技术有限公司 一种掩膜板
CN108375871A (zh) * 2018-02-06 2018-08-07 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法
CN108375871B (zh) * 2018-02-06 2021-08-24 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法
CN109437093A (zh) * 2018-10-26 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 自支撑微纳米结构及其制作方法
CN113296354A (zh) * 2020-02-22 2021-08-24 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
CN112631069A (zh) * 2020-12-22 2021-04-09 长江存储科技有限责任公司 掩膜板和修正套刻精度的方法
CN113900350A (zh) * 2021-09-13 2022-01-07 长江存储科技有限责任公司 掩膜版、光刻系统以及半导体器件的制作方法

Similar Documents

Publication Publication Date Title
CN101458443A (zh) 光掩模版及其制作方法、图形化的方法
US10996558B2 (en) Multiple-mask multiple-exposure lithography and masks
US7659041B2 (en) Lithographic method of manufacturing a device
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
CN201138424Y (zh) 用于投影镜头转换的晶片对准的对准标记机构
US7794921B2 (en) Imaging post structures using x and y dipole optics and a single mask
CN101458442B (zh) 布局、光掩模版的制作及图形化方法
JP4184918B2 (ja) コンタクトホールの形成方法
CN111916425B (zh) 半导体形成方法及其结构
JP3501688B2 (ja) 露光方法、露光装置、およびデバイス製造方法
JP4794408B2 (ja) フォトマスク及び半導体装置の製造方法
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
US7669173B2 (en) Semiconductor mask and method of making same
JP2003248296A (ja) 露光マスクおよびその製造方法、ならびに転写パターンの形成方法
KR100468725B1 (ko) 렌즈 수차 측정용 포토마스크 및 그 제조 방법과 렌즈수차 측정 방법
JP3977096B2 (ja) マスク、露光方法及びデバイス製造方法
JP2006303541A (ja) 半導体集積回路装置の製造方法
TWI331699B (en) Photolithographic mask and apparatus and wafer photolithography method for the same
JP2006319369A (ja) 半導体集積回路装置の製造方法
US6784070B2 (en) Intra-cell mask alignment for improved overlay
JP3727900B2 (ja) 位相シフトマスクの設定方法およびその設定方法を用いた位相シフトマスク並びにパターン形成装置
US9366969B2 (en) Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication
CN116413995A (zh) 掩膜版图的形成方法
US8472005B2 (en) Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication
JPH05216209A (ja) フォトマスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090617