CN103199057B - 一组应用于双大马士革金属互连工艺的光掩模 - Google Patents
一组应用于双大马士革金属互连工艺的光掩模 Download PDFInfo
- Publication number
- CN103199057B CN103199057B CN201310081912.1A CN201310081912A CN103199057B CN 103199057 B CN103199057 B CN 103199057B CN 201310081912 A CN201310081912 A CN 201310081912A CN 103199057 B CN103199057 B CN 103199057B
- Authority
- CN
- China
- Prior art keywords
- hole
- groove
- photomask
- module
- intensive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一组光掩模,应用于双大马士革金属互连工艺,通过设置沟槽光掩模和通孔光掩模;沟槽光掩模包括多组密集沟槽模块、半密集沟槽模块和孤立沟槽模块,通孔光掩模包括多组密集通孔图形模块、半密集通孔模块和孤立通孔模块,并且沟槽光掩模各模块和通孔光掩模各模块之间通过套准标记可以形成多种套准组合的光掩模,能有效地提高双大马士革金属互连工艺制备的精确性和有效性,进而提高器件的良率;同时,还能在有效地减少研发时间和研发成本的基础上,为双大马士革金属互连工艺生产提供一种监控工具。
Description
技术领域
本发明涉及一种光掩模,尤其涉及一组应用于双大马士革金属互连工艺的光掩模。
背景技术
随着集成电路的发展,半导体芯片的集成度越来越高,晶体管的特征尺寸越来越小。半导体工艺进入到130nm的技术节点之后,由于铝的高电阻特性,使得金属铜成为金属互连的主流。然而,由于铜的干法刻蚀工艺不易实现,铜线的制作方法不能像铝导线那样,通过刻蚀金属层而获得,因此,目前广泛采用的铜导线的制作方法为双大马士革工艺的镶嵌技术。双大马士革工艺是一种将金属导线和通孔铜一次填充成形的方法。双大马士革镶嵌结构铜互连可以通过多种工艺方法实现,包括沟槽优先双大马士革工艺、通孔优先双大马士革工艺和部分沟槽优先双大马士革工艺。
目前,在双大马士革工艺研发中,通常只对单一工艺层的光掩模进行设计,即涂布光刻胶在连续的衬底膜上,测试光掩模只针对该单一工艺层进行设计。然而,半导体生产中,在双大马士革工艺中,第一光刻和刻蚀所形成的沟槽或者通孔结构对第二光刻和刻蚀工艺有重大影响,这是因为,第一光刻和刻蚀所形成的沟槽或者通孔结构导致第二光刻胶下的衬底膜是不连续性的;并且,在工艺开发初期,第一光刻层和第二光刻层的光掩模偏差(光刻胶中图形尺寸与相对应的光掩模中图形尺寸之差)均未确定,针对单一工艺层设计的光掩模不能提供相关双层的光掩模偏差组合;因此,在双大马士革工艺研发中,针对单一工艺层设计的光掩模通常不能满足相关双层结构的需求。在半导体生产中,采用以连续的衬底膜研发得出的工艺条件与实际产品工艺会有较大的偏差,从而影响器件的良率;并且,消耗研发时间和提高研发成本,从而增大了器件的成本。
图3A-3E展示了应用现有光掩模,部分沟槽优先双大马士革工艺的流程示意图;如图所示,在半导体衬底301上首先沉积硬掩模302,再涂布第一光刻胶303(图3A显示);应用现有光掩模中的沟槽光掩模,通过第一光刻和第一刻蚀,在硬掩模中形成了沟槽结构304(图3B显示);在上述第一光刻和第一刻蚀后的半导体衬底上涂布光刻胶305(图3C显示);应用现有光掩模中的通孔光掩模,通过第二光刻和第二刻蚀,在半导体衬底中形成沟槽306和通孔307结构(图3D显示);经过后续的金属沉积和金属化学机械抛光,完成导线金属308和通孔金属309填充(图3E显示)。由图可以看到,由于现有光掩模是只针对单一工艺层在连续的衬底膜上进行研发,而实际生产中,第二光刻和第二刻蚀的衬底是不连续的,所以最后所形成的通孔结构和沟槽结构很难对准,从而使得器件的良率受到很大的影响。
中国专利(申请号:200710093951.8)公开了一种用于大马士革工艺的光刻掩膜板,将光刻掩模板分为三个区域:用于通孔图形复制的区域;无刻蚀图形区域;介于上述两个区域之间用于沟槽图形复制的区域,该区域的透光率介于所述通孔图形复制区域的透光率和所述无刻蚀图形区域的透光率之间。
上述发明的光刻掩模板把通孔和沟槽的图形集成在一块光刻掩模板上,用一块光刻掩模板实现通孔和沟槽的图形复制,整个后道铜制程只需要传统工艺一半数量的光刻掩模板,有利于降低工艺的复杂性,降低器件的制备成本。但是,上述发明未能克服由于研发时采用以连续的衬底膜研发得出的工艺条件与实际产品工艺会有较大的偏差的问题,从而会影响器件的良率。
中国专利(申请号:200820155456.5)公开了一种掩模板,包括:与光掩模的透光基底连接形成密闭空间的框架,所述密闭空间充满可溶解缺陷颗粒且不会腐蚀光掩模图形的容积,所述光掩模图形浸没在所述容积之中,所述框架包括相对光掩模图形设置的透光部件。所述光掩模表面不会产生缺陷颗粒,使用寿命较长。
上述发明延长了光掩模的使用寿命,减少了更换光掩模所需的成本,从而降低器件的制备成本。但是,上述发明同样未能克服由于研发时采用以连续的衬底膜研发得出的工艺条件与实际产品工艺会有较大的偏差的问题,从而会影响器件的良率。
发明内容
针对上述存在的问题,本发明提供一组应用于双大马士革金属互连工艺的光掩模,以改善现有研发中只针对单一工艺层以连续的衬底膜研发得出的工艺条件与实际产品工艺有较大偏差,从而影响器件良率的问题,同时减少研发时间和研发成本。
为了实现上述目的,本发明采取的技术方案为:
一组光掩模,应用于双大马士革金属互连工艺,其特征在于,所述一组光掩模包括沟槽光掩模和通孔光掩模;
其中,所述沟槽光掩模包括多组密集沟槽模块、半密集沟槽模块和孤立沟槽模块;所述通孔光掩模包括多组密集通孔模块、半密集通孔模块和孤立通孔模块。
上述的光掩模,其特征在于,所述沟槽光掩模上设置有至少一个沟槽套准标记,所述通孔光掩模上设置有至少一个通孔套准标记,所述沟槽套准标记与所述通孔套准标记的数量及位置相对应;
其中,所述沟槽光掩模与所述通孔光掩膜相互套准;且当所述沟槽光掩模与所述通孔光掩膜套准时,所述密集沟槽模块与所述密集通孔模块重叠,所述半密集沟槽模块与所述半密集通孔模块重叠,所述孤立沟槽模块与所述孤立通孔模块重叠。
上述的光掩模,其特征在于,所述密集沟槽模块包括至少三个沟槽,每个所述沟槽的宽度均为Wi,且相邻的两个所述沟槽的图形空间间距均为P,P由相应工艺技术节点的设计规则决定,在半导体设计中,被定义为重复图形的周期宽度;
其中,Wi的范围为W0-30nm~W0+30nm,W0为双大马士革金属互连工艺的最小线宽,由相应工艺技术节点的设计规则决定,工艺技术节点是指如28nm、35nm、45nm、65nm等等的技术指标。
上述的光掩模,其特征在于,所述半密集沟槽模块包括至少两个沟槽,每个所述沟槽的宽度均为Wj,且相邻的两个所述沟槽的图形空间间距均为n*P;
其中,Wj的范围为W0-60nm~W0+60nm,n为1~5间的任意值,如1、2.5、5等等。
上述的光掩模,其特征在于,所述孤立沟槽模块包括至少一个沟槽,每个所述沟槽的宽度均为Wk;
且每个所述沟槽的两侧均设置有一空白区域,且该空白区域水平方向的宽度大于5Wk;
其中,Wk的范围为W0-100nm~W0+100nm。
上述的光掩模,其特征在于,所述密集通孔模块上设置至少3列通孔,每列所述通孔均设置有多个正方形通孔,且每列中相邻的两个正方形通孔的图形空间间距为P,相邻的两列通孔的图形空间间距亦为P,P由相应工艺技术节点的设计规则决定,在半导体设计中,被定义为重复图形的周期宽度;
所述正方形通孔的宽度为Wx;
其中,Wx的范围为W0-30nm~W0+30nm,W0为双大马士革金属互连工艺的最小线宽,由相应工艺技术节点的设计规则决定,工艺技术节点是指如28nm、35nm、45nm等等的技术指标。
上述的光掩模,其特征在于,所述半密集通孔模块上设置至少2列通孔,每列所述通孔均设置有多个矩形通孔,且每列中相邻的两个矩形通孔的图形空间间距为m*P,相邻的两列通孔的图形空间间距为n*P;
所述矩形通孔的宽度为Wy1,所述矩形通孔的长度为Wy2;
其中,Wy1的范围为W0-60nm~W0+60nm,Wy2为Wy1~5Wy1,n为1~5间的任意值,如1、2.5、5等等;m为1~15间的任意值,如1、7.5、15等等。
上述的光掩模,其特征在于,所述孤立通孔模块上设置至少一个矩形通孔,所述矩形通孔的宽度为Wz1,所述矩形通孔的长度为Wz2;
所述矩形通孔的四周设置有一空白区域,且该空白区域水平方向的宽度大于5Wz1,该空白区域垂直方向的宽度大于5Wz2;
其中,Wz1的范围为W0-100nm~W0+100nm,Wz2为Wz1~5Wz1。
上述的光掩模,其特征在于,所述密集通孔模块中的正方形通孔宽度Wx小于等于所述密集沟槽模块中的沟槽宽度Wi;
所述半密集通孔模块中的矩形通孔宽度Wy1小于等于所述半密集沟槽模块中的沟槽宽度Wj;
所述孤立通孔模块宽度中的矩形通孔宽度Wz1小于等于所述孤立沟槽模块中的沟槽宽度Wk。
上述的光掩模,其特征在于,所述光掩模应用于双大马士革金属互连工艺,具体包括以下步骤:
步骤1:在半导体衬底上涂布第一光刻胶;
步骤2:以所述沟槽光掩模作为第一光掩模;
步骤3:依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成金属槽结构;
步骤4:在所述形成有金属槽结构的半导体衬底上涂布第二光刻胶;
步骤5:以所述通孔光掩模作为第二光掩模;
步骤6:进行第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成金属槽结构和通孔结构的双大马士革结构;
步骤7:继续金属沉积工艺和金属化学机械抛光工艺,在半导体衬底上形成导线金属和通孔金属填充。
上述的技术方案具有以下优点或者有益效果:
本发明通过在双大马士革金属互连工艺中使用本发明的一组光掩模,包括沟槽光掩模和通孔光掩模;沟槽光掩模包括多组密集沟槽模块、半密集沟槽模块和孤立沟槽模块,通孔光掩模包括多组密集通孔图形模块、半密集通孔模块和孤立通孔模块;并且各个模块之间可以形成多种套准组合的光掩模,有效地提高双大马士革金属互连工艺制备的精确性和有效性,进而提高器件的良率;同时,在有效地减少研发时间和研发成本的基础上,为双大马士革金属互连工艺生产提供了一种监控工具。
附图说明
图1是沟槽光掩模中部分模块示意图;
图2是通孔光掩模中部分模块示意图;
图3A-3E展示了应用现有光掩模,部分沟槽优先双大马士革工艺的流程结构示意图;
图4A-4E展示了应用本发明提供的一组光掩模,部分沟槽优先双大马士革工艺的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
图1是沟槽光掩模中部分模块示意图;如图所示,沟槽光掩模101包括密集沟槽模块102、半密集沟槽模块103和孤立沟槽模块104以及沟槽套准标记105;
其中,密集沟槽模块102包括至少三个沟槽,沟槽的宽度为Wi,沟槽图形空间间距为P(重复图形的周期宽度),沟槽宽度Wi为W0-30nm~W0+30nm;
半密集沟槽模块103包括至少两个沟槽,沟槽的宽度为Wj,沟槽图形空间间距为X,沟槽宽度Wj为W0-60nm~W0+60nm,沟槽图形空间间距X即为n*P,n为1~5间的任意值,如1、2.5、5等等;
孤立沟槽模块104包括至少一个沟槽,沟槽的宽度为Wk,并且孤立沟槽两侧均设置一空白区域,空白区域的宽度大于5Wk,沟槽宽度Wk为W0-100nm~W0+100nm;
其中,W0为双大马士革金属互连工艺的最小线宽,由相应的工艺技术节点的设计规则决定;P为重复图形的周期宽度,亦由相应的工艺技术节点的设计规则决定。
图2是通孔光掩模中部分模块示意图;如图所示,通孔光掩模201包括密集通孔模块202、半密集通孔模块203和孤立通孔模块204以及通孔套准标记205;
其中,密集通孔模块202设置至少3列通孔,每列通孔均设置有多个正方形通孔,且每列中相邻的两个正方形通孔的图形空间间距为P,相邻的两列通孔的图形空间间距亦为P,正方形通孔的宽度Wx为W0-30nm~W0+30nm;
半密集通孔模块203设置至少2列通孔,每列通孔均设置有多个矩形通孔,且每列中相邻的两个矩形通孔的图形空间间距为Y即为m*P,相邻的两列通孔的图形空间间距为X即为n*P,矩形通孔的宽度为Wy1,矩形通孔的长度为Wy2;Wy1的范围为W0-60nm~W0+60nm,Wy2为Wy1~5Wy1,n为1~5间的任意值,如1、2.5、5等等;m为1~15间的任意值,如1、7.5、15等等。矩形通孔的宽度在水平方向上,矩形通孔的宽度在垂直方向上。
孤立通孔模块204设置至少一个矩形通孔,矩形通孔的宽度为Wz1,矩形通孔的长度为Wz2;矩形通孔的四周设置有一空白区域,且该空白区域水平方向的宽度大于5Wz1,该空白区域垂直方向的宽度大于5Wz2;Wz1的范围为W0-100nm~W0+100nm,Wz2为Wz1~5Wz1。矩形通孔的宽度在水平方向上,矩形通孔的宽度在垂直方向上。
其中,W0为双大马士革金属互连工艺的最小线宽,由相应的工艺技术节点的设计规则决定;P为重复图形的周期宽度,亦由相应的工艺技术节点的设计规则决定。
图1和图2的沟槽光掩模101和通孔光掩模201可以通过沟槽套准标记105和通孔套准标记205进行套准,从而使得密集沟槽模块102与密集通孔模块202重叠,半密集沟槽模块103与半密集通孔模块203重叠,孤立沟槽模块104和孤立通孔模块204重叠;且密集通孔模块202中的正方形通孔宽度Wx小于等于所述密集沟槽模块102中的沟槽宽度Wi,半密集通孔模块203中的矩形通孔宽度Wy1小于等于所述半密集沟槽模块103中的沟槽宽度Wj,孤立通孔模块204中的矩形通孔宽度Wz1小于等于所述孤立沟槽模块104中的沟槽宽度Wk;进而,在工艺生产中,通过对准光掩模,从而使得双大马士革金属互连工艺金属导线和金属通孔能精确对准,从而提高器件的良率。
图4A-4E展示了应用本发明提供的一组光掩模,部分沟槽优先双大马士革工艺的流程结构示意图。如图所示,在半导体衬底401上首先沉积硬掩模402,再涂布第一光刻胶403(图4A显示);应用本发明光掩模中的沟槽光掩模,通过第一光刻和第一刻蚀,在硬掩模中形成了沟槽结构404(图4B显示);在上述第一光刻和第一刻蚀后的半导体衬底上涂布光刻胶405(图4C显示);应用本发明光掩模中的通孔光掩模,通过第二光刻和第二刻蚀,在半导体衬底中形成沟槽406和通孔407结构(图4D显示);经过后续的金属沉积和金属化学机械抛光,完成导线金属408和通孔金属409填充(图4E显示)。
对比图3A-3E和图4A-4E,可以看到,由于现有光掩模是只针对单一工艺层在连续的衬底膜上进行研发,而实际生产中,第二光刻和第二刻蚀的衬底是不连续的,所以最后所形成的通孔结构和沟槽结构很难对准,从而使得器件的良率受到很大的影响;而应用本发明提供的一组光掩模,由于本发明的一组光掩模本身就可以相互套准,是对应的关系,从而使得工艺生产后形成的通孔结构和沟槽结构能够精确、有效的对准,增大器件的良率,并且减少研发时间和研发成本。
实施例1:本发明可应用于通孔优先双大马士革金属互连工艺;
1)在半导体衬底上涂布第一光刻胶;
2)以本发明一组光掩模中的通孔光掩模作为第一光掩模,依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成通孔结构;
3)在形成有通孔结构的半导体沉底上涂布第二光刻胶;
4)以本发明一组光掩模中的沟槽光掩模作为第二光掩模,进行第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成沟槽结构和通孔结构的双大马士革结构;
5)继续金属淀积工艺和金属化学机械抛光工艺,完成导线金属和通孔金属的双大马士革金属填充。
实施例2:本发明可应用于不同衬底薄膜的通孔优先双大马士革金属互连工艺;
1)在半导体衬底上涂布第一光刻胶;
2)以本发明一组光掩模中的包含孤立通孔模块的通孔光掩模作为第一光掩模,依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成通孔结构;
3)在形成有通孔结构的半导体衬底上涂布第二光刻胶;
4)以本发明一组光掩模中的包含密集沟槽模块或者半密集沟槽模块的沟槽光掩模作为第二光掩模,将密集沟槽模块或半密集沟槽模块与孤立通孔模块进行套准,进行第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成只有沟槽结构的单大马士革结构和包括沟槽结构和通孔结构的双大马士革结构;
5)继续金属淀积工艺和金属化学机械抛光工艺,完成导线金属的填充,及导线金属、通孔金属的双大马士革的金属填充。
实施例3:本发明可应用于沟槽优先或部分沟槽优先双大马士革金属互联工艺;
1)在半导体衬底上涂布第一光刻胶;
2)以本发明一组光掩模中的沟槽光掩模作为第一光掩模,依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成沟槽结构;
3)在形成有沟槽结构的半导体衬底上涂布第二光刻胶;
4)以本发明一组光掩模中的通孔光掩模作为第二光掩模,进行第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成沟槽结构和通孔结构的双大马士革结构;
5)继续金属淀积工艺和金属化学机械抛光工艺,完成导线金属和通孔金属的双大马士革金属填充。
实施例4:本发明可应用于不同沉底薄膜的沟槽优先或部分沟槽优先的双大马士革金属互连工艺;
1)在半导体衬底上涂布第一光刻胶;
2)以本发明一组光掩模中的包含孤立沟槽模块的沟槽光掩模作为第一光掩模,依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成沟槽结构;
3)在形成有沟槽结构的半导体衬底上涂布第二光刻胶;
4)以本发明一组光掩模中的包含密集通孔模块或者半密集通孔模块的通孔光掩模作为第二光掩模,将密集通孔模块或半密集通孔模块与孤立沟槽模块进行套准,进行第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成只有通孔结构的单大马士革结构和包括沟槽结构和通孔结构的双大马士革结构;
5)继续金属淀积工艺和金属化学机械抛光工艺,完成通孔金属的填充,及导线金属、通孔金属的双大马士革金属填充。
实施例5:本发明可应用于双大马士革金属互连工艺的生产监控;
1)在双大马士革金属互连工艺中,用不同的工艺生产条件,分别选定通孔图形模块和沟槽图形模块的参考图形组合,制备一个库;
2)在半导体衬底上涂布第一光刻胶;
3)以本发明一组光掩模中的沟槽光掩模或通孔光掩模的一种作为第一光掩模,依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成沟槽结构或通孔结构的一种;
4)在形成有沟槽结构或通孔结构的半导体衬底上涂布第二光刻胶;
5)以本发明一组光掩模中的通孔光掩模或沟槽光掩模的一种作为第二光掩模,经过第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成沟槽结构和通孔结构的双大马士革结构;
6)对比分析正常生产条件下和库中各种不同工艺生产条件下的监测值,确定工艺生产条件是否发生变化,以及发生了何种变化,对相应的工艺生产条件发生变化的做出调整。
7)恢复正常大马士革金属互连工艺的生产条件。
综上所述,本发明通过在双大马士革金属互连工艺中使用本发明的一组光掩模,包括沟槽光掩模和通孔光掩模;沟槽光掩模包括多组密集沟槽模块、半密集沟槽模块和孤立沟槽模块,通孔光掩模包括多组密集通孔图形模块、半密集通孔模块和孤立通孔模块;并且各个模块之间可以形成多种套准组合的光掩模,有效地提高了双大马士革金属互连工艺制备的精确性和有效性,从而提高器件的良率;同时,有效地减少研发时间和研发成本;进一步的,为双大马士革金属互连工艺生产提供了一种监控工具。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的申请专利范围,所以凡运用本发明说明书及图示内容所作出的等效变化,均包含在本发明的保护范围内。
Claims (9)
1.一组光掩模,应用于双大马士革金属互连工艺,其特征在于,所述一组光掩模包括沟槽光掩模和通孔光掩模;
其中,所述沟槽光掩模包括多组密集沟槽模块、半密集沟槽模块和孤立沟槽模块;所述通孔光掩模包括多组密集通孔模块、半密集通孔模块和孤立通孔模块;
所述沟槽光掩模上设置有至少一个沟槽套准标记,所述通孔光掩模上设置有至少一个通孔套准标记,所述沟槽套准标记与所述通孔套准标记的数量及位置相对应;
所述沟槽光掩模与所述通孔光掩膜相互套准;且当所述沟槽光掩模与所述通孔光掩膜套准时,所述密集沟槽模块与所述密集通孔模块重叠,所述半密集沟槽模块与所述半密集通孔模块重叠,所述孤立沟槽模块与所述孤立通孔模块重叠。
2.如权利要求1所述的光掩模,其特征在于,所述密集沟槽模块包括至少三个沟槽,每个所述沟槽的宽度均为Wi,且相邻的两个所述沟槽的图形空间间距均为P;
其中,Wi的范围为W0-30nm~W0+30nm,W0为双大马士革金属互连工艺的最小线宽。
3.如权利要求2所述的光掩模,其特征在于,所述半密集沟槽模块包括至少两个沟槽,每个所述沟槽的宽度均为Wj,且相邻的两个所述沟槽的图形空间间距均为n*P;
其中,Wj的范围为W0-60nm~W0+60nm,n为1~5间的任意值。
4.如权利要求2所述的光掩模,其特征在于,所述孤立沟槽模块包括至少一个沟槽,每个所述沟槽的宽度均为Wk;
且每个所述沟槽的两侧均设置有一空白区域,且该空白区域水平方向的宽度大于5Wk;
其中,Wk的范围为W0-100nm~W0+100nm。
5.如权利要求1所述的光掩模,其特征在于,所述密集通孔模块上设置至少3列通孔,每列所述通孔均设置有多个正方形通孔,且每列中相邻的两个正方形通孔的图形空间间距为P,相邻的两列通孔的图形空间间距为P;
所述正方形通孔的宽度为Wx;
其中,Wx的范围为W0-30nm~W0+30nm,W0为双大马士革金属互连工艺的最小线宽。
6.如权利要求5所述的光掩模,其特征在于,所述半密集通孔模块上设置至少2列通孔,每列所述通孔均设置有多个矩形通孔,且每列中相邻的两个矩形通孔的图形空间间距为m*P,相邻的两列通孔的图形空间间距为n*P;
所述矩形通孔的宽度为Wy1,所述矩形通孔的长度为Wy2;
其中,Wy1的范围为W0-60nm~W0+60nm,Wy2为Wy1~5Wy1,n为1~5间的任意值,m为1~15间的任意值。
7.如权利要求5所述的光掩模,其特征在于,所述孤立通孔模块上设置至少一个矩形通孔,所述矩形通孔的宽度为Wz1,所述矩形通孔的长度为Wz2;
所述矩形通孔的四周设置有一空白区域,且该空白区域水平方向的宽度大于5Wz1,该空白区域垂直方向的宽度大于5Wz2;
其中,Wz1的范围为W0-100nm~W0+100nm,Wz2为Wz1~5Wz1。
8.如权利要求1-7中任意一项所述的光掩模,其特征在于,所述密集通孔模块中的正方形通孔宽度Wx小于等于所述密集沟槽模块中的沟槽宽度Wi;
所述半密集通孔模块中的矩形通孔宽度Wy1小于等于所述半密集沟槽模块中的沟槽宽度Wj;
所述孤立通孔模块中的矩形通孔宽度Wz1小于等于所述孤立沟槽模块中的沟槽宽度Wk。
9.如权利要求1-7中任意一项所述的光掩模,其特征在于,所述光掩模应用于双大马士革金属互连工艺,具体包括以下步骤:
步骤1:在半导体衬底上涂布第一光刻胶;
步骤2:以所述沟槽光掩模作为第一光掩模;
步骤3:依次进行第一光刻工艺和第一刻蚀工艺,在半导体衬底上形成金属槽结构;
步骤4:在所述形成有金属槽结构的半导体衬底上涂布第二光刻胶;
步骤5:以所述通孔光掩模作为第二光掩模;
步骤6:进行第二光刻工艺和第二刻蚀工艺,在半导体衬底上形成金属槽结构和通孔结构的双大马士革结构;
步骤7:继续金属沉积工艺和金属化学机械抛光工艺,在半导体衬底上形成导线金属和通孔金属填充。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310081912.1A CN103199057B (zh) | 2013-03-14 | 2013-03-14 | 一组应用于双大马士革金属互连工艺的光掩模 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310081912.1A CN103199057B (zh) | 2013-03-14 | 2013-03-14 | 一组应用于双大马士革金属互连工艺的光掩模 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103199057A CN103199057A (zh) | 2013-07-10 |
CN103199057B true CN103199057B (zh) | 2015-04-08 |
Family
ID=48721511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310081912.1A Active CN103199057B (zh) | 2013-03-14 | 2013-03-14 | 一组应用于双大马士革金属互连工艺的光掩模 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103199057B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412468B (zh) * | 2013-08-27 | 2015-03-04 | 中国电子科技集团公司第四十四研究所 | 光刻大尺寸ccd芯片拼接曝光方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW516177B (en) * | 2001-04-13 | 2003-01-01 | Fujitsu Ltd | A semiconductor device and a method of manufacturing the same |
CN101458443A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 光掩模版及其制作方法、图形化的方法 |
CN102520578A (zh) * | 2011-11-10 | 2012-06-27 | 上海华力微电子有限公司 | 测试光掩模板及其应用 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288430A (ja) * | 2007-05-18 | 2008-11-27 | Toshiba Corp | 半導体装置の製造方法 |
-
2013
- 2013-03-14 CN CN201310081912.1A patent/CN103199057B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW516177B (en) * | 2001-04-13 | 2003-01-01 | Fujitsu Ltd | A semiconductor device and a method of manufacturing the same |
CN101458443A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 光掩模版及其制作方法、图形化的方法 |
CN102520578A (zh) * | 2011-11-10 | 2012-06-27 | 上海华力微电子有限公司 | 测试光掩模板及其应用 |
Also Published As
Publication number | Publication date |
---|---|
CN103199057A (zh) | 2013-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI588620B (zh) | 自我對準微影蝕刻製程 | |
US8877639B2 (en) | Method and algorithm for random half pitched interconnect layout with constant spacing | |
CN103367258B (zh) | 半导体线路结构及其制作工艺 | |
US8709684B2 (en) | Automatic misalignment balancing scheme for multi-patterning technology | |
CN104885193A (zh) | 用于双图案微影术的金属密度分布 | |
CN102520578B (zh) | 测试光掩模板及其应用 | |
KR20140041344A (ko) | 패턴 형성 방법 | |
CN104658980A (zh) | 存储器线路结构以及其半导体线路制作工艺 | |
US20130024824A1 (en) | Optical Proximity Correction Method | |
US20150286764A1 (en) | Methods of generating circuit layouts using self-alligned double patterning (sadp) techniques | |
CN104409444A (zh) | 鳍层光刻对准标记的制备方法 | |
CN102915960A (zh) | 金属互连结构的制作方法 | |
Zimmerman | Double patterning lithography: double the trouble or double the fun? | |
CN103199057B (zh) | 一组应用于双大马士革金属互连工艺的光掩模 | |
US7650584B2 (en) | Application specific semiconductor integrated circuit and its manufacturing method thereof | |
CN103715140A (zh) | 一种避免oled显示设备中金属线路短路的方法 | |
CN100547762C (zh) | 形成接触孔的方法 | |
US9112000B2 (en) | Method for ensuring DPT compliance for auto-routed via layers | |
CN105374746A (zh) | 一种提升通孔层工艺窗口的方法 | |
CN103066070A (zh) | 采用三重图案化的集成电路方法 | |
CN102375328B (zh) | 测试光掩模板及其应用 | |
US10026645B2 (en) | Multiple patterning process for forming pillar mask elements | |
CN104952705A (zh) | 一种双重图形及半导体器件结构的制作方法 | |
CN103515198B (zh) | 连续形成两道深度不同的孔或槽的工艺方法 | |
CN102810510A (zh) | 一种铜互连制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |