KR20030041015A - 반도체소자의 정렬마크 - Google Patents

Abstract

본 발명은 반도체소자의 정렬마크에 관한 것으로서, 주기성 패턴의 회절과 측벽 산란에 의해 그렇지 않은 부분과 반사율 차이를 보이는 것을 이용하여 정렬마크를 주기성 패턴인 서브마크로 분할하여 형성하되, 서브마크의 크기는 노광장치의 분해능 이상으로 크고, 정렬장비의 해상력 이하의 크기를 가지도록하였으므로, 정렬마크 박막의 두께 최적화 과정이 불필요하여 제품의 개발 시간이 단축되고, 박막 두께에 따른 오정렬 발생이 방지되어 공정수율을 향상시킬 수 있다.

Description

반도체소자의 정렬마크{Alignment mark of semiconductor device}

본 발명은 노광마스크의 정렬마크에 관한 것으로서, 특히 정렬마크를 다수의 라인/스페이스 패턴으로 형성하여 높이가 낮은 정렬마크에서도 용이하게 정렬 작업을 진행할 수 있는 반도체소자의 정렬마크에 관한 것이다.

일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.

상기 마크를 정렬 키(alignment key) 혹은 정렬마크라 하며, 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용된다.

반도체소자의 제조 공정에 사용되는 스탭 앤 리비트(step and repeat) 방식의 노광 장비인 스테퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자의 불량이 발생된다.

도 1은 종래 기술에 따른 정렬마크를 설명하기 위한 개략도이다.

먼저, 소정의 하부층(10)상에 절연막이나 다결정실리콘층등의 패턴으로된 직사각 형상의 요부로된 정렬마크(12)가 두깨 H로 형성되어 있으며, 상기 구조의 전 표면에 패턴마스크가 된 감광막(14)이 도포되어있다.

상기의 정렬마크(12)는 감광막(14)이 도포된 상태에서 노광장비내의 정렬장치의 광원에서 정렬마크(12)로 빛을 조사하여 반사광을 카메라가 인식하여 노광마스크와 정렬이 이루어진다.

그러나 도 2에서 볼수 있는 바와 같이, 정렬마크가 되는 패턴층과 감광막만 도포되어있는 부분에서 반사율차가 생기고, 반사율차가 H1과 같이 큰 경우에는 정렬마크을 인식하기 용이하나 H2 같이 반사율차가 적은 경우에는 정렬마크의 상이 흐려 인식이 어려워 진다.

상기와 같이 종래 기술에 따른 반도체소자의 정렬마크는 직사각 형상의 요홈 패턴을 설치하여 감광막이 도포된 상태에서 노광장비의 정렬장치에서 반사광을 인식하게 되는데 이때 각층들간의 반사율의 차이가 어느정도 이상되어야 정렬마크를 인식할 수 있으나, 반사율차가 적은 경우에는 층들의 두께를 조정하여야 하는데 소자의 특성상 층들의 두께를 조정할 수 없는 경우에는 정렬마크의 인식이 어려워 지는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 하나의 정렬마크를 정렬장비의 해독 분해능 보다 작으나 노광장비의 분해능 보다는 큰 정도의 크기를 가지는 서브마크로 분할하여 형성하므로서, 정렬마크의 두께가 반사율차가 적은 두께에서도 선명하게 인식할 수 있어 생산 수율을 향상시킬 수 있는 반도체소자의 정렬마크를 제공함에 있다.

도 1은 종래 기술에 따른 정렬마크를 설명하기 위한 개략도.

도 2는 정렬마크의 박막 두께와 반사율의 그래프.

도 3은 본 발명의 제1실시예에 따른 정렬마크의 레이아웃도.

도 4는 도 3에서의 선 Ⅰ-Ⅰ에 따른 단면도.

도 5는 도 3의 정렬마크를 정렬장치가 인식한 상의 레이아웃도.

도 6a는 본발명의 제2실시예에 따른 정렬마크의 레이아웃도.

도 6b는 도 6a의 정렬마크를 정렬장치가 인식한 상의 레이아웃도.

도 7 내지 도 10은 본발명의 제3 내지 제6실시예에 따른 정렬마크의 레이아웃도.

< 도면의 주요 부분에 대한 부호의 설명>

10 : 하부층 12,22 : 정렬마크

14,24 : 감광막 23 : 서브마크

H : 정렬마크 박막의 두께

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 정렬마크의 특징은,

정렬장치를 구비하는 노광장비에서의 웨이퍼 정렬에 사용되는 반도체소자의 정렬마크에 있어서,

상기 정렬마크를 다수개의 주기성 서브마크로 분할하여 구성하되, 상기 서브 마크의 크기가 노광장비의 분해능 보다는 크나 정렬장비의 해상도 보다는 작게 형성됨에 있다.

또한 본 발명의 다른 특징은, 상기 서브마크가 막대 형상의 라인/스페이스 패턴아거나, 일정 간격으로 배치되는 도트 패턴이거나 홀패턴으로 형성됨에 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 정렬마크에 대하여 상세히 설명을 하기로 한다.

도 3은 본 발명의 제1실시예에 따른 정렬마크의 레이아웃도로서, 종래 직사각 형상의 단일 패턴을 다수개의 라인/스페이스 패턴 형상의 서브마크(23)들로 구성된 정렬마크(22)로 형성한 것이다.

이러한 서브마크(23)을 형성하는 원리는 첫째, 노광장비의 해상력 한계치가 정렬장치의 인식력 한계치 보다 작고, 둘째, 반복적인 주기성 패턴에서는 회절이 잘일어나고 그 회절각은 주기가 짧을수록 크며, 셋째, 패턴의 경계 지역에서 빛의 산란이 많이 발생하는 특성을 이용하는 것이다.

즉, 서브마크(23) 각각을 노광장비의 해상력 한계치 보다는 크지만, 정렬장치의 인식한계치 보다는 작은 크기로 형성하면, 도 3의 정렬마크 패턴을 가지는 노광마스크를 사용하여 노광하면 정렬마크가 웨이퍼상에 제대로 전사되어 바 형상의라인/스페이스 패턴으로 선명하게 형성되며, 이들 서브마크(23)들은 도 4에 도시되어있는 바와 같이 감광막(24)이 도포된 상태에서 정렬장비가 스캔하면 반복 패턴이 회절이 잘 일어나고 패턴 경계지역에서 산란이 발생되어, A 지역과 같이 패턴이 잘게 나누어지지 않은 지역에서는 박막 두께에 따른 반사율로 반사가 일어나고, B 지역 같이 패턴이 나누어진 지역에서는 회절에 의한 빛의 손실 및 측벽 산란으로 빛이 손실되어 반사율이 낮아진다. 따라서 정렬마크의 서브 마크들의 크기가 정렬장비의 해상도 이하의 크기를 가지므로 정렬장비는 도 5와 같은 직사각 형상의 상(30)으로 인식하게 되고, 주기성 패턴의 회절과 측벽 산란에 의해 정렬마크의 상을 얻게 되므로 정렬마크 박막의 두께에 상관없이 선명한 인식이 가능하다.

본 발명의 다른 실시예들로서, 도 6a 및 도 6b는 본 발명의 제2실시예에 따른 정렬마크의 레이아웃도로서, 도 6a에 도시되어있는 바와 같이, 사각 형상의 종래 정렬마크를 분할하여 바 형상의 라인/스페이스 패턴인 서브마크(23a)을 조합하여 정렬마크(22a)를 형성한 것으로서, 정렬장비가 인식할 때는 도 6b에 도시되어있는 것과 같은 상(30a)으로 인식하게 된다.

도 7은 본 발명의 제3실시예에 따른 정렬마크의 레이아웃도로서, 도 3의 경우와 유사하게 라인/스페이스 패턴 형상이나 배치 방향이 다른 서브마크(23b)로 정렬마크(22b)를 형성하였다.

또한 도 8과 도 9는 각각 도트 패턴과 홀패턴을 가지는 정렬마크(22c, 22d)를 형성한 것이고, 도 10은 도트패턴을 체스판 형상으로 배치한 정렬마크(22e)의 예이다.

상기 도 7 내지 도 10의 정렬마크들도 모두 서브마크를 노광장비의 분해능 한계치 보다는 크나 정렬장비의 인식 한계치 보다는 작게 형성된다.

상기한 바와 같이, 본 발명에 따른 반도체소자의 정렬마크는 주기성 패턴의 회절과 측벽 산란에 의해 그렇지 않은 부분과 반사율 차이를 보이는 것을 이용하여 정렬마크를 주기성 패턴인 서브마크로 분할하여 형성하되, 서브마크의 크기는 노광장치의 분해능 이상으로 크고, 정렬장비의 해상력 이하의 크기를 가지도록하였으므로, 정렬마크 박막의 두께 최적화 과정이 불필요하여 제품의 개발 시간이 단축되고, 박막 두께에 따른 오정렬 발생이 방지되어 공정수율을 향상시킬 수 있는 이점이 있다.

Claims (3)

1. 정렬장치를 구비하는 노광장비에서의 웨이퍼 정렬에 사용되는 반도체소자의 정렬마크에 있어서,

   상기 정렬마크를 다수개의 주기성 서브마크로 분할하여 구성하되, 상기 서브 마크의 크기가 노광장비의 분해능 보다는 크나 정렬장비의 해상도 보다는 작게 형성되는 것을 특징으로 하는 반도체소자의 정렬마크.
2. 제 1 항에 있어서,

   상기 서브마크가 막대 형상의 라인/스페이스 패턴인 것을 특징으로 하는 반도체소자의 정렬마크.
3. 제 1 항에 있어서,

   상기 서브마크가 일정 간격으로 배치되는 도트 패턴이거나 홀패턴인 것을 특징으로 하는 반도체소자의 정렬마크.