CN113725195B - 对准标记的形成方法 - Google Patents

对准标记的形成方法 Download PDF

Info

Publication number
CN113725195B
CN113725195B CN202111012207.7A CN202111012207A CN113725195B CN 113725195 B CN113725195 B CN 113725195B CN 202111012207 A CN202111012207 A CN 202111012207A CN 113725195 B CN113725195 B CN 113725195B
Authority
CN
China
Prior art keywords
alignment
reflectivity
forming
medium
alignment pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111012207.7A
Other languages
English (en)
Other versions
CN113725195A (zh
Inventor
王思聪
于洪浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111012207.7A priority Critical patent/CN113725195B/zh
Publication of CN113725195A publication Critical patent/CN113725195A/zh
Application granted granted Critical
Publication of CN113725195B publication Critical patent/CN113725195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及一种对准标记的形成方法。所述对准标记的形成方法包括如下步骤：形成对准图案和环绕所述对准图案外周分布的介质层，所述对准图案包括呈周期性排布的多个第一重复结构单元，所述第一重复结构单元用于增大所述对准图案与所述介质层之间的反射率差；获取所述对准图案的对准反射率、以及所述介质层的介质反射率；判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记。本发明确保了最终得到的所述对准标记与所述介质层之间的具有较高的反射率差，实现了所述对准标记与所述介质层之间明暗对比度的增大，能够提高对对准标记识别的准确度与清晰度。

Description

对准标记的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种对准标记的形成方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
晶圆键合是半导体制造过程中的一个重要步骤。但是，当前的晶圆键合工艺中，由于键合对准标记本身的缺陷，导致键合过程中不能准确的识别对准标记，从而易出现对准偏差甚至是错位，影响晶圆键合质量。
因此，如何提高对准标记识别的准确度，从而提高半导体产品的良率，是当前亟待解决的技术问题。
发明内容
本发明提供一种对准标记的形成方法，用于解决现有技术中对准标记识别准确度低的问题，以改善半导体产品的良率。
为了解决上述问题，本发明提供了一种对准标记的形成方法，包括如下步骤：
形成对准图案和环绕所述对准图案外周分布的介质层，所述对准图案包括呈周期性排布的多个第一重复结构单元，所述第一重复结构单元用于增大所述对准图案与所述介质层之间的反射率差；
获取所述对准图案的对准反射率、以及所述介质层的介质反射率；
判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记。
可选的，形成对准图案和环绕所述对准图案外周分布的介质层的具体步骤包括：
提供衬底，所述衬底上具有半导体层；
形成覆盖所述半导体层的所述介质层；
于所述介质层中形成所述对准图案。
可选的，于所述介质层中形成所述对准图案的具体步骤包括：
于所述介质层中定义多个主体区域；
于每个所述主体区域中形成呈周期性排布的多个所述第一重复结构单元。
可选的，形成对准图案和环绕所述对准图案外周分布的介质层的具体步骤包括：
提供衬底，所述衬底上具有半导体层；
形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层。
可选的，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：
形成覆盖所述半导体层的介质层；
于所述介质层中形成所述对准图案和所述顶层互连层。
可选的，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：
形成覆盖所述半导体层的介质层；
于所述介质层中形成所述顶层互连层；
形成覆盖所述介质层的隔离层；
于所述隔离层中形成所述对准图案，在沿垂直于所述半导体层的顶面的方向上，所述介质层的投影环绕所述对准图案的投影的外周分布。
可选的，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：
于所述半导体层上方定义多个主体区域；
于每个所述主体区域中形成呈周期性排布的多个所述第一重复结构单元。
可选的，呈周期性排布的多个所述第一重复结构单元填充满所述主体区域。
可选的，所述第一重复结构单元的材料为第一金属材料，所述第一金属材料在预设波长光线照射下能够发生金属偶极谐振。
可选的，所述第一重复结构单元的形状为圆形、椭圆形或者任意多边形。
可选的，所述介质层中具有环绕所述对准图案外周、且呈周期性排布的多个第二重复结构单元，所述第二重复结构单元与所述第一重复结构单元对预设波长光线的反射率不同。
可选的，所述第二重复结构单元的材料为第二金属材料，所述第二金属材料在预设波长光线照射下能够发生金属偶极谐振。
可选的，获取所述对准图案的对准反射率、以及所述介质层的介质反射率的具体步骤包括：
建立反射率预测模型；
根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层在所述预设波长下的所述介质反射率。
可选的，所述反射率预测模型为时域有限差分模型；根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层在所述预设波长下的所述介质反射率的具体步骤包括：
根据所述时域有限差分模型获取所述对准图案在所述预设波长下的对准电场分布和对准磁场分布、以及所述介质层在所述预设波长下的所述介质电场分布和所述介质磁场分布；
根据所述对准电场分布和所述磁场对准分布获取所述对准图案的所述对准反射率、并根据所述介质电场分布和所述介质磁场分布获取所述介质层的所述介质反射率。
可选的，所述预设波长的数量为多个；根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层在所述预设波长下的所述介质反射率的具体步骤还包括：
根据所述时域有限差分模型获取所述对准图案在多个所述预设波长下的多个所述对准电场分布和多个对准磁场分布、以及所述介质层在多个所述预设波长下的多个所述介质电场分布和多个所述介质磁场分布；
根据多个所述对准电场分布和多个所述磁场对准分布获取所述对准图案在多个所述预设波长下的多个所述对准反射率、并根据多个所述介质电场分布和多个所述介质磁场分布获取所述介质层的在多个所述预设波长下的多个所述介质反射率。
可选的，还包括如下步骤：
判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若否，则调整所述第一重复结构单元的尺寸、周期、材料中的任一项或者两项以上的组合。
可选的，形成对准图案和环绕所述对准图案外周分布的介质层的具体步骤包括：
建立半导体模型，所述模型包括所述对准图案和环绕所述对准图案外周分布的所述介质层。
可选的，判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记的具体步骤包括：
判断所述对准反射率与所述介质反射率之间的差值是否高于所述预设值，若是，则判断实际制程工艺条件是否会降低所述对准反射率与所述介质反射率之间的差值；
在确认所述实际制程工艺条件不会降低所述对准反射率与所述介质反射率之间的差值之后，则以所述对准图案作为所述对准标记。
可选的，在确认所述对准反射率与所述介质反射率之间的差值高于所述预设值之后，还包括如下步骤：
当确认所述实际制程工艺条件会降低所述对准反射率与所述介质反射率之间的差值时，则调整所述对准图案、所述介质层中的任一个或者两个的组合。
可选的，调整所述介质层的具体步骤包括：
调整所述介质层的尺寸、材料、形状中的任一项或者两项以上的组合。
本发明提供的对准标记的形成方法，通过形成对准图案和环绕所述对准图案外周分布的介质层，所述对准图案包括呈周期性排布的多个第一重复结构单元，所述第一重复结构单元用于增大所述对准图案与所述介质层之间的反射率差，并测量所述对准图案与所述介质层之间的反射率，当所述对准图案的对准反射率与所述介质层的介质反射率之间的差值大于预设值时，才将所述对准图案作为对准标记，否则，则对所述对准图案和/或所述介质层进行调整，从而确保了最终得到的所述对准标记与所述介质层之间的具有较高的反射率差，进而实现了所述对准标记与所述介质层之间明暗对比度的增大，使得在利用所述对准标记进行定位的过程中，能够提高对对准标记识别的准确度与清晰度，有助于提高半导体产品的良率，改善半导体产品的性能。
附图说明
附图1是本发明具体实施方式中对准标记的形成方法流程图；
附图2是本发明具体实施方式中第一种对准图案与介质层的位置关系图；
附图3是附图2中对准图案的放大示意图；
附图4是附图3中虚线框中的放大示意图；
附图5是本发明具体实施方式中第二种对准图案与介质层的位置关系图。
具体实施方式
下面结合附图对本发明提供的对准标记的形成方法的具体实施方式做详细说明。
在晶圆键合过程中，为了确保两片晶圆间的对准，需要通过识别所述晶圆上的对准标记，来对所述晶圆进行定位。然而，在采用特定波长的光线照射所述晶圆时，由于所述对准标记与所述对准标记周围的介质层之间的明暗对比度较低，导致对准标记图案模糊，不能对所述对准标记进行准确识别，因而降低了晶圆定位的精准度，影响最终的晶圆键合效果以及半导体产品的良率。
本具体实施方式提供了一种对准标记的形成方法，附图1是本发明具体实施方式中对准标记的形成方法流程图，附图2是本发明具体实施方式中第一种对准图案与介质层的位置关系图，附图3是附图2中对准图案的放大示意图，附图4是附图3中虚线框中的放大示意图。如图1-图4所示，所述对准标记的形成方法，包括如下步骤：
步骤S11，形成对准图案和环绕所述对准图案外周分布的介质层20，所述对准图案包括呈周期性排布的多个第一重复结构单元22，所述第一重复结构单元22用于增大所述对准图案与所述介质层20之间的反射率差。
可选的，形成对准图案和环绕所述对准图案外周分布的介质层20的具体步骤包括：
提供衬底，所述衬底上具有半导体层；
形成覆盖所述半导体层的所述介质层20；
于所述介质层20中形成所述对准图案。
可选的，于所述介质层20中形成所述对准图案的具体步骤包括：
于所述介质层20中定义多个主体区域21；
于每个所述主体区域21中形成呈周期性排布的多个所述第一重复结构单元22。
具体来说，所述衬底可以是但不限于硅衬底，本具体实施方式中以所述衬底为硅衬底为例进行说明。所述半导体层位于所述衬底表面。所述半导体层可以为单层结构，也可以为多层结构。所述半导体层可以为CMOS电路结构，也可以为包括多个存储单元的堆叠结构。所述介质层20覆盖于所述半导体层的顶面。所述介质层20的材料可以为但不限于氧化物材料(例如二氧化硅)、氮化物材料(例如氮化硅)、或者氮氧化物材料(例如氮氧化硅)等绝缘材料。
在形成所述介质层20之后，于所述介质层20中定义多个所述主体区域21，例如图2和图3所示的对准图案包括4个所述主体区域21，4个所述主体区域21形成风车状。之后，刻蚀所述主体区域21中的所述介质层20，形成多个第一开口。接着，填充第一材料于所述第一开口内，形成呈周期性排布的多个所述第一重复结构单元22。
在其他示例中，所述主体区域21的数量也可以仅为1个，所述主体区域21可以呈十字状或者八角状。多个所述第一重复结构单元22在一个所述主体区域21内呈周期性排布。
每个所述主体区域21中均包括呈周期性排布的多个所述第一重复结构单元22，相邻所述第一重复结构单元22之间填充满所述介质层20，即每一个所述第一重复结构单元22均被所述介质层20包围。多个所述主体区域21中的所述第一重复结构单元22的形状、尺寸、和/或排布周期可以相同，也可以不同，本领域技术人员可以根据实际需要进行选择。在一示例中，为了提高最终形成的对准标记各部位识别亮度的均一性，多个所述主体区域21中的所述第一重复结构单元22的形状、尺寸、和/或排布周期均相同。
所述对准图案与所述介质层20同层设置，且所述介质层20环绕包围所述对准图案。本具体实施方式通过在所述对准图案中设置呈周期性排布的多个所述第一重复结构单元22，来增大采用光线定位过程中所述对准图案与所述介质层20之间的反射率差，即提高所述对准图案与所述介质层20之间的对比度，从而能够提高对所述对准图案识别的准确度，进而提高定位的精准度。所述第一重复结构单元22的具体形状、尺寸和材料，本领域技术人员可以根据实际需要进行选择。本具体实施方式中所述的多个是指两个以上。
在其他示例中，形成对准图案和环绕所述对准图案外周分布的介质层20的具体步骤包括：
提供衬底，所述衬底上具有半导体层；
形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层20。
可选的，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：
于所述半导体层上方定义多个主体区域；
于每个所述主体区域中形成呈周期性排布的多个所述第一重复结构单元22。
可选的，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：
形成覆盖所述半导体层的介质层20；
于所述介质层20中形成所述对准图案和所述顶层互连层。
具体来说，所述介质层20覆盖于所述半导体层表面，所述顶层互连层和所述对准图案均形成在所述介质层20中，即所述介质层20、所述顶层互连层和所述对准图案同层设置。所述顶层互连层的一端用于与所述半导体层内的器件结构电连接、另一端用于与外部电路电连接。
在其他示例中，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层20的具体步骤包括：
形成覆盖所述半导体层的介质层20；
于所述介质层中形成所述顶层互连层；
形成覆盖所述介质层20的隔离层；
于所述隔离层中形成所述对准图案，在沿垂直于所述半导体层的顶面的方向上，所述介质层20的投影环绕所述对准图案的投影的外周分布。
具体来说，所述介质层20覆盖于所述半导体层的顶面，所述顶层互连层位于所述介质层20中。所述隔离层覆盖于所述介质层20的顶面，且所述对准图案位于所述隔离层，即所述对准图案与所述介质层20不同层设置、所述对准图案位于所述介质层20上方。所述隔离层的材料为绝缘材料，例如氧化物材料(例如二氧化硅)、氮化物材料(例如氮化硅)、或者氮氧化物材料(例如氮氧化硅)。
为了最大限度的提高所述对准图案的反射率，可选的，呈周期性排布的多个所述第一重复结构单元22填充满所述主体区域21。
可选的，所述第一重复结构单元22的材料为第一金属材料，所述第一金属材料在预设波长光线照射下能够发生金属偶极谐振。
具体来说，所述第一重复结构单元22采用所述第一金属材料制成。在所述预设波长光线照射下，具有周期性结构的多个所述第一重复结构单元22利用所述第一金属材料的金属偶极谐振，即所述预设波长光线激发所述第一重复结构单元22中的正负偶极子，并产生偶极谐振，对于所述预设波长光线，偶极谐振会持续向外界辐射电磁波，从而能够大幅度提高对所述预设波长光线的反射率，从而使得所述对准图案与所述介质层20之间的反射率差异增大，即使得所述对准图案与所述介质层20之间的明暗对比度增大。
可选的，所述第一重复结构单元22的形状为圆形、椭圆形或者任意多边形。本具体实施方式以所述第一重复结构单元22的形状为实现正方形为例。
可选的，所述介质层20中具有环绕所述对准图案外周、且呈周期性排布的多个第二重复结构单元，所述第二重复结构单元与所述第一重复结构单元对预设波长光线的反射率不同。
可选的，所述第二重复结构单元的材料为第二金属材料，所述第二金属材料在预设波长光线照射下能够发生金属偶极谐振。
具体来说，通过在所述介质层20中设置呈周期性排布的多个所述第二重复结构单元，其中，所述第二重复结构单元的形成也可以为圆形、椭圆形或者任意多边形。所述第一重复结构单元22的形状可以与所述第二重复结构单元的形状相同，也可以不同。
举例来说，所述第一重复结构单元22采用所述第一金属材料(例如金属铜)制成。在所述预设波长光线照射下，呈周期排布的多个所述第一重复结构单元22能够大幅度提高对所述预设波长光线的反射率。同时，所述第二重复结构单元采用所述第二金属材料制成。在所述预设波长光线照射下，具有周期性排布的多个所述第二重复结构单元利用所述第二金属材料的金属偶极谐振，即所述预设波长光线激发所述第二重复结构单元中的正负偶极子，并产生偶极谐振，第二金属材料中的偶极谐振会持续吸收所述预设波长的光线，从而能够大幅度提高所述介质层20对所述预设波长光线的吸收率，即降低所述介质层20对所述预设波长光线的反射率。两方面的共同作用，使得所述对准图案与所述介质层20之间的反射率差异增大，即使得所述对准图案与所述介质层20之间的明暗对比度增大。
步骤S12，获取所述对准图案的对准反射率、以及所述介质层20的介质反射率。
可选的，获取所述对准图案的对准反射率、以及所述介质层20的介质反射率的具体步骤包括：
建立反射率预测模型；
根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层20在所述预设波长下的所述介质反射率。
可选的，所述反射率预测模型为时域有限差分模型；根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层20在所述预设波长下的所述介质反射率的具体步骤包括：
根据所述时域有限差分(Finite-Difference-Time-Domain，FDTD)模型获取所述对准图案在所述预设波长下的对准电场分布和对准磁场分布、以及所述介质层20在所述预设波长下的所述介质电场分布和所述介质磁场分布；
根据所述对准电场分布和所述磁场对准分布获取所述对准图案的所述对准反射率、并根据所述介质电场分布和所述介质磁场分布获取所述介质层20的所述介质反射率。
具体来说，在FDTD模型中，对电磁场在时间上和空间上采取交替抽样的离散方式，每一个电场分量四周有4个磁场分量环绕、每一个磁场分量四周有4个电场分量环绕。这种网格分布方式使得每个磁场分量均位于4个电场分量的环绕下，在电磁场分量进行空间取样时，符合法拉第感应定律和安培环路定律。在建立了FDTD模型之后，采用在时域对微分形式的麦克斯韦方程组求解的数值计算方法，得到所述对准图案在所述预设波长下的对准电场分布和对准磁场分布、以及所述介质层20在所述预设波长下的所述介质电场分布和所述介质磁场分布。之后，根据菲涅尔公式等反射率计算公式、以及所述对准电场分布和所述磁场对准分布获取所述对准图案的所述对准反射率，并根据菲涅尔公式等反射率计算公式、以及所述介质电场分布和所述介质磁场分布获取所述介质层20的所述介质反射率。
可选的，所述预设波长的数量为多个；根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层20在所述预设波长下的所述介质反射率的具体步骤还包括：
根据所述时域有限差分模型获取所述对准图案在多个所述预设波长下的多个所述对准电场分布和多个对准磁场分布、以及所述介质层20在多个所述预设波长下的多个所述介质电场分布和多个所述介质磁场分布；
根据多个所述对准电场分布和多个所述磁场对准分布获取所述对准图案在多个所述预设波长下的多个所述对准反射率、并根据多个所述介质电场分布和多个所述介质磁场分布获取所述介质层20的在多个所述预设波长下的多个所述介质反射率。
具体来说，通过获取多个所述预设波长下的所述对准图案的对准反射率，可以得到所述对准反射率与所述预设波长之间的映射关系，例如得到所述对准反射率随所述预设波长变化的第一曲线。通过获取多个所述预设波长下的所述介质层20的介质反射率，可以得到所述介质反射率与所述预设波长之间的映射关系，例如得到所述介质反射率随所述预设波长变化的第二曲线。根据所述第一曲线和所述第二曲线，可以快速、直观的了解到所述对准反射率与所述介质反射率之间的差值最大时对应的所述预设波长的具体数值，以便于后续采用差值最大时对应的所述预设波长作为对准标记识别波长，从而有助于进一步提高所述对准标记识别的准确度。
步骤S13，判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记。
可选的，所述对准标记的形成方法还包括如下步骤：
判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若否，则调整所述第一重复结构单元22的尺寸、周期、材料中的任一项或者两项以上的组合。
具体来说，通过反馈调节机制，当通过FDTD模型计算得到的所述对准图案的所述对准反射率与所述介质层20的所述介质反射率之间的差值低于所述预设值时，则对所述对准图案、所述介质层20、或者对所述对准图案和所述介质层20同时进行调整，例如调整所述对准图案中所述第一重复结构单元22的尺寸(例如所述第一重复结构单元22的边长a)、周期p、材料中的任一项或者两项以上的组合；再例如调整所述介质层20的材料、尺寸(例如所述介质层20的厚度)。直至所述对准反射率与所述介质反射率之间的差值高于所述预设值。其中，所述预设值的具体数值，本领域技术人员可以根据实际需要进行设置，例如根据对准精度的要求。在本具体实施方式中，所述预设值可以为30％～60％。
为了节省资源，提高对准图案的设计效率，可选的，形成对准图案和环绕所述对准图案外周分布的介质层20的具体步骤包括：
建立半导体模型，所述模型包括所述对准图案和环绕所述对准图案外周分布的所述介质层20。
可选的，判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记的具体步骤包括：
判断所述对准反射率与所述介质反射率之间的差值是否高于所述预设值，若是，则判断实际制程工艺条件是否会降低所述对准反射率与所述介质反射率之间的差值；
在确认所述实际制程工艺条件不会降低所述对准反射率与所述介质反射率之间的差值之后，则以所述对准图案作为所述对准标记。
可选的，在确认所述对准反射率与所述介质反射率之间的差值高于所述预设值之后，还包括如下步骤：
当确认所述实际制程工艺条件会降低所述对准反射率与所述介质反射率之间的差值时，则调整所述对准图案、所述介质层中的任一个或者两个的组合。
可选的，调整所述介质层20的具体步骤包括：
调整所述介质层20的尺寸、材料、形状中的任一项或者两项以上的组合。
具体来说，所述实际制程工艺条件是指在所述对准图案和/或所述介质层20的实际制造过程中的多种工艺参数条件，例如对准图案形成过程中光刻精度、干法或者湿法刻蚀过程中的刻蚀精度等。例如，当通过建模得到的对准图案满足反射率差值的要求时，还需要判断建模得到的所述对准图案在实际制程工艺条件制造时会不会导致所述对准图案的所述对准反射率降低。当确认所述实际制程工艺条件会降低所述对准反射率与所述介质反射率之间的差值时，例如光刻形成所述对准图案的过程中，由于光刻精度的限制会导致所述对准图案的反射率降低，从而导致所述对准反射率和所述介质反射率之间的差值降低，则需要调整所述对准图案、所述介质层中的任一个或者两个的组合，例如从满足所述反射率差值的多个所述对准图案中另外选择一个满足所述实际制程工艺条件的图案作为所述对准标记。
本具体实施方式提供的对准标记的形成方法，通过形成对准图案和环绕所述对准图案外周分布的介质层，所述对准图案包括呈周期性排布的多个第一重复结构单元，所述第一重复结构单元用于增大所述对准图案与所述介质层之间的反射率差，并测量所述对准图案与所述介质层之间的反射率，当所述对准图案的对准反射率与所述介质层的介质反射率之间的差值大于预设值时，才将所述对准图案作为对准标记，否则，则对所述对准图案和/或所述介质层进行调整，从而确保了最终得到的所述对准标记与所述介质层之间的具有较高的反射率差，进而实现了所述对准标记与所述介质层之间明暗对比度的增大，使得在利用所述对准标记进行定位的过程中，能够提高对对准标记识别的准确度与清晰度，有助于提高半导体产品的良率，改善半导体产品的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种对准标记的形成方法，其特征在于，包括如下步骤：
形成对准图案和环绕所述对准图案外周分布的介质层，所述对准图案包括呈周期性排布的多个第一重复结构单元，所述第一重复结构单元用于增大所述对准图案与所述介质层之间的反射率差；
获取所述对准图案的对准反射率、以及所述介质层的介质反射率；
判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记；
获取所述对准图案的对准反射率、以及所述介质层的介质反射率的具体步骤包括：
建立反射率预测模型；
根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层在所述预设波长下的所述介质反射率。
2.根据权利要求1所述的对准标记的形成方法，其特征在于，形成对准图案和环绕所述对准图案外周分布的介质层的具体步骤包括：
提供衬底，所述衬底上具有半导体层；
形成覆盖所述半导体层的所述介质层；
于所述介质层中形成所述对准图案。
3.根据权利要求2所述的对准标记的形成方法，其特征在于，于所述介质层中形成所述对准图案的具体步骤包括：
于所述介质层中定义多个主体区域；
于每个所述主体区域中形成呈周期性排布的多个所述第一重复结构单元。
4.根据权利要求1所述的对准标记的形成方法，其特征在于，形成对准图案和环绕所述对准图案外周分布的介质层的具体步骤包括：
提供衬底，所述衬底上具有半导体层；
形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层。
5.根据权利要求4所述的对准标记的形成方法，其特征在于，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：形成覆盖所述半导体层的介质层；
于所述介质层中形成所述对准图案和所述顶层互连层。
6.根据权利要求4所述的对准标记的形成方法，其特征在于，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：形成覆盖所述半导体层的介质层；
于所述介质层中形成所述顶层互连层；
形成覆盖所述介质层的隔离层；
于所述隔离层中形成所述对准图案，在沿垂直于所述半导体层的顶面的方向上，所述介质层的投影环绕所述对准图案的投影的外周分布。
7.根据权利要求4所述的对准标记的形成方法，其特征在于，形成位于所述半导体层上方的所述对准图案、顶层互连层和所述介质层的具体步骤包括：于所述半导体层上方定义多个主体区域；
于每个所述主体区域中形成呈周期性排布的多个所述第一重复结构单元。
8.根据权利要求3或7所述的对准标记的形成方法，其特征在于，呈周期性排布的多个所述第一重复结构单元填充满所述主体区域。
9.根据权利要求1所述的对准标记的形成方法，其特征在于，所述第一重复结构单元的材料为第一金属材料，所述第一金属材料在预设波长光线照射下能够发生金属偶极谐振。
10.根据权利要求1所述的对准标记的形成方法，其特征在于，所述第一重复结构单元的形状为圆形、椭圆形或者任意多边形。
11.根据权利要求1所述的对准标记的形成方法，其特征在于，所述介质层中具有环绕所述对准图案外周、且呈周期性排布的多个第二重复结构单元，所述第二重复结构单元与所述第一重复结构单元对预设波长光线的反射率不同。
12.根据权利要求11所述的对准标记的形成方法，其特征在于，所述第二重复结构单元的材料为第二金属材料，所述第二金属材料在预设波长光线照射下能够发生金属偶极谐振。
13.根据权利要求1所述的对准标记的形成方法，其特征在于，所述反射率预测模型为时域有限差分模型；根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层在所述预设波长下的所述介质反射率的具体步骤包括：
根据所述时域有限差分模型获取所述对准图案在所述预设波长下的对准电场分布和对准磁场分布、以及所述介质层在所述预设波长下的介质电场分布和介质磁场分布；
根据所述对准电场分布和所述对准磁场分布获取所述对准图案的所述对准反射率、并根据所述介质电场分布和所述介质磁场分布获取所述介质层的所述介质反射率。
14.根据权利要求13所述的对准标记的形成方法，其特征在于，所述预设波长的数量为多个；根据所述反射率预测模型获取所述对准图案在预设波长下的所述对准反射率、以及所述介质层在所述预设波长下的所述介质反射率的具体步骤还包括：
根据所述时域有限差分模型获取所述对准图案在多个所述预设波长下的多个所述对准电场分布和多个对准磁场分布、以及所述介质层在多个所述预设波长下的多个所述介质电场分布和多个所述介质磁场分布；
根据多个所述对准电场分布和多个所述对准磁场分布获取所述对准图案在多个所述预设波长下的多个所述对准反射率、并根据多个所述介质电场分布和多个所述介质磁场分布获取所述介质层的在多个所述预设波长下的多个所述介质反射率。
15.根据权利要求1所述的对准标记的形成方法，其特征在于，还包括如下步骤：
判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若否，则调整所述第一重复结构单元的尺寸、周期、材料中的任一项或者两项以上的组合。
16.根据权利要求1所述的对准标记的形成方法，其特征在于，形成对准图案和环绕所述对准图案外周分布的介质层的具体步骤包括：
建立半导体模型，所述模型包括所述对准图案和环绕所述对准图案外周分布的所述介质层。
17.根据权利要求16所述的对准标记的形成方法，其特征在于，判断所述对准反射率与所述介质反射率之间的差值是否高于预设值，若是，则以所述对准图案作为所述对准标记的具体步骤包括：
判断所述对准反射率与所述介质反射率之间的差值是否高于所述预设值，若是，则判断实际制程工艺条件是否会降低所述对准反射率与所述介质反射率之间的差值；
在确认所述实际制程工艺条件不会降低所述对准反射率与所述介质反射率之间的差值之后，则以所述对准图案作为所述对准标记。
18.根据权利要求17所述的对准标记的形成方法，其特征在于，在确认所述对准反射率与所述介质反射率之间的差值高于所述预设值之后，还包括如下步骤：
当确认所述实际制程工艺条件会降低所述对准反射率与所述介质反射率之间的差值时，则调整所述对准图案、所述介质层中的任一个或者两个的组合。
19.根据权利要求18所述的对准标记的形成方法，其特征在于，调整所述介质层的具体步骤包括：
调整所述介质层的尺寸、材料、形状中的任一项或者两项以上的组合。
CN202111012207.7A 2021-08-31 2021-08-31 对准标记的形成方法 Active CN113725195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111012207.7A CN113725195B (zh) 2021-08-31 2021-08-31 对准标记的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111012207.7A CN113725195B (zh) 2021-08-31 2021-08-31 对准标记的形成方法

Publications (2)

Publication Number Publication Date
CN113725195A CN113725195A (zh) 2021-11-30
CN113725195B true CN113725195B (zh) 2024-04-05

Family

ID=78679807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111012207.7A Active CN113725195B (zh) 2021-08-31 2021-08-31 对准标记的形成方法

Country Status (1)

Country Link
CN (1) CN113725195B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027410A1 (en) * 2000-09-28 2002-04-04 Infineon Technologies North America Corp. Contrast enhancement for lithography alignment mark recognition
KR20030041015A (ko) * 2001-11-19 2003-05-23 주식회사 하이닉스반도체 반도체소자의 정렬마크
KR20050120072A (ko) * 2004-06-18 2005-12-22 동부아남반도체 주식회사 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법
JP2009123852A (ja) * 2007-11-14 2009-06-04 Dainippon Printing Co Ltd 半導体装置及びその製造方法
JP2010287864A (ja) * 2009-06-15 2010-12-24 Panasonic Corp 半導体装置及び半導体装置の製造方法
CN102097361A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102800566A (zh) * 2012-07-16 2012-11-28 中国电子科技集团公司第五十五研究所 一种半导体器件中接触区引线工艺保护对准标记的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4412922B2 (ja) * 2003-06-27 2010-02-10 株式会社ルネサステクノロジ 半導体装置
US8324742B2 (en) * 2008-04-01 2012-12-04 Texas Instruments Incorporated Alignment mark for opaque layer
NL2006451A (en) * 2010-05-06 2011-11-08 Asml Netherlands Bv Production of an alignment mark.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027410A1 (en) * 2000-09-28 2002-04-04 Infineon Technologies North America Corp. Contrast enhancement for lithography alignment mark recognition
KR20030041015A (ko) * 2001-11-19 2003-05-23 주식회사 하이닉스반도체 반도체소자의 정렬마크
KR20050120072A (ko) * 2004-06-18 2005-12-22 동부아남반도체 주식회사 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법
JP2009123852A (ja) * 2007-11-14 2009-06-04 Dainippon Printing Co Ltd 半導体装置及びその製造方法
JP2010287864A (ja) * 2009-06-15 2010-12-24 Panasonic Corp 半導体装置及び半導体装置の製造方法
CN102097361A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN102800566A (zh) * 2012-07-16 2012-11-28 中国电子科技集团公司第五十五研究所 一种半导体器件中接触区引线工艺保护对准标记的方法

Also Published As

Publication number Publication date
CN113725195A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US11903195B2 (en) Openings layout of three-dimensional memory device
US11114406B2 (en) Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
KR100602918B1 (ko) 반도체 웨이퍼 상에 셀프-얼라인 구조물을 제조하는 방법
US20100316911A1 (en) Multilayer structure and method of producing the same
CA2843415A1 (en) Polymer-based resonator antennas
US11621495B2 (en) Antenna device including planar lens
CN113725197A (zh) 半导体结构及其形成方法
CN113725195B (zh) 对准标记的形成方法
US10847408B2 (en) Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
JP2018101781A (ja) リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
WO2022151711A1 (zh) 半导体结构及其制作方法
US10319906B2 (en) Process for fabricating resistive memory cells
KR20070069351A (ko) 반도체 소자의 패드 형성 방법
CN113725196A (zh) 半导体结构及其形成方法
CN212257389U (zh) 半导体结构
CN212570982U (zh) 半导体结构
US20220407216A1 (en) In-package mmwave antennas and launchers using glass core technology
US11227825B2 (en) High performance integrated RF passives using dual lithography process
US11670509B2 (en) Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
CN114725099A (zh) 存储器件、半导体结构及其形成方法
CN114141698A (zh) 半导体结构及其制备方法
CN112289739B (zh) 一种三维存储器及其接触插塞的制造方法
CN112259574B (zh) 一种存储器件及其制作方法
US11984411B2 (en) Semiconductor structure and manufacturing method thereof
CN110246841A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant