JP4412922B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4412922B2 JP4412922B2 JP2003184117A JP2003184117A JP4412922B2 JP 4412922 B2 JP4412922 B2 JP 4412922B2 JP 2003184117 A JP2003184117 A JP 2003184117A JP 2003184117 A JP2003184117 A JP 2003184117A JP 4412922 B2 JP4412922 B2 JP 4412922B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- alignment mark
- light
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関する。特に、主表面に位置合せ用マークを備える半導体装置に関する。
【0002】
【従来の技術】
半導体装置の製造工程においては、位置合せ用マークを認識することによって、位置を特定する工程がある。たとえば、メモリセルを備える半導体装置の製造工程には、回路を切り替えるためのヒューズの位置を特定する工程がある。メモリセルを備える半導体装置は、製造工程において異物の混入などによってセルの一部が不良になる場合があり、予め予備のセルを設けておくものが多い。セルの不良が発見された場合には、回路を切り替えることによって不良のセルを予備のセルに置き換える。この置き換えにおいては、回路中に形成された所定のヒューズを切断することによって、特定のセルのアドレスを指定する方法が多く採用されている。ヒューズの切断には、レーザ光線を照射して溶断するレーザトリミング方式が広く採用されている。ヒューズの位置を特定するために、半導体装置には位置合せ用マークが形成されている。溶断を行なうレーザと同一のレーザを用いて、半導体装置に形成された位置合せ用マークを走査して、位置合せ用マークに形成された高反射率部とその周辺部分の低反射率部からの反射光のコントラストを検知することによって位置合せ用マークの位置を認識している。
【0003】
位置合せ用マークを備える半導体装置として、特開2001−168194号公報には、ヒューズ素子と同じ薄膜に形成された低光反射率領域を形成する半導体装置が開示されている。この半導体装置は、低光反射率領域にヒューズ素子と同一の薄膜である多結晶シリコン薄膜をドット状に多数形成したものである。または、シリコン基板上にシリコン酸化膜などからなる第1の絶縁膜が形成されており、第1の絶縁膜上に、部分的にドット状の多結晶シリコン薄膜が形成されている。ドット形状の多結晶シリコン薄膜の形成されている領域の上方に位置するアルミニウム膜の表面は、凹凸になっており、この部分に照射された光は乱反射する。この領域を低光反射率領域とすることができる。一方で、多結晶シリコン薄膜の形成されていない領域上のアルミニウム膜の表面は平坦であり、高光反射率領域とすることができる。このように、低光反射率領域と高光反射率領域を形成した位置決め用パターンが開示されている。
【0004】
また、特開平7−335721号公報には、反射光強度の差を大きくするアライメントマークを有する半導体装置が開示されている。このアライメントマークとしては、レーザ光を垂直上方向に反射させる平坦部と、レーザ光を乱反射させる凹凸部とが表面に設けられている。垂直上方では、アライメントマークのうち平坦部からは強い反射光が得られるが、凹凸部からは弱い反射光しか得ることができない。凹凸部では、表面の凹凸によってレーザ光のほとんどが乱反射されるからである。このように、反射光の差が大きくなり、アライメントマークの正確な認識が行なえる、というものである。
【0005】
【特許文献1】
特開2001−168194号公報(第4−6頁、第1,2,4−7図)
【0006】
【特許文献2】
特開平7−335721号公報(第3−4頁、第2,6図)
【0007】
【発明が解決しようとする課題】
近年の半導体装置の微細化または高速化に伴って、さまざまな新しい材料が半導体装置の製造に使われ始めている。たとえば、高速化においては、配線の抵抗値を下げるために配線材料として銅が用いられ、その配線層からの銅の拡散を防止する目的で、配線層の上面にはシリコン窒化膜などが形成されている。また、配線層の間の材料としては、従来の層間材料と比較して比誘電率の低い材料が使用されてきている。これらの新しい材料は、半導体装置の性能を達成するために使用され始めたものである。したがって、位置合せ用マークをレーザ光線で走査する場合に、これらの材料の反射特性や屈折特性などの光学特性が、必ずしも最適なものであるとは限らない。
【0008】
このため、半導体装置の製造工程において、レーザなど光源を用いて所定の位置合せ用マークを光学的に認識させる場合、本来のマークの反射光以外に、周辺からのノイズが多くてマークの認識が困難であるという問題が生じている。位置合せ用マークは、大きく分けると、高反射率部と低反射率部から構成される。このマークをレーザ光にて走査すると、主に高反射率部で反射した光の強度が強い部分と、主に低反射率部および低反射率部の真下の積層境界で反射した光の強度が弱い部分との反射波形を得ることができる。半導体装置の内部に積層された各絶縁膜が、全てシリコン酸化膜から形成されていれば、各積層膜間の屈折率の差は非常に小さい。このため、低反射率部に入射したレーザ光は、シリコン酸化膜からなる各絶縁膜を透過する。低反射率部から反射するレーザ光の強度は小さく、強い光の部分と弱い光の部分とを明確に識別できる良好な反射波形を得ることができる。しかし、前述のように、絶縁膜としてシリコン酸化膜以外にシリコン窒化膜やシリコンカーバイド膜のような絶縁膜が形成された場合、各絶縁膜の間で屈折率が異なることになる。たとえば、シリコン酸化膜とシリコン窒化膜とが隣り合って積層されていた場合、それぞれの膜の屈折率が異なることとなる。このため、入射してきたレーザ光は、シリコン酸化膜とシリコン窒化膜との境界面において、一部が反射され、低反射率部から戻るレーザ光の強度は相対的に大きくなる。特に、半導体装置の内部に、配線層が増えると配線層の表面で反射するレーザ光も多くなる。このため、高反射率部からの光の強度と低反射率部からの光の強度との差が小さくなってしまい、位置合せ用マークの位置の特定が正確に行なえないという問題が生じていた。
【0009】
一方で、半導体装置の多層化は進んできており、システムLSI(Large Scale Integrated Circuit)では、半導体装置の内部に6層以上の配線層が形成されているものも増えてきている。積層数が増えると、それぞれの層の膜厚のばらつきが足し合され、多層における厚さのばらつきが大きくなる場合がある。このばらつきに依存して、低反射率部から反射する光の強度にもばらつきが生じて、位置合せ用マークの認識が不安定になるという問題も生じていた。特に、半導体装置の微細化に伴って、ヒューズを溶断する工程に要求される位置決め精度は高くなってきている一方で、上述のように、絶縁層にさまざまな材料の膜が形成されるという構成材料の変化によって、位置合せ用マークの位置を認識する精度を維持することが困難になってきている。
【0010】
本発明の目的は、上記の問題点を解決するためになされたものであり、半導体装置の構造に依らず、安定して位置合せ用マークが認識できる半導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体装置は、高反射率部と平坦な低反射率部とを含む位置合せ用マークを表面に備え、埋込み部が複数形成され、上記埋込み部の周りと異なる物質が上記埋込み部に充填された屈折膜を内部に備える。上記埋込み部は、上記高反射率部を上記屈折膜に投影したときに、上記高反射率部の影となる部分を避けた領域の少なくとも一部に形成されている。上記埋込み部は、上記屈折膜を貫通するように形成され、上記屈折膜を上記高反射率部が形成されている側から見たときに、規則的に配置されている。
【0012】
または、本発明に基づく半導体装置は、高反射率部と平坦な低反射率部とを含む位置合せ用マークを表面に備え、凹凸を有する乱反射膜を内部に備える。上記凹凸は、上記高反射率部を上記乱反射膜に投影したときに、上記高反射率部の影となる部分を避けた領域の少なくとも一部に形成されている。上記乱反射膜が2層以上形成されている。
【0013】
【発明の実施の形態】
(実施の形態1)
(構成)
図1から図6を参照して、本発明に基づく実施の形態1における半導体装置について説明する。
【0014】
図1は位置合せ用マークの説明図であり、(a)は位置合せ用マークが形成される位置を説明する概略平面図であり、(b)は位置合せ用マークの平面図である。図1(a)に示すように、位置合せ用マーク1は、メモリセルなどが形成されているヒューズ配置領域30の周りに形成される。本実施の形態においては、位置合せ用マーク1は、ヒューズ配置領域30の周りを取囲むように、4つの位置に形成されている。図1(b)に示すように、位置合せ用マーク1は、高反射率部2と高反射率部2の周囲の部分である低反射率部3とを備える。低反射率部3は、半導体装置の表面に形成されたシリコン窒化膜の一部である。高反射率部2は板状に形成され、低反射率部の上側に形成されている。低反射率部3は、半導体装置の主表面の一部であり、凹凸の形状は有しておらず平坦である。高反射率部2は、長手方向が互いに垂直になるように2箇所に形成されている。位置合せ用マークを走査するためのレーザ光として近赤外領域波長を有するものを使用した場合、高反射率部2としては、たとえば、Al、Cuなどの金属配線層が形成される。近赤外領域波長のレーザ光としては、たとえば1.0μm〜1.35μm程度の波長を有するものを用いる。
【0015】
図2および図3に本実施の形態における第1の半導体装置を示す。図2は第1の半導体装置における位置合せ用マークの部分の概略断面図である。本実施の形態における半導体装置は、シリコン基板10の主表面の上に、シリコン窒化膜11、シリコンカーバイド膜12、第1シリコン酸化膜20および第2シリコン酸化膜21が絶縁層として形成されている。屈折層としての第1シリコン酸化膜20には、第1埋込み部4が複数個形成されている。第1埋込み部4は、第1シリコン酸化膜20を貫通するように形成されている。また、図2における断面の形状が台形になるように形成されている。半導体装置の主表面の上側には、高反射率部2が形成されている。位置合せ用マークの低反射率部は、シリコン窒化膜11の平坦な主表面である。低反射率部は、シリコン窒化膜11の主表面のうち、高反射率部2の周りの領域である。
【0016】
第1シリコン酸化膜20は、レーザ光を主に屈折させるための屈折層として形成されている。高反射率部2は、半導体装置の上面に形成されている。第1埋込み部4は、高反射率部2を第1シリコン酸化膜20に投影したときに、高反射率部2の影となる部分を避けた領域で、位置合せ用マークの領域全体の真下に形成されている。本実施の形態においては、高反射率部2の影となる部分の周りを取囲むように形成されている。第1埋込み部4は、互いに間隔を空けて形成されている。
【0017】
図3に、図2におけるIII−III線に関する矢視断面図を示す。図3の断面図におけるほぼ中央の帯状部分が、高反射率部を第1シリコン酸化膜20に投影したときに影となる投影領域31であり、投影領域31の両側が低反射率部を第1シリコン酸化膜20に投影したときに影となる投影領域32である。第1埋込み部4は、平面形状が長方形になるように形成され、第1シリコン酸化膜20に規則的に形成されている。第1埋込み部4は、長手方向が投影領域31の長手方向に平行または垂直になるように形成されている。第1埋込み部4は、1つの網目の形状がほぼ正方形である網目の線上に配置されるように形成されている。
【0018】
第1埋込み部4には、第1埋込み部4の周りと異なる物質が充填されている。すなわち、本実施の形態においては、第1シリコン酸化膜20と異なる物質が充填されている。充填される材料については、半導体を主材料としたものの他に、反射率の高い銅やアルミニウムなどの金属でも構わない。
【0019】
本実施の形態においては、屈折層として、第1シリコン酸化膜に第1埋込み部4が形成されているが、第1埋込み部4は、他の絶縁膜であるシリコン窒化膜11やシリコンカーバイド膜12に形成されていてもよい。また、第1埋込み部4の平面形状は矩形であるが、特にこの形態に限られず、たとえば平面形状が円形の第1埋込み部を形成してもよい。また、図2の断面図において、第1埋込み部4は断面形状が台形になるように形成されているが、この形態に限られず、たとえば、断面形状が長方形になるように形成されていてもよい。すなわち、第1シリコン酸化膜20と第1埋込み部4との境界が、レーザ光が入射する方向と平行になるように形成されていてもよい。また、第1埋込み部4は、高反射率部2を第1シリコン酸化膜20に投影したときの高反射率部2の影となる部分に形成されていてもよい。また、図3に示すように第1埋込み部4が規則的に形成されておらず、不規則な位置に第1埋込み部4が形成されていてもよい。
【0020】
図4および図5に本実施の形態における第2の半導体装置を示す。図4は第2の半導体装置における位置合せ用マークの部分の概略断面図である。この半導体装置は、第1シリコン酸化膜20、第2シリコン酸化膜21の他に第3シリコン酸化膜22を含む。第3シリコン酸化膜22の内部には、第2埋込み部5が形成されている。屈折層は、第1シリコン酸化膜20および第3シリコン酸化膜22である。第2の半導体装置では、屈折層が2層形成されている。それぞれの屈折層は、半導体装置の内部に形成され、半導体装置の表面は平坦である。
【0021】
図5に、図4におけるV−V線に関する矢視断面図を示す。第1シリコン酸化膜20の内部に、矩形の第1埋込み部4が形成されている。第1埋込み部4は、それぞれの長手方向が高反射率部の投影領域31の長手方向と平行になるように形成されている。第1埋込み部4は一定間隔を空けて1列に並ぶように形成され、この列が互いに平行になるように複数形成されている。第2埋込み部5は、第3シリコン酸化膜22の内部に、第1埋込み部4と同様に矩形状に形成されている。第2埋込み部5は、それぞれの長手方向が、第1埋込み部4の長手方向と垂直になるように形成されている。第2埋込み部5は、一定間隔を空けて一列に並ぶように形成され、この列が互いに平行になるように形成されている。第1埋込み部4と第2埋込み部5とは、それぞれの列が交互に形成されている。このように、第1埋込み部4および第2埋込み部5は規則的に配置されている。
【0022】
また、第2埋込み部5は、高反射率部2が形成されている側から、透視して見たときに、第1埋込み部4と重ならないように形成されている。第1埋込み部4および第2埋込み部5は、高反射率部をそれぞれの層に投影したときに、高反射率部の影となる高反射率部の投影領域31を避けるように形成されている。その他の構成については、本実施の形態における第1の半導体装置と同様であるのでここでは説明を繰返さない。
【0023】
(作用・効果)
位置合せ用マークの認識は、レーザ光を用いて、それぞれの位置合せ用マークに対して行われる。図1(b)に示すように、レーザ光による走査は、高反射率部2の長手方向に垂直なレーザ走査方向40で行なわれる。レーザ光による走査は、それぞれの高反射率部2およびその周辺部分(低反射率部3)について行なわれる。図1(b)に示す位置合せ用マークにおいては、2箇所の高反射率部2に対してレーザ光の走査が行なわれる。
【0024】
図6に、レーザ光の反射光を受光して得られた反射波形を示す。反射波形は、ピーク部50とボトム部51とを含む。相対的に光の強度が大きいピーク部50は、主に高反射率部で反射した光を受光したものであり、ピーク部50の両側の光の強度が小さいボトム部51は、主に低反射率部で反射した光を受光した部分である。図1(b)に示す位置合せ用マークでは、2箇所の高反射率部2においてレーザ光の走査を行なうことによって、それぞれの反射波形を得ることができる。この反射波形のピーク部50の位置を特定することによって、位置合せ用マークの位置を特定することができる。反射波形において、ピーク部50の反射光の強度とその両側のボトム部51の強度との差が大きいほど、コントラストが大きくなって、位置合せ用マークの位置を正確に特定することができる。
【0025】
位置合せ用マークに入射するレーザ光は、屈折率の異なる物質の媒体の境界で反射および屈折(または透過)しながら進行する。図2において、入射するレーザ光の軌跡の一例を矢印41,42,43,44に示す。第1シリコン酸化膜20に入射したレーザ光の一部は、矢印41に示すように、第1埋込み部4と第1シリコン酸化膜20との境界に衝突して反射する。または、矢印42に示すように、第1埋込み部4内部に進入して、第1埋込み部4と第1シリコン酸化膜20との境界で屈折して向きを変える。各層の境界での反射光に対しても、矢印43に示すように、第1埋込み部4の境界で屈折して向きを変えたり、矢印44に示すように、第1埋込み部4の境界で反射して向きを変えたりする。
【0026】
このように、屈折層としての第1シリコン酸化膜は、位置合せ用マークに進入するレーザ光を屈折または反射させることによって、様々な方向に散乱させることと同様の効果を得ることができる。特に、低反射率部から内部に進入するレーザ光を散乱させるような効果を有する。したがって、低反射率部に入射したレーザ光が各層の境界面で反射して、入射方向に戻ることが抑制されて、反射波形のボトム部の光の強度を弱くすることができる。一方で、高反射率部に入射するレーザ光のほとんどは、高反射率部の表面で反射されて入射方向に戻り、反射波形のピーク部として認識される。この結果、得られる反射波形のピーク部とボトム部との光の強度の差は大きくなって、位置合せ用マークの認識精度を向上させることができる。
【0027】
また、従来の技術に基づく半導体装置では、光の波動性のために絶縁膜の膜厚のばらつきに大きく影響され、反射波形のピーク部およびボトム部について、強度が一定とならない場合があった。本発明に基づく半導体装置では、半導体装置に入射したレーザ光は、屈折層でその方向が様々な方向に変えられる。したがって、絶縁膜の膜厚のばらつきに依存せず、ボトム部の光の強度が一定な反射波形を得ることができる。このように、本発明に基づく半導体装置は、複数形成された絶縁膜の膜厚の影響を受けにくく、コントラストが明確なレーザ光の反射波形を得ることができる。
【0028】
また、本発明に基づく半導体装置は、屈折膜が、ヒューズの形成されている層と同じ層に形成されている必要はなく、半導体装置の内部の任意の絶縁層に形成することができる。埋込み部は、半導体装置の内部において高反射率部の真下となるべき領域(高反射率部を投影して影となる領域)の周りに形成されていればよい。また、高反射率部の真下となるべき領域に埋込み部が形成されていてもよい。したがって、高反射率部と埋込み部の位置を厳密に調整する必要はなく、高反射率部を形成する際の自由度が大きくなり、設計しやすくなるとともに、容易に高精度の位置合せ用マークを形成することができる。
【0029】
また、現在の多層配線プロセスでは、配線層や層間膜を形成した後に、機械的化学的研磨方法(CMP:Chemical Mechanical Polishing)によって、各配線の層間膜を平坦化する工程がある。各層の境界は凹凸が形成されずに平坦になる。したがって、CMP法を伴う製造方法の場合、従来の技術のように、配線層に凹凸を形成して、その凹凸に沿うように位置合せ用マーク表面の凹凸を形成すること(たとえば特許文献2参照)は不可能である。一方で、本発明に基づく製造装置は、CMP法を伴う製造方法であっても適用することができる。
【0030】
第1埋込み部4について、第1シリコン酸化膜20を貫通するように形成されていることによって、第1埋込み部4の側面の面積が大きくなり、側面で反射や屈折する効果が大きくなる。また、図3に示すように、第1埋込み部4が規則的に形成されていることによって、屈折層において、レーザ光を散乱させる効果をより均一にすることができる。この結果、反射波形においてピーク部およびボトム部を平坦にすることができ、コントラストがより明確な反射波形を得ることができる。
【0031】
本実施の形態における第2の半導体装置においては、半導体装置の内部に屈折層が2層形成されている。本発明に基づく半導体装置は、レーザ光を散乱する機能を有する屈折層を複数形成することができる。屈折層を複数形成することによって、レーザ光が半導体装置の内部で散乱する効果を大きくすることができ、反射波形におけるボトム部のレーザ光の強度を弱くすることができる。したがって、コントラストがより大きな反射波形を得ることができる。
【0032】
このような位置合せ用マークをヒューズが形成されている領域の周りに、形成されることによって、位置合せ用マークを高精度で認識することができ、ヒューズの位置を高精度に特定することができる。特に、ヒューズの切断は、ウェハ状態の最終検査での検査結果に応じて行なうため、ヒューズの切断工程までのすべての製造工程における製造ばらつきなどを含んだ状態で位置を特定する必要がある。したがって、他の工程よりも安定してアライメントをとることが困難である。本発明をヒューズを溶断する工程に適用すると、高精度に位置合せ用マークの位置を特定することができ、本発明を使用する効果が顕著になる。本発明の半導体装置は、位置合せ用マークのサイズ、パターンなどを用途および装置に応じて変えることによって、他のマークにも適用することができる。たとえば、ステッパなどのマークに対しても適用することができる。
【0033】
(実施の形態2)
(構成)
図7から図22を参照して、本発明に基づく実施の形態2における半導体装置について説明する。
【0034】
図7は、本実施の形態における半導体装置における位置合せ用マークの部分の概略断面図である。シリコン基板の上面に、シリコン窒化膜11、シリコンカーバイド膜12、およびシリコン酸化膜20,21などが形成され、主表面に高反射率部2が形成されていることは実施の形態1における第1の半導体装置と同様である。低反射率部であるシリコン窒化膜11の上面が平坦であることも実施の形態1における第1の半導体装置と同様である。
【0035】
本実施の形態における半導体装置のシリコン基板10aの上部には、凸部7aが形成されている。シリコン基板10aは、主に乱反射が行なわれる乱反射膜になっている。凸部7aは、断面の形状が山型になるように形成され、一定形状の凸部7aが、繰返して密集して形成されている。凸部7aは、位置合せ用マークとなる領域全体の真下に形成され、凸部7aは、レーザ光が入射してくる向きに対向するように形成されている。高反射率部2は、実施の形態1の第1の半導体装置と同様に、半導体装置の主表面に平板状に形成されている。
【0036】
図8に、図7におけるXIII−XIII線に関する矢視断面図を示す。矢印40に示す方向がレーザ光をスキャンするレーザ走査方向40である。高反射率部2を、シリコン基板10aに投影したときに影となる部分が、高反射率部の投影領域31である。高反射率部の投影領域31の周りが、低反射率部をシリコン基板に投影したときに影となる低反射率部の投影領域32である。
【0037】
図9に、乱反射膜としての第1のシリコン基板10aの説明図を示す。図9(a)はシリコン基板10aの平面図であり、(b)は(a)におけるIXB−IXB線に関する矢視断面図である。本実施の形態における凸部7aは、平板状の基板の上面に、互いに接するように三角柱が配置された形状を有する。凸部7aの断面形状は図9(b)に示すように山型である。図9(a)の平面図における山の稜線は、互いに平行になるように形成されている。
【0038】
図10に、本実施の形態における第2の乱反射膜としてのシリコン基板10bを示す。図10(a)はシリコン基板10bの平面図であり、(b)は(a)の、XB−XB線に関する矢視断面図である。このシリコン基板10bの上側に形成された凸部7bは、1つ1つが四角錐の形状を有する。凸部7bは互いに接するように密集して規則的に形成されている。図10(a)に示すように、凸部7bの底面となるべき形状は正方形である。このように、乱反射膜に形成される凹凸は、1つの立体的な形状を有する凸部が密集してマトリクス状に形成されていてもよい。1つの凸部は、四角錐である必要はなく、たとえば円錐であってもよい。また、凸部の先端は尖っていることが好ましいが、先端が尖っていなくてもよい。さらに、個々の凸部の形状の特定が困難な、不定形の凸部が形成されていてもよい。
【0039】
また、本実施の形態においては、乱反射膜としてシリコン基板に凹凸を形成したが、特にこの形態に限られず、乱反射膜として内部のいずれの絶縁層に凹凸が形成されていてもよい。さらに、複数の乱反射膜が形成されていてもよい。
【0040】
その他の構成については、実施の形態1における第1の半導体装置と同様であるので、ここでは説明を繰返さない。
【0041】
(作用・効果)
図8において、レーザ光によるスキャンは、レーザ走査方向40に行なわれる。低反射率部に入射したレーザ光は、各層の境界で反射および屈折(または透過)しながら進行する。高反射率部2に入射するほとんどの光は、入射方向に反射される。
【0042】
乱反射膜としてのシリコン基板10aに入射するレーザ光についての説明図を図11に示す。図11は、凸部7aの拡大断面図である。レーザ光の入射光52は、凸部7aの表面に衝突して、反射光53aと屈折光54a(または透過光)とに分かれる。反射光53aは、隣接する凸部7aに再び衝突して、反射光53bと屈折光54b(または透過光)とに分かれる。凸部7aが形成されていることによって、乱反射膜に到達したレーザ光は、互いに隣接する凸部の間で反射、屈折(または透過)が繰返し行なわれる。屈折光54a,54bは、凸部7aに衝突して屈折または反射する高さが異なる。レーザ光を様々な高さで屈折または反射させることによって、光を散乱する効果を大きくすることができる。また、屈折光54a,54bは、一部が乱反射膜に吸収される。
【0043】
このように、反射、屈折(または透過)および吸収が行なわれることによって、レーザ光が位置合せマークの方に戻ることを抑制することができる。したがって、反射波形におけるボトム部の光の強度を小さくすることができる。一方で、高反射率部に入射したレーザ光のほとんどは、高反射率部の表面で反射されて、反射波形のピーク部が得られる。このように、反射波形におけるボトム部の光の強度を小さくすることができ、反射波形のコントラストを大きくすることができる。さらに、ピーク部およびボトム部の光の強さを一定にしてコントラストの明確な反射波形を得ることができる。
【0044】
以下に、乱反射膜の機能について説明する。乱反射膜に形成された凸部の周期が入射するレーザ光線の波長よりも長い場合には、入射したレーザ光線に回折光が発生しない。すなわち、レーザ光は、直線的に凸部に入射してくる。このため、乱反射膜の凸部が形成された部分は入射するレーザ光に対しての平均的な屈折率を有する媒体と同一視することができる。
【0045】
たとえば、図12に示すように、1つの形状が四角錐である凸部7bを有する乱反射膜を想定する。レーザ光は、真上から波長λで入射する。凸部のx方向およびy方向のそれぞれの凸部が形成されている周期をAxおよびAyとする。また、凸部の1つの高さをhとして、凸部7b内部の屈折率をn1、凸部7bの周囲の屈折率をn2とする。
【0046】
図13に示すように、この凸部7bの部分は、屈折率nが高さ方向のzの関数であるn(z)となる媒体と等価になる。すなわち、図13(a)に示すように、高さ方向のzに依存して屈折率が変化する媒体に対して、真上から波長λのレーザ光が入射する場合と同一視することができる。図13(b)は、z方向の平均的な屈折率の変化をグラフにしたものであり、横軸が屈折率、縦軸が高さである。この媒体における頂点での屈折率は、凸部の周りにある物質の屈折率と同じn2である。媒体の底面に近づくにつれて屈折率は徐々に大きくなり、媒体の底面での屈折率は、凸部内部の屈折率と同じ値であるn1である。凸部7bの部分は、このような屈折率が連続的に徐々に変化する媒体と等価と見ることができる。ここにおける平均的な屈折率とは、入射するレーザ光に対してのzの位置における屈折率の平均値である。
【0047】
入射したレーザ光は、図13(b)に示すように、平均的な屈折率が徐々に変化することによって、さまざまな方向に散乱される。一般的に、光の反射は、屈折率の急激な変化が生じる箇所で多く発生するが、屈折率が連続的に徐々に変化することによって、レーザ光は、ほとんど鉛直上向きに反射されなくなり、位置合せマークに向かって反射する光の強度を小さくすることができる。この屈折率の変化は穏やかであるほど、乱反射膜におけるレーザ光線の反射が効果的に抑えられる。このことから、凸部7bのアスペクト比(h/Axまたはh/Ay)は2以上であることが好ましい。
【0048】
乱反射膜の凸部は、一定間隔をおいて形成されていてもよいが、本実施の形態における乱反射膜は、凸部が繰返して密集して形成されている。この構成を採用することにより、レーザ光を散乱する効果が大きくなる。また、一定形状の凸部が繰返して形成されていることによって、レーザ光を多くの向きにほぼ均等に散乱することができる。
【0049】
さらに、本実施の形態における乱反射膜は1層のみであるが、2層以上形成されていることが好ましい。多くの乱反射膜が形成されていることによって、それぞれの乱反射膜で入射するレーザ光を散乱することができ、1層の乱反射膜を透過したレーザ光に対しても、他の乱反射膜でレーザ光を散乱することができ、さらにレーザ光を散乱する効果を大きくすることができる。
【0050】
その他の作用および効果については、実施の形態1における半導体装置と同様であるので、ここでは説明を繰返さない。
【0051】
(製造方法)
図14から図16を参照して、本実施の形態における乱反射膜の第1の製造方法について説明する。ここでの乱反射膜は、凸部の頂部が平坦な乱反射膜である。図14に示すように、半導体基板35の主表面にレジストパターン36を形成する。次に、図15に示すように、レジストパターン36をマスクにして、露出しているシリコン基板のような半導体基板35の上に、異方性エッチングを施す。異方性エッチングを行なうことによって、上面に向かうにつれて開口が大きくなるように、切り欠きを形成することができる。この後に、図16に示すように、レジストパターン36を除去して、半導体基板の上面に凸部8aを形成することができる。この半導体基板の上面に、シリコン酸化膜、シリコン窒化膜などを含む絶縁膜などを形成して、半導体装置の表面に位置合せ用マークの高反射率部として金属配線層を形成する。このように、シリコン基板に凸部を有する乱反射膜を形成することができる。
【0052】
図17から図20を参照して、本実施の形態における乱反射膜の第2の製造方法を説明する。図17に示すように、半導体基板35の上面に、シリコン酸化膜37を形成する。シリコン酸化膜37の上面に、CVD法またはスパッタ法などにより、アモルファスシリコン膜38を形成する。次に、図18に示すように、アモルファスシリコン膜38の上面に、レジストパターン36を形成する。レジストパターン36の開口部分がエッチングされる領域となる。次に、図19に示すように、レジストパターン36をマスクとして、開口部から露出しているアモルファスシリコン膜38に異方性エッチングを施す。異方性エッチングを施すことによって、レジストパターン36に向かうほど、大きく切り欠きが形成されたアモルファスシリコン膜38を得ることができる。次に、図20に示すように、レジストパターン36を除去する。このように、アモルファスシリコン膜38に、互いに連続して隣り合った凸部8bを形成することができる。この後に第1の製造方法と同様に、シリコン酸化膜を含む絶縁膜と高反射率部を形成する。このように、半導体装置の内部に乱反射膜を形成することができる。
【0053】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【0054】
【発明の効果】
本発明によれば、半導体装置の内部でレーザ光を散乱させることができ、半導体装置の構造に依らず、安定して位置合せ用マークが認識できる半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 位置合せ用マークの説明図であり、(a)は位置合せ用マークの配置図、(b)は位置合せ用マークの平面図である。
【図2】 本発明に基づく実施の形態1における第1の半導体装置の断面図である。
【図3】 図2におけるIII−III線に関する矢視断面図である。
【図4】 本発明に基づく実施の形態1における第2の半導体装置の断面図である。
【図5】 図4におけるV−V線に関する矢視断面図である。
【図6】 レーザ光によってスキャンした場合に得られる反射波形の概念図である。
【図7】 本発明に基づく実施の形態2における半導体装置の断面図である。
【図8】 図7におけるXIII−XIII線に関する矢視断面図である。
【図9】 本発明に基づく実施の形態2における第1のシリコン基板の説明図であり、(a)はシリコン基板の平面図、(b)は(a)のIXB−IXB線に関する矢視断面図である。
【図10】 本発明に基づく実施の形態2における第2のシリコン基板の説明図であり、(a)はシリコン基板の平面図、(b)は(a)のXB−XB線に関する矢視断面図である。
【図11】 本発明に基づく実施の形態2における乱反射膜の凸部の拡大断面図である。
【図12】 本発明に基づく実施の形態2における凸部の斜視図である。
【図13】 本発明に基づく実施の形態2における乱反射膜の説明図であり、(a)は屈折率がn(z)の媒体の斜視図、(b)は高さzと屈折率n(z)との関係を示すグラフである。
【図14】 本発明に基づく実施の形態2における第1の製造方法の第1の工程図である。
【図15】 本発明に基づく実施の形態2における第1の製造方法の第2の工程図である。
【図16】 本発明に基づく実施の形態2における第1の製造方法の第3の工程図である。
【図17】 本発明に基づく実施の形態2における第2の製造方法の第1の工程図である。
【図18】 本発明に基づく実施の形態2における第2の製造方法の第2工程図である。
【図19】 本発明に基づく実施の形態2における第2の製造方法の第3工程図である。
【図20】 本発明に基づく実施の形態2における第2の製造方法の第4工程図である。
【符号の説明】
1 位置合せ用マーク、2 高反射率部、3 低反射率部、4 第1埋込み部、5 第2埋込み部、7a,7b,8a,8b 凸部、10,10a,10b シリコン基板、11 シリコン窒化膜、12 シリコンカーバイド膜、20 第1シリコン酸化膜、21 第2シリコン酸化膜、22 第3シリコン酸化膜、30 ヒューズ配置領域、31,32 投影領域、35 半導体基板、36 レジストパターン、37 シリコン酸化膜、38 アモルファスシリコン膜、40 レーザ走査方向、41,42,43,44 矢印、50 ピーク部、51 ボトム部、52 入射光、53a,53b 反射光、54a,54b 透過光。
Claims (5)
- 高反射率部と平坦な低反射率部とを含む位置合せ用マークを表面に備え、
埋込み部が複数形成され、前記埋込み部の周りと異なる物質が前記埋込み部に充填された屈折膜を内部に備え、
前記埋込み部は、前記高反射率部を前記屈折膜に投影したときに、前記高反射率部の影となる部分を避けた領域の少なくとも一部に形成され、
前記埋込み部は、前記屈折膜を貫通するように形成され、前記屈折膜を前記高反射率部が形成されている側から見たときに、規則的に配置されている、半導体装置。 - 前記屈折膜が2層以上形成された、請求項1に記載の半導体装置。
- 高反射率部と平坦な低反射率部とを含む位置合せ用マークを表面に備え、
凹凸を有する乱反射膜を内部に備え、
前記凹凸は、前記高反射率部を前記乱反射膜に投影したときに、前記高反射率部の影となる部分を避けた領域の少なくとも一部に形成され、
前記乱反射膜が2層以上形成されている、半導体装置。 - 前記凹凸は、一定形状の凸部が繰返して密集して形成されている、請求項3に記載の半導体装置。
- ヒューズを有し、
前記ヒューズが形成されている領域の周りに、前記位置合せ用マークが形成されている、請求項1から4のいずれかに記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184117A JP4412922B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
TW093117425A TWI238516B (en) | 2003-06-27 | 2004-06-17 | Semiconductor device |
US10/870,976 US7034406B2 (en) | 2003-06-27 | 2004-06-21 | Semiconductor device with alignment mark |
CNB2004100620208A CN100350605C (zh) | 2003-06-27 | 2004-06-25 | 具有位置对照用标记的半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184117A JP4412922B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005019789A JP2005019789A (ja) | 2005-01-20 |
JP4412922B2 true JP4412922B2 (ja) | 2010-02-10 |
Family
ID=33535369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003184117A Expired - Fee Related JP4412922B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7034406B2 (ja) |
JP (1) | JP4412922B2 (ja) |
CN (1) | CN100350605C (ja) |
TW (1) | TWI238516B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8722179B2 (en) * | 2006-12-12 | 2014-05-13 | Asml Netherlands B.V. | Substrate comprising a mark |
US8389099B1 (en) | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
WO2010044341A1 (en) * | 2008-10-16 | 2010-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI458073B (zh) * | 2011-07-08 | 2014-10-21 | Orise Technology Co Ltd | 校準標記及製造方法 |
KR101962585B1 (ko) * | 2011-11-09 | 2019-03-26 | 스카이워크스 솔루션즈, 인코포레이티드 | 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치 |
JP6030200B2 (ja) * | 2015-09-02 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN107565375A (zh) * | 2017-09-30 | 2018-01-09 | 昂纳信息技术(深圳)有限公司 | 一种激光器芯片的贴片方法 |
CN113555345B (zh) * | 2020-04-23 | 2024-02-06 | 长鑫存储技术有限公司 | 半导体标记及其形成方法 |
CN113725196A (zh) * | 2021-08-31 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
CN113725195B (zh) * | 2021-08-31 | 2024-04-05 | 长江存储科技有限责任公司 | 对准标记的形成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0446857B1 (en) * | 1990-03-12 | 1996-07-24 | Fujitsu Limited | Alignment mark, in particular for semiconductor device |
JPH07335721A (ja) | 1994-06-13 | 1995-12-22 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
US5898227A (en) * | 1997-02-18 | 1999-04-27 | International Business Machines Corporation | Alignment targets having enhanced contrast |
JP3946396B2 (ja) | 1999-12-03 | 2007-07-18 | セイコーインスツル株式会社 | 半導体装置 |
TW536659B (en) * | 2001-05-23 | 2003-06-11 | Asml Netherlands Bv | Substrate provided with an alignment mark in a substantially transmissive process layer, mask for exposing said mark, device manufacturing method, and device manufactured thereby |
-
2003
- 2003-06-27 JP JP2003184117A patent/JP4412922B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-17 TW TW093117425A patent/TWI238516B/zh not_active IP Right Cessation
- 2004-06-21 US US10/870,976 patent/US7034406B2/en not_active Expired - Fee Related
- 2004-06-25 CN CNB2004100620208A patent/CN100350605C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1577835A (zh) | 2005-02-09 |
US7034406B2 (en) | 2006-04-25 |
US20040262783A1 (en) | 2004-12-30 |
CN100350605C (zh) | 2007-11-21 |
TW200501391A (en) | 2005-01-01 |
TWI238516B (en) | 2005-08-21 |
JP2005019789A (ja) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950002171B1 (ko) | 얼라인먼트마크및반도체장치 | |
US10504846B2 (en) | Semiconductor device | |
JP4412922B2 (ja) | 半導体装置 | |
US7821638B2 (en) | Alignment mark | |
JPH07335721A (ja) | アライメントマークを有する半導体装置 | |
US8183700B2 (en) | Semiconductor device having alignment mark and its manufacturing method | |
JP5450449B2 (ja) | 光学シート、発光装置および光学シートの製造方法 | |
CN104299960A (zh) | 半导体装置和半导体装置的制造方法 | |
JP2012513681A (ja) | オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 | |
JP4744435B2 (ja) | 半導体の整合補助部 | |
US7723826B2 (en) | Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer | |
JP4211892B2 (ja) | 半導体ウェハ | |
JP3615430B2 (ja) | 認識マーク | |
JP2010287864A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004363608A (ja) | 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法 | |
US8198187B2 (en) | Manufacturing method of semiconductor device | |
WO2020130110A1 (ja) | レーザ加工装置 | |
US10222692B2 (en) | Photomask and manufacturing method of semiconductor device | |
JP5072384B2 (ja) | 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法 | |
US20030227625A1 (en) | Wafer alignment device and method | |
US20060261354A1 (en) | Semiconductor light-emitting device | |
JP2000012432A (ja) | アライメントマークの周辺構造 | |
JP2010211078A (ja) | レンズ形状の設計方法、撮像素子、およびフォトマスクの設計方法 | |
JP5382096B2 (ja) | 半導体装置およびその製造方法 | |
JP2000340657A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |