JP2000012432A - アライメントマークの周辺構造 - Google Patents

アライメントマークの周辺構造

Info

Publication number
JP2000012432A
JP2000012432A JP10175654A JP17565498A JP2000012432A JP 2000012432 A JP2000012432 A JP 2000012432A JP 10175654 A JP10175654 A JP 10175654A JP 17565498 A JP17565498 A JP 17565498A JP 2000012432 A JP2000012432 A JP 2000012432A
Authority
JP
Japan
Prior art keywords
interlayer film
alignment mark
film
layer wiring
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10175654A
Other languages
English (en)
Inventor
Tomofumi Shono
朋文 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10175654A priority Critical patent/JP2000012432A/ja
Publication of JP2000012432A publication Critical patent/JP2000012432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 第1層間膜の膜厚のばらつきにかかわらず、
アライメントマークの反射光の信号波形をほぼ一定にす
る。 【解決手段】 半導体基板1上に形成した1層目配線2
の一部分の加工によりアライメントマーク3が形成さ
れ、1層目配線2上に第1層間膜4が形成され、さらに
第1層間膜4上に2層目配線を介在させて第2層間膜5
が形成されたという構造を基本とし、アライメントマー
ク3およびその周辺の上部において第1層間膜4に開口
部6が形成され、第2層間膜5はその開口部6において
1層目配線2上に形成された構造となっている。第1層
間膜4の膜厚がばらついたときでも、アライメントマー
ク3の上部には第1層間膜4がないために、アライメン
トマーク3の反射光の信号波形7は、第1層間膜4の膜
厚ばらつきの影響を受けずに、常にほぼ一定にすること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
のフォトリソグラフィ工程・エッチング工程において、
既成の回路パターンに対してマスクパターンの光学的な
位置合わせを行うために前記既成の回路パターンととも
に作り込まれているアライメントマークの周辺構造に関
するものである。
【0002】
【従来の技術】図16は従来のアライメントマークの周
辺構造を示す断面図である。図16において、符号の1
はシリコンウエハなどの半導体基板、2は1層目配線、
3はアライメントマーク、4は第1層間膜、5は第2層
間膜を示している。アライメントマーク3の周辺の1層
目配線2は回路パターンとして機能する必要はなく、そ
の一部分の削除により凹所を形成してアライメントマー
ク3を形成するためのものである。アライメントマーク
3の部分では1層目配線2を構成する材料は存在せず、
その凹所には第1層間膜4が埋まった状態となってい
る。2層目配線は図示されてないが、第1層間膜4と第
2層間膜5との間に形成されている。半導体基板1およ
び1層目配線2は不透明であり、第1層間膜4および第
2層間膜5は透明である。上部から光を照射すると、透
明な第2層間膜5および第1層間膜4を通った光の大部
分は、1層目配線2によって反射される。一部の光はア
ライメントマーク3の凹所を通って半導体基板1にまで
達し、半導体基板1によって反射される。これによって
アライメントマーク3を光学的に認識することができ
る。この半導体基板1側のアライメントマーク3とマス
クパターン側の図示しないアライメントマークとを位置
合わせすることにより、フォトリソグラフィ工程におけ
る光学的な位置合わせが行われる。
【0003】
【発明が解決しようとする課題】図17は従来の技術の
課題を説明するための図である。図17において図16
におけるのと同じ符号は同一要素を示す。図17(a)
は第1層間膜4の膜厚が規定厚みのときの断面図、図1
7(b)は第1層間膜4の膜厚が規定厚みのときのアラ
イメントマーク3の反射光の信号波形図、図17(c)
は第1層間膜4の膜厚が規定厚みよりも厚くなってしま
ったときの断面図、図17(d)は第1層間膜4の膜厚
が規定厚みより厚いときのアライメントマーク3の反射
光の信号波形図である。
【0004】まず、第1層間膜4の膜厚が規定厚みのと
きの図17(a)について説明する。上部から照射され
た光は、透明な第2層間膜5と第1層間膜4を透過して
1層目配線2の表面から反射され、またアライメントマ
ーク3の凹所に対応した半導体基板1の表面から反射さ
れる。1層目配線2からの反射光の強度は大きく、ま
た、アライメントマーク3の凹所の中央部分からの反射
光の強度も大きい。これに対して、アライメントマーク
3の凹所の両端部すなわち1層目配線2との境界部分で
は散乱が生じるので、そこからの反射光の強度は小さく
なる。このため、図17(b)に示すように反射光の信
号波形25は境界の2箇所で急激に減衰する2つの谷部
をもつ1つの山部からなる波形となる。このような信号
波形のパターン認識に基づいてアライメントマーク3の
存在を捕捉することができる。図17(a)の場合に1
層目配線2とアライメントマーク3の凹所中央からの反
射光の強度が大きいのは、後述するような光の干渉が生
じていないためである。
【0005】次に、第1層間膜4が規定厚みより厚いと
きの図17(c)について説明する。第2層間膜5、第
1層間膜4は透明ではあっても、それぞれの表面からの
光の反射は生じる。1層目配線2からの反射光と第2層
間膜5、第1層間膜4の表面からの反射光との位相関係
が第1層間膜4および第2層間膜5の合計厚みに対して
干渉を起こさない状態になっており、1層目配線2から
の反射光の強度は大きい。しかし、アライメントマーク
3の凹所中央に対応した半導体基板1からの反射光と第
2層間膜5、第1層間膜4の表面からの反射光との位相
関係が第1層間膜4および第2層間膜5の合計厚みに対
して干渉を起こす状態になっており、アライメントマー
ク3の凹所中央からの反射光の強度が小さくなってい
る。このため、図17(d)に示すように反射光の信号
波形26は山部が小さいほぼ1つの谷部をもつ波形とな
ってしまい、アライメントマーク3をパターン認識でき
る図17(b)の波形とは大幅に相違しているため、ア
ライメントマーク3の信号波形のパターン認識が困難に
なり、アライメントが困難になってしまう。第1層間膜
4が規定厚みよりも薄いときにも同様のことが起こり得
る。なお、一般的に第2層間膜5の厚みは第1層間膜4
の厚みより充分に小さいので、第2層間膜5の膜厚のば
らつきの影響は少ない。
【0006】本発明は上記した課題の解決を図るべく創
案されたものであって、第1層間膜の膜厚あるいは第1
層間膜と第2層間膜との合計膜厚がばらついたときで
も、アライメントマークの反射光の信号波形をほぼ一定
にすることができるアライメントマークの周辺構造を提
供することを目的としている。
【0007】
【課題を解決するための手段】この課題を解決するため
に、本発明にかかわるアライメントマークの周辺構造
は、アライメントマークおよびその周辺の上部において
第1層間膜に開口部が形成され、第2層間膜はその開口
部において1層目配線上に形成された構造となしてあ
り、アライメントマーク上部では第1層間膜に開口部を
形成して第1層間膜をなくしているので、第1層間膜の
膜厚あるいは第1層間膜と第2層間膜との合計膜厚がば
らついたときでも、アライメントマークの反射光の信号
波形がほぼ一定となる。
【0008】
【発明の実施の形態】本発明の請求項1にかかわるアラ
イメントマークの周辺構造は、次のような構成となって
いる。すなわち、半導体基板上に形成した1層目配線の
一部分の加工によりアライメントマークが形成され、1
層目配線上に第1層間膜が形成され、さらに第1層間膜
上に2層目配線を介在させて第2層間膜が形成されたと
いう構造を基本とする。そして、アライメントマークお
よびその周辺の上部において第1層間膜に開口部が形成
され、第2層間膜はその開口部において1層目配線上に
形成された構造となっている。これによると、第1層間
膜の膜厚あるいは第1層間膜と第2層間膜との合計膜厚
がばらついたときでも、アライメントマークの上部にあ
っては第1層間膜は存在せず開口部となっているため、
アライメントマークの反射光の信号波形は膜厚ばらつき
の影響を受けることがほとんどなくほぼ一定となる。
【0009】本発明にかかわる請求項2のアライメント
マークの周辺構造は、上記請求項1において、第1層間
膜の開口部が上拡がりの順テーパー形状となっている。
これによると、第2層間膜の上部にレジストを塗布する
ときに、開口部の内側、端部、外側でレジスト膜厚がよ
り均一になり、レジストの塗布特性が向上する。
【0010】本発明にかかわる請求項3のアライメント
マークの周辺構造は、上記請求項1,2において、アラ
イメントマークの凹所の幅Wに対して第2層間膜の膜厚
がW/2以上にされている。これによると、アライメン
トマークの凹所の内側が第2層間膜で完全に埋め込ま
れ、第2層間膜が平坦化されるため、アライメントマー
クの反射光の信号波形に、第2層間膜の表面の凹部によ
る信号乱れが乗ることが防止され、アライメントマーク
の反射光の信号波形の形状が良好になる。
【0011】本発明にかかわる請求項4のアライメント
マークの周辺構造は、上記請求項1〜3において、第1
層間膜の開口部の上部に2層目配線が形成されている。
エッチングにより第1層間膜上に2層目配線をパターニ
ングする際に、開口部の下地の半導体基板や1層目配線
がエッチングされることを開口部での2層目配線によっ
て防ぐ。このためアライメントマークの反射光の信号波
形が良好になる。
【0012】以下、本発明にかかわるアライメントマー
クの周辺構造の具体的な実施の形態を図面に基づいて詳
細に説明する。
【0013】〔実施の形態1〕図1(a)は実施の形態
1にかかわる半導体装置のアライメントマークの周辺構
造を示す断面図、図1(b)はアライメントマークの反
射光の信号波形図、図1(c)はアライメントマークの
周辺構造を示す平面図である。図1(a),(c)にお
いて、符号の1は例えば単結晶シリコンによりウエハに
構成された半導体基板、2は例えばリンを添加した多結
晶シリコンにより構成された1層目配線、3は1層目配
線2の一部分を半導体基板1まで削除して例えば矩形の
凹所に形成したアライメントマーク、4は例えばホウ素
BとリンPを添加した二酸化シリコン(シリカガラス)
により構成されたBPSG膜である第1層間膜、5は同
様に例えばホウ素とリンを添加した二酸化シリコンによ
り構成されたBPSG膜である第2層間膜である。第1
層間膜4も第2層間膜5も透明である。第1層間膜4は
1層目配線2の表面に成膜されたものであるが、アライ
メントマーク3およびその近傍周囲には成膜せず、開口
部6としてある。第2層間膜5は第1層間膜4の表面に
成膜されるものであるが、第1層間膜4の開口部6にお
いて1層目配線2の表面とアライメントマーク3の凹所
の半導体基板1の表面にも成膜されている。アライメン
トマーク3の凹所はその全体が第2層間膜5によって埋
め込まれている。開口部6のほぼ全体において第2層間
膜5の表面は平坦になっている。なお、アライメントマ
ーク3を形成する凹所の形状として矩形(長方形)を示
してあるが、この矩形の寸法は例えば2μm×50μm
であって、これはX方向のアライメントに用いられるも
のである。もっとも、アライメントマーク3を形成する
凹所の形状は任意である。この点は後述する各実施の形
態においても同様である。なお、2層目配線は図示され
てないが、第1層間膜4と第2層間膜5との間に形成さ
れている。
【0014】以上のように、アライメントマーク3およ
びその近傍周囲において第1層間膜4に開口部6を形成
してあり、アライメントマーク3の上部には第1層間膜
4が存在しないようにしてあり、また第2層間膜5の膜
厚は比較的に薄いことから、図1(b)に示すアライメ
ントマーク3の反射光の信号波形7は、第1層間膜4の
膜厚ばらつきに起因した波形乱れの影響を受けることが
なく、常にほぼ一定の、パターン認識に必要な所要の波
形にすることができる。
【0015】〔実施の形態2〕次に、第2層間膜上にレ
ジストを塗布する場合に適した実施の形態2について説
明する。
【0016】図3(a)は第2層間膜5上にレジスト9
を塗布する場合の問題点を指摘するためのアライメント
マークの周辺構造の断面図、図3(b)はアライメント
マーク3の反射光の信号波形図である。図3(a)にお
いて図1におけるのと同じ符号は同一要素を示す。第2
層間膜5上にレジスト9を塗布してあるが、それ以外の
構成は図1と同じである。第1層間膜4はその開口部6
の口縁に垂直な段差を生じている。その段差に影響され
て、第2層間膜5の表面は平坦ではなく、垂直に近い段
差を生じている。その結果として、レジスト9を均一厚
みに塗布したとしても、開口部6の口縁に対応した箇所
では段差による膜厚減少が起きやすく、またレジストの
はじきによる膜厚減少を引き起こすために一層の膜厚減
少が促進され、開口部6の口縁に対応した箇所における
レジスト9の膜厚15は、開口部6の内側での膜厚14
および開口部6の外側での膜厚16に比べてかなり小さ
くなってしまい、レジスト塗布特性を悪化させる。な
お、図3(b)に示すようにアライメントマーク3の反
射光の信号波形7は、第1層間膜4の膜厚ばらつきの影
響を受けることがなく、常にほぼ一定の、パターン認識
に必要な所要の波形となる。
【0017】実施の形態2にかかわるアライメントマー
クの周辺構造は、第1層間膜4に垂直な段差をもつ開口
部6を形成したことに起因する上記のような不都合を解
消しようとするものである。図2(a)は実施の形態2
にかかわる半導体装置のアライメントマークの周辺構造
を示す断面図、図2(b)はアライメントマーク3の反
射光の信号波形図である。図2において図1におけるの
と同じ符号は同一要素を示す。アライメントマーク3お
よびその近傍周囲において第1層間膜4に上方拡がりの
順テーパー形状の開口部8を形成してある。これに伴っ
て、第1層間膜4上および開口部8での1層目配線2上
に成膜した第2層間膜5は、第1層間膜4の順テーパー
部4aに対応して順テーパー部5aを有する状態となっ
ている。さらにこれに伴って、第2層間膜5上に塗布し
たレジスト9については、開口部8の口縁に対応する第
2層間膜5の順テーパー部5aに沿ってなだらかに凹入
する状態となっている。その結果として、レジスト9を
均一厚みに塗布すると、開口部8の口縁に対応した箇所
におけるレジスト9の膜厚11は、開口部8の内側での
膜厚10および開口部8の外側での膜厚12と比べてほ
ぼ同じとなっている。つまり、全体的にレジスト9の膜
厚を均一にすることができる。特に、開口部8の口縁に
対応する箇所のレジスト9の膜厚11は、図3(a)の
場合の膜厚15と比較して厚くなっている。このため、
膜厚が局部的に薄くなることに起因するレジストのはじ
きによるさらなる膜厚減少は生じない。これにより、レ
ジスト塗布特性を良好なものにすることができる。な
お、図2(b)に示すようにアライメントマーク3の反
射光の信号波形7は、第1層間膜4の膜厚ばらつきの影
響を受けることがなく、常にほぼ一定の、パターン認識
に必要な所要の波形となる。
【0018】〔実施の形態3〕次に、アライメントマー
クの凹所の幅に対して第2層間膜の膜厚を適切にした場
合の実施の形態3について説明する。
【0019】図5(a)は第2層間膜5の膜厚T2がア
ライメントマーク3の凹所の幅Wのさらに2分の1に比
べて小さい場合の問題点を指摘するためのアライメント
マークの周辺構造の断面図、図5(b)はアライメント
マーク3の反射光の信号波形図である。図5(a)にお
いて図1におけるのと同じ符号は同一要素を示す。第2
層間膜5の膜厚T2がアライメントマーク3の凹所の幅
Wの2分の1よりも小さくなっている(T2<W/
2)。それ以外の構成は図1と同じである。第1層間膜
4はその開口部6の口縁に垂直な段差を生じている。第
2層間膜5の膜厚T2が、T2<W/2となっているこ
とに起因して、アライメントマーク3の凹所に対応する
箇所において第2層間膜5に凹部18が生じている。そ
の結果として、図5(b)に示すようにアライメントマ
ーク3の反射光の信号波形19において、アライメント
マーク3の凹所の両端部すなわち1層目配線2との境界
部で急激に減衰する2つの谷部をもつ1つの山部からな
る波形ではあるが、第2層間膜5の凹部18によって光
の散乱が起きており、山部20が低くて形状も乱れた波
形となってしまい、信号波形のパターン認識に基づいた
アライメントマーク3の存在の捕捉がむずかしくなる。
【0020】実施の形態3にかかわるアライメントマー
クの周辺構造は、第2層間膜5に凹部18が生じたこと
に起因する上記のような不都合を解消しようとするもの
である。図4(a)は実施の形態3にかかわる半導体装
置のアライメントマークの周辺構造を示す断面図、図4
(b)はアライメントマーク3の反射光の信号波形図で
ある。図4において図1におけるのと同じ符号は同一要
素を示す。第2層間膜5の膜厚T1は図5(a)の場合
の膜厚T2よりも大きく、アライメントマーク3の凹所
の幅Wの2分の1以上に設定してある(T1≧W/
2)。その結果として、アライメントマーク3の凹所の
内側は第2層間膜5で完全に埋め込まれ、第2層間膜5
にはアライメントマーク3の凹所に対応して凹部は生じ
ておらず、第2層間膜5の表面は全体的に平坦化されて
いる。このため、図4(b)に示すように、アライメン
トマーク3の反射光の信号波形17には、図5の山部2
0のような乱れは生じず、図1(b)の場合と同様に2
つの谷部をもつ1つの山部からなる正規の波形となり、
このような信号波形のパターン認識に基づいてアライメ
ントマーク3の存在を正確に捕捉することができる。第
2層間膜5の膜厚T1については、好ましくはWの3分
の2以上、さらに好ましくはWの4分の3以上とする。
【0021】なお、本実施の形態3において、実施の形
態2の場合の第1層間膜4の開口部を順テーパー形状と
する構成を適用してもよい。
【0022】〔実施の形態4〕次に、第1層間膜の開口
部において2層目配線を形成する場合の実施の形態4に
ついて説明する。
【0023】図7(a)は第1層間膜4上に成膜した図
示しない2層目配線材をエッチングして2層目配線(図
外)をパターニングした場合の問題点を指摘するための
アライメントマークの周辺構造の断面図、図7(b)は
アライメントマーク23の反射光の信号波形図である。
図7(a)において図1におけるのと同じ符号は同一要
素を示す。第1層間膜4上に2層目配線材(図示せず)
を成膜し、フォトリソグラフィ技術およびエッチング技
術を用いて2層目配線材をパターニングすることにより
2層目配線(図示せず)を形成し、次いで、第1層間膜
4上と2層目配線上と開口部6での1層目配線2上とに
第2層間膜5を形成してある。2層目配線材をエッチン
グして2層目配線をパターニングする際に、開口部6の
下地の半導体基板1の表面や1層目配線2の表面も同時
にエッチングされ、表面の平坦性が失われている(図で
ギザギザで表してある)。その結果として、図7(b)
に示すようにアライメントマーク23の凹所の底部およ
び凹所周辺での反射光の信号波形24が著しく乱れるこ
とになり、信号波形のパターン認識に基づいたアライメ
ントマーク23の存在の捕捉がむずかしくなる。
【0024】実施の形態4にかかわるアライメントマー
クの周辺構造は、上記の不都合を解消しようとするもの
である。図6(a)は実施の形態4にかかわる半導体装
置のアライメントマークの周辺構造を示す断面図、図6
(b)はアライメントマーク3の反射光の信号波形図で
ある。図6において図1におけるのと同じ符号は同一要
素を示す。第1層間膜4上に2層目配線材(図示せず)
を成膜し、フォトリソグラフィ技術およびエッチング技
術を用いて2層目配線材をパターニングすることにより
第1層間膜4上に2層目配線(図示せず)を形成する際
に、第1層間膜4の開口部6において2層目配線21を
残すようにしたものである。すなわち、アライメントマ
ーク3の凹所の底部における半導体基板1の表面と1層
目配線2の表面と第1層間膜4における開口部立ち上が
り口縁と第1層間膜4の表面とにわたって2層目配線2
1を形成している。この2層目配線21は、図示しない
第1層間膜4上の2層目配線とつながっていてもよい
し、分離独立していてもよい。そして、第1層間膜4上
と2層目配線21上とにわたって第2層間膜5を形成し
ている。以上のように、第1層間膜4上に図示しない2
層目配線をエッチングでパターニングする際に、第1層
間膜4の開口部6においても2層目配線21を残すよう
にしてパターニングするから、エッチングのダメージが
開口部6の下地の半導体基板1の表面や1層目配線2の
表面に及ぶことを2層目配線21によって防護すること
となり、それらの表面の平坦性が保持される。その結果
として、図6(b)に示すようにアライメントマーク3
の凹所の底部および凹所周辺での反射光の信号波形22
は正規の波形となり、信号波形のパターン認識に基づい
たアライメントマーク3の存在を正確に捕捉することが
できる。
【0025】なお、本実施の形態4において、実施の形
態2の場合の第1層間膜4の開口部を順テーパー形状と
する構成を適用してもよい。
【0026】
【実施例】より具体的なレベルを実施例として説明す
る。図8に示すように半導体基板1上に極薄酸化膜31
(9nm)とリンを添加した多結晶シリコン(80n
m)およびタングステンシリサイド(120nm)から
なる多層膜32を堆積する。次に、レジストを塗布し、
露光・現像を行って1層目配線2とアライメントマーク
3(図9参照)を形成するためのレジストパターン33
を形成する。次に、レジストパターン33をエッチング
マスクとして極薄酸化膜31と多層膜32をエッチング
除去して、図9に示すように1層目配線2とアライメン
トマーク3を形成する。次に、図10に示すようにシリ
コン酸化膜34(50nm)を堆積し、さらにホウ素
(B)およびリン(P)を添加したシリコン酸化膜から
なるBPSG膜35(850nm)を堆積する。次に、
CMP法(Chemical Mechanical Polishing ;化学機械
研磨)によってBPSG膜35を約500nmエッチン
グ除去して、BPSG膜35の表面を平坦化する。この
透明なBPSG膜35が第1層間膜4のもとになる。次
に、レジストを塗布し、露光・現像を行って第1コンタ
クト37(図13参照)と開口部6(図11参照)を形
成するためのレジストパターン36を形成する。次に、
レジストパターン36をエッチングマスクとしてBPS
G膜35すなわち第1層間膜4とシリコン酸化膜34を
エッチング除去して、図11に示すように第1層間膜4
に第1コンタクト37のためのコンタクトホールと開口
部6を形成する。次に、シリコン酸化膜(50nm)を
堆積し、そのシリコン酸化膜とBPSG膜35(第1層
間膜4)を合わせて約120nmエッチング除去し、図
12に示すように開口部6の立ち上がり口縁とコンタク
トホールとアライメントマーク3の凹所の立ち上がり口
縁とにサイドウォール膜38を形成する。このBPSG
膜35が最終的に第1層間膜4となる。次に、図13に
示すようにリンを添加した多結晶シリコン(50nm)
とタングステンシリサイド(130nm)からなる多層
膜39を堆積する。このときにコンタクトホールに第1
コンタクト37が形成される。次に、レジストを塗布
し、露光・現像を行って2層目配線41(図14参照)
を形成するためのレジストパターン40を形成する。次
に、レジストパターン40をエッチングマスクとして多
層膜39をエッチング除去して、図14に示すように2
層目配線41を形成する。なお、図14は図1(a)の
場合に対応しており開口部6には2層目配線を残してい
ないが、残した場合には図6(a)に対応する(2層目
配線21参照)。次に、図15に示すようにシリコン酸
化膜42(50nm)を堆積し、さらにホウ素(B)お
よびリン(P)を添加したシリコン酸化膜からなるBP
SG膜43(400nm)を堆積する。このシリコン酸
化膜42とBPSG膜43とが第2層間膜5となる。第
2層間膜5は透明である。次に、レジストを塗布し、ア
ライメントマーク3を基準としてマスクパターンの位置
合わせを行う。そして、露光・現像して第2コンタクト
を形成するためのレジストパターン44を形成する。
【0027】
【発明の効果】アライメントマークの周辺構造について
の本発明によれば、アライメントマーク上部では第1層
間膜に開口部を形成して第1層間膜をなくしているの
で、第1層間膜の膜厚あるいは第1層間膜と第2層間膜
との合計膜厚がばらついたときでも、アライメントマー
クの反射光の信号波形をほぼ一定とでき、信号波形のパ
ターン認識に基づいてのアライメントマークの存在を正
確に捕捉することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1にかかわるアライメン
トマークの周辺構造を示す断面図と、アライメントマー
クの反射光の信号波形図と、アライメントマークの周辺
構造を示す平面図
【図2】 実施の形態2にかかわるアライメントマーク
の周辺構造を示す断面図と、アライメントマークの反射
光の信号波形図
【図3】 実施の形態2にかかわって第2層間膜上にレ
ジストを塗布する場合の問題点を指摘するためのアライ
メントマークの周辺構造の断面図と、アライメントマー
クの反射光の信号波形図
【図4】 実施の形態3にかかわるアライメントマーク
の周辺構造を示す断面図と、アライメントマークの反射
光の信号波形図
【図5】 実施の形態3にかかわって第2層間膜の膜厚
がアライメントマークの凹所の幅の2分の1より小さい
場合の問題点を指摘するためのアライメントマークの周
辺構造の断面図と、アライメントマークの反射光の信号
波形図
【図6】 実施の形態4にかかわるアライメントマーク
の周辺構造を示す断面図と、アライメントマークの反射
光の信号波形図
【図7】 実施の形態4にかかわって第1層間膜上に成
膜した2層目配線材をエッチングして2層目配線をパタ
ーニングした場合の問題点を指摘するためのアライメン
トマークの周辺構造の断面図と、アライメントマークの
反射光の信号波形図
【図8】 実施例にかかわるアライメントマークの周辺
構造の構築の手順を示す断面図
【図9】 実施例にかかわるアライメントマークの周辺
構造の構築の手順を示す断面図(図8の続き)
【図10】 実施例にかかわるアライメントマークの周
辺構造の構築の手順を示す断面図(図9の続き)
【図11】 実施例にかかわるアライメントマークの周
辺構造の構築の手順を示す断面図(図10の続き)
【図12】 実施例にかかわるアライメントマークの周
辺構造の構築の手順を示す断面図(図11の続き)
【図13】 実施例にかかわるアライメントマークの周
辺構造の構築の手順を示す断面図(図12の続き)
【図14】 実施例にかかわるアライメントマークの周
辺構造の構築の手順を示す断面図(図13の続き)
【図15】 実施例にかかわるアライメントマークの周
辺構造の構築の手順を示す断面図(図14の続き)
【図16】 従来の技術にかかわるアライメントマーク
の周辺構造を示す断面図
【図17】 従来の技術の課題を説明するもので、第1
層間膜の膜厚が規定厚みのときの断面図と、そのときの
アライメントマークの反射光の信号波形図と、第1層間
膜の膜厚が規定厚みよりも厚くなってしまったときの断
面図と、そのときのアライメントマークの反射光の信号
波形図
【符号の説明】
1……半導体基板 2……1層目配線 3……アライメントマーク 4……第1層間膜 4a……順テーパー部 5……第2層間
膜 5a……順テーパー部 6……開口部 7……アライメントマークの反射光の信号波形 8……開口部 9……レジスト 18……第2層間膜の凹部 21……2層目配

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成した1層目配線の一
    部分の加工によりアライメントマークが形成され、前記
    1層目配線上に第1層間膜が形成され、さらに第1層間
    膜上に2層目配線を介在させて第2層間膜が形成された
    アライメントマークの周辺構造であって、前記アライメ
    ントマークおよびその周辺の上部において前記第1層間
    膜に開口部が形成され、前記第2層間膜は前記開口部に
    おいて前記1層目配線上に形成されているアライメント
    マークの周辺構造。
  2. 【請求項2】 第1層間膜の開口部が上拡がりの順テー
    パー形状となっている請求項1に記載のアライメントマ
    ークの周辺構造。
  3. 【請求項3】 アライメントマークの凹所の幅Wに対し
    て第2層間膜の膜厚がW/2以上にされている請求項1
    または請求項2に記載のアライメントマークの周辺構
    造。
  4. 【請求項4】 第1層間膜の開口部の上部に2層目配線
    が形成されている請求項1から請求項3までのいずれか
    に記載のアライメントマークの周辺構造。
JP10175654A 1998-06-23 1998-06-23 アライメントマークの周辺構造 Pending JP2000012432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10175654A JP2000012432A (ja) 1998-06-23 1998-06-23 アライメントマークの周辺構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10175654A JP2000012432A (ja) 1998-06-23 1998-06-23 アライメントマークの周辺構造

Publications (1)

Publication Number Publication Date
JP2000012432A true JP2000012432A (ja) 2000-01-14

Family

ID=15999888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10175654A Pending JP2000012432A (ja) 1998-06-23 1998-06-23 アライメントマークの周辺構造

Country Status (1)

Country Link
JP (1) JP2000012432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147667A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP2011253061A (ja) * 2010-06-02 2011-12-15 Canon Inc パターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147667A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP4537834B2 (ja) * 2004-11-16 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011253061A (ja) * 2010-06-02 2011-12-15 Canon Inc パターン形成方法

Similar Documents

Publication Publication Date Title
US7288461B2 (en) Method of forming interconnect having stacked alignment mark
JP2006013484A (ja) ウエハスケール・パッケージ用のリッドおよびその形成方法
US20150021781A1 (en) Semiconductor device and method of manufacturing semiconductor device
US6821687B2 (en) Photo mask for fabricating semiconductor device having dual damascene structure
JP4967904B2 (ja) 半導体装置
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
JPH06222547A (ja) 位相反転マスクの製造方法
US6181018B1 (en) Semiconductor device
JP3736693B2 (ja) X線リソグラフィ用マスクおよびその製造方法
JP2000012432A (ja) アライメントマークの周辺構造
JPH0249010B2 (ja)
US20080070415A1 (en) Method for burying resist and method for manufacturing semiconductor device
JP4439935B2 (ja) 半導体装置の製造方法
JPH0990602A (ja) 位相シフトマスク及びその製造方法
JPH1041302A (ja) 半導体装置およびその製造方法
US11442230B2 (en) Silicon photonics coupling structure using an etch stop layer and methods of forming the same
JP2767594B2 (ja) 半導体装置の製造方法
JPH0669242A (ja) T字型電極の形成方法
US20020102812A1 (en) Method for improving alignment precision in forming color filter array
JP2000040739A (ja) 半導体装置の製造方法
KR100450937B1 (ko) 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법
JPH08186174A (ja) 配線構造およびその形成方法
JPH08148403A (ja) 半導体装置の製造方法
JPS61185927A (ja) 半導体装置の製造方法
JP6268781B2 (ja) 半導体装置および半導体装置の製造方法