JP2000040739A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000040739A
JP2000040739A JP10207742A JP20774298A JP2000040739A JP 2000040739 A JP2000040739 A JP 2000040739A JP 10207742 A JP10207742 A JP 10207742A JP 20774298 A JP20774298 A JP 20774298A JP 2000040739 A JP2000040739 A JP 2000040739A
Authority
JP
Japan
Prior art keywords
film
insulating film
light
etching stop
reflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10207742A
Other languages
English (en)
Inventor
Hiroyuki Tanaka
裕之 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10207742A priority Critical patent/JP2000040739A/ja
Publication of JP2000040739A publication Critical patent/JP2000040739A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】膜のパターニング工程を含む半導体装置の製造
方法に関し、光透過性の膜をパターニングの際の工程を
減らすこと。 【解決手段】露光光に対する複素屈折率の虚部の絶対値
が0.1以上の反射防止兼エッチングストップ絶縁膜7
を下地層6の上に形成し、反射防止兼エッチングストッ
プ絶縁膜7の上に反射防止兼エッチングストップ絶縁膜
7とは異なる材料よりなる光透過性絶縁膜8を形成し、
光透過性絶縁膜8の上にレジスト9を塗布し、レジスト
9を露光し、レジスト9を現像してレジストパターンを
形成し、レジストパターンをマスクに使用して光透過性
絶縁膜8を選択的にエッチングして反射防止兼エッチン
グストップ絶縁膜7の一部を露出するパターンを形成
し、さらに、レジストパターンをマスクに使用して反射
防止兼エッチングストップ絶縁膜7をエッチングして下
地層6の一部を露出させる工程とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、膜のパターニング工程を含
む半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路(LSI)の製造におい
ては、フォトリソグラフィー技術を用いて膜をパターニ
ングする工程を含んでいる。フォトリソグラフィー技術
は、レジストパターンに覆われない部分をエッチングす
ることにより所望のパターンを形成するものである。
【0003】レジストパターンは、レジストを露光し、
現像することによって得られるが、その露光の際には露
光光の反射がパターン精度を低下するという問題があ
る。また、パターニングしようとする膜の膜厚分布が不
均一な場合には、過剰エッチングによってエッチング残
の発生を防止している。しかし、過剰なエッチングは、
膜の下地にダメージを与える。
【0004】そのような露光精度の低下を防止し、下地
のエッチングダメージを防止するために、以下に述べる
ような工程が採用されている。まず、図1(a) に示すよ
うに、半導体基板101 の上に下地絶縁膜102 、配線103
、エッチングストップ膜104 、層間絶縁膜105 を順に
形成した後に、層間絶縁膜105 の上に反射防止膜106 を
形成し、さらに反射防止膜106 の上にレジスト107 を塗
布する。このような状態でレジスト107 を露光すると、
レジスト107 を透過した光の反射が反射防止膜106 によ
って抑制される。その反射防止膜106 の材料として有機
材料と無機材料がある。
【0005】レジスト107 の露光を終えた後に、レジス
ト107 を現像すると、図1(b) に示すような窓108 がレ
ジスト107 に形成される。そして、図1(c) に示すよう
に、レジスト107 の窓108 を通して反射防止膜106 とそ
の下の層間絶縁膜105 を選択的にエッチングしてホール
109 を形成する。層間絶縁膜105 のエッチングの際に
は、その下のエッチングストップ膜104 をエッチングし
ない条件とすることにより、エッチングが配線103 にダ
メージを与えることがなくなる。
【0006】層間絶縁膜105 のエッチングを終えた後
に、図2(a) に示すように、ホール109 に重なる部分の
エッチングストップ膜104 を選択的にエッチングしてホ
ール109 をさらに深くして配線103 の一部を露出させ
る。なお、エッチングストップ膜104 を薄く形成してお
けば、エッチングストップ膜104 はどこの位置でもほぼ
均一にエッチングが進むことになるので、半導体基板10
1 にダメージを与えるような過剰なエッチングは要求さ
れない。
【0007】ホール109 によって配線103 の一部を露出
した後に、図2(b) に示すように、レジスト107 と反射
防止膜106 を除去する。
【0008】
【発明が解決しようとする課題】ところで、上記したよ
うな方法では、反射防止膜とエッチングストップ層につ
いて成膜工程が増えてしまう。また、層間絶縁膜の上面
を露出させるために、反射防止膜を除去する工程がさら
に必要となる。これに対して、反射防止膜105 を有機材
料から構成すると、レジスト106 の除去と反射防止膜10
5 の除去を同時に行えるが、有機材料からなる反射防止
膜105 をベークする工程が余分に必要となる。
【0009】本発明の目的は、光透過性の膜をパターニ
ングの際の工程を減らすことができる半導体装置の製造
方法を提供することにある。
【0010】
【課題を解決するための手段】上記した課題は、図3〜
図6に例示するように、露光光に対する複素屈折率の虚
部の絶対値が0.1以上となる反射防止兼エッチングス
トップ絶縁膜7を下地層6の上に形成する工程と、前記
反射防止兼エッチングストップ絶縁膜7の上に前記前記
反射防止兼エッチングストップ絶縁膜7とは異なる材料
よりなる光透過性絶縁膜8を形成する工程と、前記光透
過性絶縁膜8の上にレジスト9を塗布する工程と、前記
レジスト9を露光する工程と、前記レジスト9を現像し
てレジストパターンを形成する工程と、前記レジストパ
ターンをマスクに使用して前記光透過性絶縁膜8を選択
的にエッチングして前記反射防止兼エッチングストップ
絶縁膜7の一部を露出するパターンを形成する工程と、
前記レジストパターンをマスクに使用して前記反射防止
兼エッチングストップ絶縁膜7をエッチングして前記下
地層6の一部を露出させる工程とを有することを特徴と
する半導体装置の製造方法によって解決する。
【0011】上記した半導体装置の製造方法において、
前記光透過性膜はシリコン酸化膜であること特徴とす
る。上記した半導体装置の製造方法において、前記光透
過性絶縁膜5を形成した後に、前記光透過性絶縁膜5の
表面を化学的・機械的研磨法によって平坦にする工程を
さらに含むことを特徴とする。
【0012】上記した半導体装置の製造方法において、
前記反射防止兼エッチングストップ絶縁膜7は、窒化シ
リコン又は窒化酸化シリコンよりなることを特徴とす
る。上記した半導体装置の製造方法において、前記光透
過性絶縁膜8、5の形成は2回以上の成膜工程からな
り、前記2回以上の成膜工程の間には、前記反射防止膜
兼エッチングストップ膜7に覆われる導電膜のパターン
6を形成する工程が含まれることを特徴とする。
【0013】上記した半導体装置の製造方法において、
前記反射防止兼エッチングストップ膜7は、半透明膜又
は光吸収膜であることを特徴とする。上記した半導体装
置の製造方法において、前記反射防止膜7の下には導電
パターン6が形成されていることを特徴とする。次に、
本発明の作用について説明する。
【0014】本発明によれば、シリコン酸化膜のような
光透過性膜をパターニングする際にその光透過性膜と下
地膜の間に反射防止兼エッチングストップ絶縁膜を形成
するようにしている。これにより、光透過性膜の上に塗
布されたレジストを露光する際に、光透過性膜を透過し
た露光光が反射によって再びレジストに戻ることが抑制
され、露光により形成するレジストの潜像の精度が向上
して現像により得られるレジストのパターン欠陥が防止
される。
【0015】しかも、レジストのパターンをマスクに使
用して光透過性膜をエッチングする際に、反射防止兼エ
ッチングストップ絶縁膜によってエッチングを停止させ
るので、光透過性膜の下方の下地膜がエッチングによっ
てダメージを受けることが防止される。このように、反
射防止兼エッチングストップ絶縁膜によって、反射防止
膜とエッチングストップ膜を別々に形成する必要がなく
なり、成膜工程を減らすことができる。しかも、反射防
止兼エッチングストップ絶縁膜は、パターニング対象と
なる光透過性膜の上に形成されないので、除去する必要
がなくなる。
【0016】
【発明の実施の形態】そこで、以下に本発明の実施の形
態を図面に基づいて説明する。以下に説明する実施形態
では、層間絶縁膜の膜厚のバラツキによるエッチングの
深さの相違を分かり易くするために下側配線の上に形成
するビアホールと上側配線の上に形成するビアホールを
同じ工程で形成しているが、それらのビアホールは別々
の工程で形成してもよい。
【0017】図3〜図6は、本発明の一実施形態を示す
断面図である。まず、図3(a) に示す状態になるまでの
工程を説明する。シリコン基板1の上には、SiO2よりな
る絶縁膜2を介してタングステンシリサイドよりなる膜
厚200nmの一層目配線3が形成され、また一層目配線
3と絶縁膜2は、第一の反射防止兼エッチングストップ
絶縁膜4によって覆われている。
【0018】第一の反射防止兼エッチングストップ絶縁
膜4の上には膜厚400nmの第一の層間絶縁膜(光透過
性絶縁膜)5と膜厚200nm程度の二層目配線6が形成
されている。その二層目配線6の上には第二の反射防止
兼エッチングストップ絶縁膜7が形成されている。一層
目配線3と第一の反射防止兼エッチングストップ絶縁膜
7は、同じレジストパターン(不図示)を用いて連続的
にフォトリソグラフィーにより配線形状にパターニング
されている。これと同様に、二層目配線6と第二の反射
防止兼エッチングストップ絶縁膜7も連続的に配線形状
にパターニングされている。
【0019】第一の層間絶縁膜5、二層目配線6及び第
二の反射防止兼エッチングストップ絶縁膜7は、膜厚4
00nmの第二の層間絶縁膜(光透過性絶縁膜)8によっ
て覆われている。なお、一層目配線3又は二層目配線6
は、アルミニウムのような金属から構成されている。第
一及び第二の反射防止兼エッチングストップ絶縁膜4,
7は例えば窒化シリコンのような無機材料から形成され
ている。また、第一の層間絶縁膜5と第二の層間絶縁膜
7は、PSG(phospho-silicate glass) 、BPSG(b
oro-phospho-silicate glass) 、BSG(boro-silicate
glass) のような不純物を含む二酸化シリコンか、或い
は実質的に不純物を含まない二酸化シリコンなどから構
成されている。
【0020】第二の層間絶縁膜8の表面は、その下方の
第一及び第二の配線3,6の形状の影響を受けて凹凸が
生じている。その凹凸の段差が大きい場合には、第二の
層間絶縁膜8の上に形成される配線(不図示)に断線が
生じるので好ましくない。そのような凹凸を無くすため
に、CMP(chemical mechanical polishing)技術を用
いて第二の層間絶縁膜8の上面を図3(b) に示すように
平坦化する。
【0021】次に、図3(c) に示すように、第二の層間
絶縁膜8の上にレジスト9を塗布する。そのレジスト9
の材料として、例えば東京応化工業株式会社の商品名T
DUR−P009を使用する。このレジストはポジ型で
ある。次に、図4(a) に示すように、露光装置、例えば
ニコン株式会社の商品名NSR2205EX12Bを用
いてレジスト9を露光する。その露光によるレジストの
光照射位置は、第一の配線3の上方と第二の配線6の上
方にあるホール形成部分である。
【0022】そして、レジスト9に照射された光は、レ
ジスト9によって一部が吸収される。さらに、レジスト
9と第一及び第二の層間絶縁膜5、8を透過した光は、
それらの下方に存在する第一及び第二の反射防止兼エッ
チングストップ絶縁膜4、7では反射されない。これ
は、反射防止兼エッチングストップ絶縁膜4、7の上面
から入射する光とその下面で反射される光との相互干渉
によって相殺されてレジスト9への反射光量が減少する
からである。
【0023】その反射防止の条件は、露光光の波長、反
射防止兼エッチングストップ膜4、7の構成材料とその
膜厚などの値によって異なってくる。従って、レジスト
9を透過した光は、レジスト9には殆ど戻らないことに
なるので、図4(b) に示すように、精度の高い潜像パタ
ーン9a,9bがレジスト9に形成されることになる。
【0024】次に、現像液を用いてレジスト9を現像す
ると、潜像9a,9bが除去されてレジスト9には図5
(a) に示すような窓9c,9dが形成される。続いて、
図5(b)に示すように、C4F8ガスを用いるプラズマエッ
チングによって窓9d,9dから露出する第一及び第二
の層間絶縁膜5、8をエッチングする。このエッチング
の際に使用するC4F8ガスによれば、窒化膜よりなる反射
防止兼エッチングストップ膜4、7のエッチングレート
は極めて小さい。
【0025】したがって、そのエッチングが進行する過
程において最初に二層目配線6上の第二の反射防止兼エ
ッチングストップ絶縁膜7が露出した段階でその部分で
のエッチングが実質的に停止する。さらに一層目配線3
上方では第一及び第二の層間絶縁膜5、8がエッチング
されて第一の反射防止兼エッチングストップ膜4が露出
し、この段階でエッチングが実質的に停止する。
【0026】次に、図6(a) に示すように、プラズマエ
ッチング法によって窓9c,9dから露出した反射防止
兼エッチングストップ絶縁膜4,7を部分的に除去する
と、一方の窓9cの下には一層目配線3を露出する第一
のビアホール10aが形成され、他方の窓9dの下には
二層目配線6を露出する第二のビアホール10bが形成
される。この場合、エッチングガスとしてCF4を含むガ
スを使用する。
【0027】さらに、図6(b) に示すようにレジスト9
を除去する。その後に、第一のビアホール10a及び第
二のビアホール10bに金属を埋め込み、続いて、第二
の層間絶縁膜8の上の金属を研磨により除去することに
よって第一のビアホール10aと第二のビアホール10
bのそれぞれには図6(c) に示すような埋込プラグ11
a,11bが形成される。
【0028】この後に、特に図示しないが、第二の層間
絶縁膜8上への配線の形成工程に移る。以上のような工
程では、露光の際に使用する反射防止膜とエッチングの
際に使用するエッチングストップ層を別々に形成せず
に、それらの機能を兼ね備えた膜(5、8)を1層だけ
形成しているので、図1〜図2に示す従来の工程に比べ
て成膜工程の短縮化が図られる。
【0029】ところで、上記した反射防止兼エッチング
ストプ膜4、7は、例えば半透明膜又は光吸収膜を用い
る。半透明膜としては、複素屈折率の虚部kの絶対値、
即ち吸光係数(消衰係数ともいう)が0.1以上あるこ
とが好ましく、例えばSiN 膜、SiON膜などがある。半透
明膜としてSiN 膜を使用する場合には、例えば図7に示
すように、反射率が膜厚によって変化する。ただし、図
7は、露光光としてi線を使用し、下地の配線としてア
ルミニウム膜を使用する場合の特性を示している。
【0030】なお、図7に示すような反射率は、反射防
止兼エッチングストップ膜4、7の下地(配線)の光学
特性の影響を受けるので、反射防止兼エッチングストッ
プ膜4、7の膜厚はその材料と露光光の波長によっての
み決まるものではない。例えば、配線がタングステンシ
リサイドから構成されている場合には、窒化シリコン膜
の膜厚tを29nm、屈折率nを2.25、絶対値kを
0.4とするのが好ましい。また、配線がタングステン
から構成されている場合には、窒化シリコン膜の膜厚t
を30nm、屈折率nを2.6、絶対値kを0.41とす
るのが好ましい。
【0031】また、反射防止兼エッチングストップ絶縁
膜4、7としてSiN膜又はSiON膜を使用すると、酸化シ
リコンを主成分とする層間絶縁膜のエッチャントに対し
てエッチングレートを極めて小さくすることが可能であ
る。即ち、反射防止兼エッチングストップ絶縁膜4,7
に対して層間絶縁膜5,8の選択エッチングが可能であ
る。しかし、SiON膜に対するシリコン酸化膜のエッチン
グ選択比は小さいので、反射防止兼エッチングストップ
絶縁膜4、7としてSiON膜を使用するよりもSiN 膜を使
用するのが好ましい。
【0032】また、SiON膜をCVDにより形成する場合
には、モノシラン(SiH4)と酸化窒素(N2O)の混合ガ
スに希釈ガスとしてヘリウムを加えられ成長ガスを使用
する場合には、SiH4の流量を多くすると、吸光係数kが
増大する。具体的には、N2Oに対するSiH4の流量比を
0.8以上とすることが好ましい。なお、上記した実施
形態では、反射防止兼エッチングストップ膜を配線の上
に形成しているが、半導体基板、その他の膜の上に直に
形成する場合もある。
【0033】
【発明の効果】以上述べたように本発明によれば、シリ
コン酸化膜のような光透過性膜をパターニングする際に
その光透過性膜と下地膜の間に反射防止兼エッチングス
トップ絶縁膜を形成するようにしている。これにより、
光透過性膜の上に塗布されたレジストを露光する際に、
光透過性膜を透過した露光光が反射によって再びレジス
トに戻ることを抑制でき、レジストのパターン精度を向
上できる。しかも、レジストのパターンをマスクに使用
して光透過性膜をエッチングする際に、反射防止兼エッ
チングストップ絶縁膜によってエッチングが停止するの
で、光透過性膜の下方の下地膜をエッチングによるダメ
ージから防御することができる。
【0034】このように、反射防止兼エッチングストッ
プ絶縁膜によって、反射防止膜とエッチングストップ膜
を別々に形成する必要がなくなり、成膜工程を減らすこ
とができ、しかも、反射防止兼エッチングストップ絶縁
膜は、光透過性膜の上に位置することはないので、これ
を除去する必要がなくなる。
【図面の簡単な説明】
【図1】図1(a) 〜(c) は、従来の半導体装置の製造工
程における層間絶縁膜のパターニング工程を示す断面図
(その1)である。
【図2】図2(a),(b) は、従来の半導体装置の製造工程
における層間絶縁膜のパターニング工程を示す断面図
(その2)である。
【図3】図3(a) 〜(c) は、本発明の実施の形態を示す
半導体装置の製造工程における層間絶縁膜のパターニン
グ工程を示す断面図(その1)である。
【図4】図4(a),(b) は、本発明の実施の形態を示す半
導体装置の製造工程における層間絶縁膜のパターニング
工程を示す断面図(その2)である。
【図5】図5(a),(b) は、本発明の実施の形態を示す半
導体装置の製造工程における層間絶縁膜のパターニング
工程を示す断面図(その3)である。
【図6】図6(a) 〜(c) は、本発明の実施の形態を示す
半導体装置の製造工程における層間絶縁膜のパターニン
グ工程を示す断面図(その4)である。
【図7】図7は、本発明の実施の形態の半導体装置の製
造工程において使用される反射防止兼エッチングストッ
プ絶縁膜の膜厚と反射率との関係を示す図である。
【符号の説明】
1…シリコン基板(半導体基板)、2…絶縁膜、3…一
層目配線、4,7…反射防止兼エッチングストップ絶縁
膜、5,8…層間絶縁膜(光透過性膜)、6…二層目配
線、9…レジスト、9c,9d…窓、10a,10b…
ホール、11a,11b…プラグ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】露光光に対する複素屈折率の虚部の絶対値
    が0.1以上となる反射防止兼エッチングストップ絶縁
    膜を下地層の上に形成する工程と、 前記反射防止兼エッチングストップ絶縁膜の上に、前記
    前記反射防止兼エッチングストップ絶縁膜とは異なる材
    料よりなる光透過性膜を形成する工程と、 前記光透過性膜の上にレジストを塗布する工程と、 前記レジストを露光する工程と、 前記レジストを現像してレジストパターンを形成する工
    程と、 前記レジストパターンをマスクに使用して前記光透過性
    膜を選択的にエッチングして前記反射防止兼エッチング
    ストップ絶縁膜の一部を露出するパターンを形成する工
    程と、 前記レジストパターンをマスクに使用して前記反射防止
    兼エッチングストップ絶縁膜をエッチングして前記下地
    層の一部を露出させる工程とを有することを特徴とする
    半導体装置の製造方法。
  2. 【請求項2】前記光透過性膜は、シリコン酸化膜である
    ことを特徴とする請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】前記光透過性膜を形成した後に、前記光透
    過性膜の表面を化学的・機械的研磨法によって平坦にす
    る工程をさらに含むことを特徴とする請求項1又は請求
    項2記載の半導体装置の製造方法。
  4. 【請求項4】前記反射防止兼エッチングストップ絶縁膜
    は、窒化シリコン又は窒化酸化シリコンよりなることを
    特徴とする請求項1又は請求項2記載の半導体装置の製
    造方法。
  5. 【請求項5】前記光透過性膜の形成は2回以上の成膜工
    程からなり、 前記2回以上の成膜工程の間には、前記反射防止膜兼エ
    ッチングストップ膜に覆われる導電膜のパターンを形成
    する工程が含まれることを特徴とする請求項1又は請求
    項2記載の半導体装置の製造方法。
  6. 【請求項6】前記反射防止兼エッチングストップ膜は、
    半透明膜又は光吸収膜であることを特徴とする請求項1
    又は請求項2記載の半導体装置の製造方法。
  7. 【請求項7】前記反射防止膜の下には導電パターンが形
    成されていることを特徴とする請求項1又は請求項2記
    載の半導体装置の製造方法。
JP10207742A 1998-07-23 1998-07-23 半導体装置の製造方法 Withdrawn JP2000040739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10207742A JP2000040739A (ja) 1998-07-23 1998-07-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10207742A JP2000040739A (ja) 1998-07-23 1998-07-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000040739A true JP2000040739A (ja) 2000-02-08

Family

ID=16544792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10207742A Withdrawn JP2000040739A (ja) 1998-07-23 1998-07-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000040739A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032282A1 (de) * 2000-07-03 2002-01-24 Infineon Technologies Ag Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht
US6380067B1 (en) * 2000-05-31 2002-04-30 Advanced Micro Devices, Inc. Method for creating partially UV transparent anti-reflective coating for semiconductors
JP2008053706A (ja) * 2006-08-24 2008-03-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380067B1 (en) * 2000-05-31 2002-04-30 Advanced Micro Devices, Inc. Method for creating partially UV transparent anti-reflective coating for semiconductors
DE10032282A1 (de) * 2000-07-03 2002-01-24 Infineon Technologies Ag Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht
DE10032282B4 (de) * 2000-07-03 2011-05-05 Qimonda Ag Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht
JP2008053706A (ja) * 2006-08-24 2008-03-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP4663694B2 (ja) * 2006-08-24 2011-04-06 ドンブ ハイテック カンパニー リミテッド 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
US8241838B2 (en) Method of manufacturing semiconductor device
KR100295426B1 (ko) 배선형성방법
JP2000089471A (ja) レジストパターンの形成方法
JP2002289592A (ja) 半導体装置の製造方法
US5609994A (en) Method for patterning photoresist film having a stepwise thermal treatment
JP2000040739A (ja) 半導体装置の製造方法
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device
JPH07201990A (ja) パターン形成方法
JPH0458167B2 (ja)
JPH06101453B2 (ja) パタ−ン形成方法
JPH06224118A (ja) 微細パターン形成方法
JP3353473B2 (ja) 半導体装置の製造方法
KR100314261B1 (ko) 반도체 소자 제조 방법
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
JPS603620A (ja) 微細パタ−ンの形成方法
JPH05136130A (ja) 半導体装置の製造方法
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
JP3608978B2 (ja) 半導体装置の製造方法
JPH01248525A (ja) マスク形成方法
JPH0547936A (ja) 半導体装置の製造方法
KR100382999B1 (ko) 반도체장치의금속배선형성방법
KR100415099B1 (ko) 반도체 소자의 반사 방지막 형성방법_
JPH07297198A (ja) 半導体装置の製造方法
KR20000045368A (ko) 반도체소자의 콘택홀 형성방법
JPH11311865A (ja) 段差をもった基板上の高精度レジストパターニング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004