JPH01248525A - マスク形成方法 - Google Patents
マスク形成方法Info
- Publication number
- JPH01248525A JPH01248525A JP7571288A JP7571288A JPH01248525A JP H01248525 A JPH01248525 A JP H01248525A JP 7571288 A JP7571288 A JP 7571288A JP 7571288 A JP7571288 A JP 7571288A JP H01248525 A JPH01248525 A JP H01248525A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- film
- gas
- flattening film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 63
- 239000007789 gas Substances 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 1
- 102100021569 Apoptosis regulator Bcl-2 Human genes 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101000971171 Homo sapiens Apoptosis regulator Bcl-2 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マスク形成方法に関する。本発明のマスク形
成方法は、例えば半導体装置の製造工程において利用で
き、多層レジストプロセスなどにおいて、厚い有機膜層
をエツチングする際に、エツチングガス中に下地と反応
または下地をエツチングするガスを添加する形で具体化
したマスク形成方法等として、利用することができる。
成方法は、例えば半導体装置の製造工程において利用で
き、多層レジストプロセスなどにおいて、厚い有機膜層
をエツチングする際に、エツチングガス中に下地と反応
または下地をエツチングするガスを添加する形で具体化
したマスク形成方法等として、利用することができる。
本発明のマスク形成方法は、段差を有する半導体基体上
に形成した下地層上の平坦化膜をエツチングするときに
、該平坦化膜をエツチングするとともに下地層と反応性
のエツチングが進行するガスを用いてエツチングするこ
とにより、下地層がオーバーエツチングされても該下地
層材料が平坦化膜の側壁に付着しないようにしたもので
ある。
に形成した下地層上の平坦化膜をエツチングするときに
、該平坦化膜をエツチングするとともに下地層と反応性
のエツチングが進行するガスを用いてエツチングするこ
とにより、下地層がオーバーエツチングされても該下地
層材料が平坦化膜の側壁に付着しないようにしたもので
ある。
電子材料の分野では、ますます微細化、集積化が要求さ
れるようになっている。例えば半導体装置であるULS
Iなどについては、その微細化が進む中で、形成するパ
ターンも微細になっている。
れるようになっている。例えば半導体装置であるULS
Iなどについては、その微細化が進む中で、形成するパ
ターンも微細になっている。
このように微細化が進むことに伴い、従来の単層レジス
トプロセスでは下地段差または下地からの反射の影響を
受けることによって良好なパターン形成が得にくくなる
場合があり、この対策のため、多層レジストプロセスが
検討されてきている。例えば2層レジストプロセスは、
−iに、段差を有する基体上に、下層に平坦化膜として
の厚い有機膜層、上層にSiを含有するレジスト層を形
成して従来法によりパターン形成を行ない、Si含有レ
ジストをマスクとしてo2ガスによるRIE(Reac
tive Ion Etching)などで下層の
厚い有機膜層にパターンを高精度に転写するものである
(2層レジストプロセスについては、「電子材料J19
86年4月号47〜48頁参照)。また、3層レジスト
プロセスでは下層に厚い有機膜層、更に中間層、無機層
(例えばスパッタ法により形成した薄いSi 02層)
、上層に従来法によるレジストパターンを形成し、上層
レジストをマスクに中間の無機層をエツチングし、その
後中間の無機層をマスクにOtガスなどで下層の厚い有
機膜にパターンを転写するものである(3層レジストプ
ロセス等の多層レジストプロセスについては、rsem
iconductor WorldJ l 986年
5月号(プレスジャーナル社)70〜77頁参照)。こ
れら多層レジストプロセスでは、段差を有する下地部分
または下層レジストに光を吸収する材料を用いれば、下
地からの反射の影響を全く受けずに高精度なパターニン
グを行うことが可能である。
トプロセスでは下地段差または下地からの反射の影響を
受けることによって良好なパターン形成が得にくくなる
場合があり、この対策のため、多層レジストプロセスが
検討されてきている。例えば2層レジストプロセスは、
−iに、段差を有する基体上に、下層に平坦化膜として
の厚い有機膜層、上層にSiを含有するレジスト層を形
成して従来法によりパターン形成を行ない、Si含有レ
ジストをマスクとしてo2ガスによるRIE(Reac
tive Ion Etching)などで下層の
厚い有機膜層にパターンを高精度に転写するものである
(2層レジストプロセスについては、「電子材料J19
86年4月号47〜48頁参照)。また、3層レジスト
プロセスでは下層に厚い有機膜層、更に中間層、無機層
(例えばスパッタ法により形成した薄いSi 02層)
、上層に従来法によるレジストパターンを形成し、上層
レジストをマスクに中間の無機層をエツチングし、その
後中間の無機層をマスクにOtガスなどで下層の厚い有
機膜にパターンを転写するものである(3層レジストプ
ロセス等の多層レジストプロセスについては、rsem
iconductor WorldJ l 986年
5月号(プレスジャーナル社)70〜77頁参照)。こ
れら多層レジストプロセスでは、段差を有する下地部分
または下層レジストに光を吸収する材料を用いれば、下
地からの反射の影響を全く受けずに高精度なパターニン
グを行うことが可能である。
ところが上記のような従来技術にあっては、下層レジス
トのエツチング時に、これがオーバーエツチングされる
と、下地材料を構成する物質がスパッタされて、それが
下層レジストの側壁に付着してしまうという問題がある
。例えば第2図に示すように、下地である例えばアルミ
ニウム層l上にレジスト2を形成し、該レジストをマス
ク層3であるSt O□膜をマスクとしてエツチングす
ると、下地層1のアルミニウムがオーバーエツチングさ
れて、そのスパッタ物1” がレジスト2の側壁に付着
することが生じるのである。このようにスパッタ物l°
が付着すると、レジスト形状の制御性が悪くなるばかり
でなく、その後の下地Nlのエツチング時及び下層レジ
スト2を除去する際のダスト発生の原因となってしまう
。下地層1からのスパッタ物を少なくするためには、オ
ーバーエツチングを少なくすれば良いが、多層レジスト
プロセスは本来下地に段差がある所で使用することが一
般的であるため、下地段差の上方部ではオーバーエツチ
ングを避けることはできない。即ち、第3図をもって説
明すると、下地層1の段差1a上にレジスト等の有機膜
(段差を平坦化するための平坦化膜である場合が多い)
を形成すると、該有機膜2が段差上部1bに乗っている
所では、有機膜2の厚さ11は、段差下部1cに乗って
いる有機膜2の厚さ12よりも、不可避的な小さくなる
。このような場合に有機膜2ををエツチングすると、実
質的に有機膜2が薄い所(厚さllの所)では、どうし
てもオーバーエツチングが避けられず、下地層1もエツ
チングされることになる。
トのエツチング時に、これがオーバーエツチングされる
と、下地材料を構成する物質がスパッタされて、それが
下層レジストの側壁に付着してしまうという問題がある
。例えば第2図に示すように、下地である例えばアルミ
ニウム層l上にレジスト2を形成し、該レジストをマス
ク層3であるSt O□膜をマスクとしてエツチングす
ると、下地層1のアルミニウムがオーバーエツチングさ
れて、そのスパッタ物1” がレジスト2の側壁に付着
することが生じるのである。このようにスパッタ物l°
が付着すると、レジスト形状の制御性が悪くなるばかり
でなく、その後の下地Nlのエツチング時及び下層レジ
スト2を除去する際のダスト発生の原因となってしまう
。下地層1からのスパッタ物を少なくするためには、オ
ーバーエツチングを少なくすれば良いが、多層レジスト
プロセスは本来下地に段差がある所で使用することが一
般的であるため、下地段差の上方部ではオーバーエツチ
ングを避けることはできない。即ち、第3図をもって説
明すると、下地層1の段差1a上にレジスト等の有機膜
(段差を平坦化するための平坦化膜である場合が多い)
を形成すると、該有機膜2が段差上部1bに乗っている
所では、有機膜2の厚さ11は、段差下部1cに乗って
いる有機膜2の厚さ12よりも、不可避的な小さくなる
。このような場合に有機膜2ををエツチングすると、実
質的に有機膜2が薄い所(厚さllの所)では、どうし
てもオーバーエツチングが避けられず、下地層1もエツ
チングされることになる。
このように、段差上に平坦化膜を形成する従来技術では
、オーバーエツチングに伴う下地のスパッタ及びそれに
伴う問題を避けることはできなかったのである。
、オーバーエツチングに伴う下地のスパッタ及びそれに
伴う問題を避けることはできなかったのである。
本発明は、上記問題点を解決して、下地のスパッタ物が
平坦化膜の側壁には付着することを防止した、マスク形
成方法を提供せんとするものである。
平坦化膜の側壁には付着することを防止した、マスク形
成方法を提供せんとするものである。
上述した問題点を解決するため、本発明のマスク形成方
法においては、段差を有する半導体基体上に形成した下
地層上に平坦化膜を形成する工程と、該平坦化膜上にエ
ツチングマスクを形成する工程と、該平坦化膜を、該平
坦化膜をエツチングし、かつ上記下地層と反応性のエツ
チングが進行するガスでエツチングする工程とを備えた
構成をとる。
法においては、段差を有する半導体基体上に形成した下
地層上に平坦化膜を形成する工程と、該平坦化膜上にエ
ツチングマスクを形成する工程と、該平坦化膜を、該平
坦化膜をエツチングし、かつ上記下地層と反応性のエツ
チングが進行するガスでエツチングする工程とを備えた
構成をとる。
本発明の構成について、後記詳述する本発明の一実施例
を示す第1図の工程図を用いて略述すると、次のとおり
である。
を示す第1図の工程図を用いて略述すると、次のとおり
である。
本発明においては、段差を有する半導体装置(第1図に
は図示していないが、例えばシリコン系基板などの半導
体基板から成るものであってよい)上に形成した下地層
l上に平坦化膜2を形成して、第1図(a)に例示の如
き構造にする。下地層lは、例えばアルミニウムなどで
あるが、基体の段差を反映して、段差11を有しており
、これが平坦化膜2により平坦化される。次に、平坦化
膜2上にエツチングマスクを形成する。図示例では3層
レジストプロセスを適用して、St 02膜3と上層レ
ジスト4とからエツチングマスクを形成した(第1図(
b)の例示参照)。
は図示していないが、例えばシリコン系基板などの半導
体基板から成るものであってよい)上に形成した下地層
l上に平坦化膜2を形成して、第1図(a)に例示の如
き構造にする。下地層lは、例えばアルミニウムなどで
あるが、基体の段差を反映して、段差11を有しており
、これが平坦化膜2により平坦化される。次に、平坦化
膜2上にエツチングマスクを形成する。図示例では3層
レジストプロセスを適用して、St 02膜3と上層レ
ジスト4とからエツチングマスクを形成した(第1図(
b)の例示参照)。
なお本発明において「段差を有する半導体基体」とは、
半導体基板自体が段差を有する場合や、それにより基板
上の下地層が該段差を反映して段差を有するようになる
場合、また半導体基板上に部分的に膜を形成することに
より段差が生じる場合、更には下地層自身が段差を有し
て全体として段差を有する半導体基体となっている場合
など、各種の場合を含むものである。
半導体基板自体が段差を有する場合や、それにより基板
上の下地層が該段差を反映して段差を有するようになる
場合、また半導体基板上に部分的に膜を形成することに
より段差が生じる場合、更には下地層自身が段差を有し
て全体として段差を有する半導体基体となっている場合
など、各種の場合を含むものである。
次いで、平坦化膜2を、この平坦化膜2をエツチングす
るガスであり、しかも下地層1と反応性のエツチングが
進行するガスでエツチングして、例えば第1図(C)の
構造にする。
るガスであり、しかも下地層1と反応性のエツチングが
進行するガスでエツチングして、例えば第1図(C)の
構造にする。
上記のように本発明のマスク形成方法にあっては、平坦
化膜2をエツチングする時、下地層1とも反応性のエツ
チングが進行するガスを用いるので、たとえ下地層1が
オーバーエツチングされても、これがスパッタ物となっ
て平坦化膜2の側壁に付着するということはない。平坦
化膜のエツチング時に、これと同時にエツチング除去さ
れることになるからである。
化膜2をエツチングする時、下地層1とも反応性のエツ
チングが進行するガスを用いるので、たとえ下地層1が
オーバーエツチングされても、これがスパッタ物となっ
て平坦化膜2の側壁に付着するということはない。平坦
化膜のエツチング時に、これと同時にエツチング除去さ
れることになるからである。
従って本発明によれば、下地のスパッタ物の付着を防止
することができるのである。
することができるのである。
次に本発明の一実施例について、第1図を参照して説明
する。但し当然のことではあるが、本発明は図示実施例
により限定されるものではない。
する。但し当然のことではあるが、本発明は図示実施例
により限定されるものではない。
この実施例は、本発明をULSI製造に際しての多層レ
ジストプロセスにおけるマスク形成に適用したものであ
る。本実施例では特に、3層レジストプロセスで実施し
た。
ジストプロセスにおけるマスク形成に適用したものであ
る。本実施例では特に、3層レジストプロセスで実施し
た。
本実施例においては、下地層1は半導体基体上に形成さ
れたアルミニウム層であり、第1図(a)に示すように
、該下地層1に厚いレジスト層(または単に有機膜層で
もよい)を形成して平坦化膜2とする。その上に該平坦
化膜2のパターン形成のマスクとする薄いSi 02膜
層3をスパッタ法などにより形成する。更にその上に従
来法によるフォトリソグラフィー法等によって上層レジ
ストを形成及びパターニングし、上層レジスト層4とす
る。この時、厚い平坦化膜2には、露光波長を吸収する
ように色素などを加えておくと、下地層1であるアルミ
ニウムからの反射を受けずに高精度にパターニングを行
うことができるので、本例ではそのようにした。
れたアルミニウム層であり、第1図(a)に示すように
、該下地層1に厚いレジスト層(または単に有機膜層で
もよい)を形成して平坦化膜2とする。その上に該平坦
化膜2のパターン形成のマスクとする薄いSi 02膜
層3をスパッタ法などにより形成する。更にその上に従
来法によるフォトリソグラフィー法等によって上層レジ
ストを形成及びパターニングし、上層レジスト層4とす
る。この時、厚い平坦化膜2には、露光波長を吸収する
ように色素などを加えておくと、下地層1であるアルミ
ニウムからの反射を受けずに高精度にパターニングを行
うことができるので、本例ではそのようにした。
次いで本実施例では、CHF310□ガス系により、上
層レジスト層4をマスクにして、薄い5iozlIIJ
層3をエツチングして、マスクを形成する。
層レジスト層4をマスクにして、薄い5iozlIIJ
層3をエツチングして、マスクを形成する。
次に、平坦化膜2のエツチングを行う。
本発明においては、このエツチングの際のガスとして、
平坦化膜2をエツチングし、かつ下地層と反応性のエツ
チングが進行するガスを用いるのであるが、本実施例で
は、0□(酸素)ガスにCl2(塩素)を添加したガス
系で、平坦化膜2をRIEを用いてエツチングする。こ
のようなガス系では、C12は下地層1であるアルミニ
ウムのオーバーエツチング時に、下地被エツチング物を
エツチングする働きをするため、下地材料が平坦化膜2
の側壁に付着することなく、エツチングが行われる。
平坦化膜2をエツチングし、かつ下地層と反応性のエツ
チングが進行するガスを用いるのであるが、本実施例で
は、0□(酸素)ガスにCl2(塩素)を添加したガス
系で、平坦化膜2をRIEを用いてエツチングする。こ
のようなガス系では、C12は下地層1であるアルミニ
ウムのオーバーエツチング時に、下地被エツチング物を
エツチングする働きをするため、下地材料が平坦化膜2
の側壁に付着することなく、エツチングが行われる。
即ち、下地層1であるアルミニウムがオーバーエツチン
グされても、これはAlCl2X (X=1’〜3)と
いう反応生成物となって除去され、付着は生じない。
グされても、これはAlCl2X (X=1’〜3)と
いう反応生成物となって除去され、付着は生じない。
従来法では、0□ガスのみを用いる手段を採用している
が、この場合であると第2図に示して説明したように、
オーバーエツチング時の下地の被エツチング物は除去さ
れずに、レジスト側壁に付着し、ダスト発生等の原因と
なっていたものである。本発明を適用すると、このよう
な不都合を解決できる。
が、この場合であると第2図に示して説明したように、
オーバーエツチング時の下地の被エツチング物は除去さ
れずに、レジスト側壁に付着し、ダスト発生等の原因と
なっていたものである。本発明を適用すると、このよう
な不都合を解決できる。
本実施例では、上述のようにC12ガスを添加ガスとし
て使用しているため、平坦化膜2(例えば厚いレジスト
層)をエツチングする時のオーバーエツチング時に、下
地段差の存在に伴って、下地層1であるアルミニウムも
エツチングされるが、添加濃度を最適化することによっ
て、問題のないレベルでエツチングを進行させることが
できるのである。なお、逆に、通常のアルミニウム配線
は400nm〜1.2μm程度と膜厚が厚いため、多少
エツチングされていても後工程の下地エツチング時に問
題になるとは考えに(い。
て使用しているため、平坦化膜2(例えば厚いレジスト
層)をエツチングする時のオーバーエツチング時に、下
地段差の存在に伴って、下地層1であるアルミニウムも
エツチングされるが、添加濃度を最適化することによっ
て、問題のないレベルでエツチングを進行させることが
できるのである。なお、逆に、通常のアルミニウム配線
は400nm〜1.2μm程度と膜厚が厚いため、多少
エツチングされていても後工程の下地エツチング時に問
題になるとは考えに(い。
またC1系のガスでは通常、Si O2はエツチングさ
れにくいため、平坦化膜2が厚くても、充分平坦化膜エ
ツチング時のマスクになる。
れにくいため、平坦化膜2が厚くても、充分平坦化膜エ
ツチング時のマスクになる。
上記実施例では、平坦化膜2のエツチング用のガスとし
て、酸素ガスに塩素ガスを加えたものを用いたが、酸素
ガスに代えて窒素(N2)ガス、あるいは酸素ガスと窒
素ガスとの混合ガスを用いるのでもよく、また、塩素ガ
スに代えてBCl2などを用いるのでも、またはこれら
と塩素ガスとを併用するのでもよい。平坦化膜のエツチ
ングと、下地層との反応性とを有する上記本発明の作用
を呈するものであれば、任意のものを用いることができ
る。
て、酸素ガスに塩素ガスを加えたものを用いたが、酸素
ガスに代えて窒素(N2)ガス、あるいは酸素ガスと窒
素ガスとの混合ガスを用いるのでもよく、また、塩素ガ
スに代えてBCl2などを用いるのでも、またはこれら
と塩素ガスとを併用するのでもよい。平坦化膜のエツチ
ングと、下地層との反応性とを有する上記本発明の作用
を呈するものであれば、任意のものを用いることができ
る。
なお本発明は、段差を有さない半導体基体(例えば第1
図(a)〜(c)の、下地Mlが破線へで示すような形
状である場合)に適用して、第2図に示した如きスパッ
タ物l”の生成付着を防止するために用いることも可能
である。
図(a)〜(c)の、下地Mlが破線へで示すような形
状である場合)に適用して、第2図に示した如きスパッ
タ物l”の生成付着を防止するために用いることも可能
である。
上述の如く本発明のマスク形成方法によれば、下地材料
が平坦化膜の側壁に付着することを防止できる。
が平坦化膜の側壁に付着することを防止できる。
第1図(a)(b)(c)は、本発明の一実施例を工程
順に断面図で示したものである。第2図及び第3図は、
従来技術を示す断面図である。 1・・・下地層、11・・・段差、2・・・平坦化膜(
レジスト層)、3・・・エツチングマスク(S i O
z tla)、4・・・エツチングマスク(上層レジス
ト)。
順に断面図で示したものである。第2図及び第3図は、
従来技術を示す断面図である。 1・・・下地層、11・・・段差、2・・・平坦化膜(
レジスト層)、3・・・エツチングマスク(S i O
z tla)、4・・・エツチングマスク(上層レジス
ト)。
Claims (1)
- 【特許請求の範囲】 1、段差を有する半導体基体上に形成した下地層上に平
坦化膜を形成する工程と、 該平坦化膜上にエッチングマスクを形成する工程と、 該平坦化膜を、該平坦化膜をエッチングし、かつ上記下
地層と反応性のエッチングが進行するガスでエッチング
する工程とを備えるマスク形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63075712A JP2892006B2 (ja) | 1988-03-29 | 1988-03-29 | エッチング方法 |
JP29704998A JP3257524B2 (ja) | 1988-03-29 | 1998-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63075712A JP2892006B2 (ja) | 1988-03-29 | 1988-03-29 | エッチング方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29704998A Division JP3257524B2 (ja) | 1988-03-29 | 1998-10-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01248525A true JPH01248525A (ja) | 1989-10-04 |
JP2892006B2 JP2892006B2 (ja) | 1999-05-17 |
Family
ID=13584129
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63075712A Expired - Fee Related JP2892006B2 (ja) | 1988-03-29 | 1988-03-29 | エッチング方法 |
JP29704998A Expired - Lifetime JP3257524B2 (ja) | 1988-03-29 | 1998-10-19 | 半導体装置の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29704998A Expired - Lifetime JP3257524B2 (ja) | 1988-03-29 | 1998-10-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP2892006B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047829A (ja) * | 1990-04-26 | 1992-01-13 | Sony Corp | 多層レジスト層のエッチング方法 |
JP2011022547A (ja) * | 2009-06-17 | 2011-02-03 | Sumitomo Electric Ind Ltd | 回折格子の形成方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110780A (ja) | 1999-10-07 | 2001-04-20 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047423A (ja) * | 1983-08-25 | 1985-03-14 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成方法 |
JPS61271838A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-03-29 JP JP63075712A patent/JP2892006B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-19 JP JP29704998A patent/JP3257524B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047423A (ja) * | 1983-08-25 | 1985-03-14 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成方法 |
JPS61271838A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047829A (ja) * | 1990-04-26 | 1992-01-13 | Sony Corp | 多層レジスト層のエッチング方法 |
JP2011022547A (ja) * | 2009-06-17 | 2011-02-03 | Sumitomo Electric Ind Ltd | 回折格子の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3257524B2 (ja) | 2002-02-18 |
JPH11214371A (ja) | 1999-08-06 |
JP2892006B2 (ja) | 1999-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5091047A (en) | Plasma etching using a bilayer mask | |
US5045150A (en) | Plasma etching using a bilayer mask | |
JPH01248525A (ja) | マスク形成方法 | |
JP2932488B2 (ja) | ドライエッチング方法 | |
US6291360B1 (en) | Method of etching a layer | |
US20060014381A1 (en) | Method for forming interconnection line in semiconductor device using a phase-shift photo mask | |
US20040014326A1 (en) | Bi-layer resist process | |
JPH07307333A (ja) | パターン形成方法 | |
US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
JP3032089B2 (ja) | フォトマスク形成方法 | |
US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
JPH06101453B2 (ja) | パタ−ン形成方法 | |
JP2000040739A (ja) | 半導体装置の製造方法 | |
JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH08236506A (ja) | 半導体装置の製造方法 | |
JPH0555130A (ja) | 半導体装置の製造方法 | |
JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
JPH06104170A (ja) | 多層レジスト法によるパターン形成方法 | |
KR100575871B1 (ko) | 반도체소자의 금속배선콘택 형성방법 | |
US20050142872A1 (en) | Method of forming fine pattern for semiconductor device | |
KR100546721B1 (ko) | 반도체 소자의 제조 방법 | |
JPH02148039A (ja) | レジストパターン形成方法 | |
KR20030049845A (ko) | 질화막을 구비한 마스크 형성방법 | |
KR100382999B1 (ko) | 반도체장치의금속배선형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |