JP2011022547A - 回折格子の形成方法 - Google Patents

回折格子の形成方法 Download PDF

Info

Publication number
JP2011022547A
JP2011022547A JP2009189371A JP2009189371A JP2011022547A JP 2011022547 A JP2011022547 A JP 2011022547A JP 2009189371 A JP2009189371 A JP 2009189371A JP 2009189371 A JP2009189371 A JP 2009189371A JP 2011022547 A JP2011022547 A JP 2011022547A
Authority
JP
Japan
Prior art keywords
resin layer
diffraction grating
etching
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009189371A
Other languages
English (en)
Other versions
JP5428636B2 (ja
Inventor
Koyo Tsuji
幸洋 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009189371A priority Critical patent/JP5428636B2/ja
Publication of JP2011022547A publication Critical patent/JP2011022547A/ja
Application granted granted Critical
Publication of JP5428636B2 publication Critical patent/JP5428636B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

【課題】寸法バラツキの小さい回折格子を提供する。
【解決手段】(a)半導体基板10の上の半導体層16上に形成された絶縁膜18上に、第1の樹脂層20を形成する工程と、(b)第1の樹脂層上に、第2の樹脂層22を提供する工程と、(c)第2の樹脂層を、互いに平行な複数の帯状の凸部を含むストライプパターンへとパターニングする工程と、(d)パターニングされた第2の樹脂層上に、Siを含有する第3の樹脂層26を形成する工程と、(e)複数の帯状の凸部が表面に露出するまで第3の樹脂層をエッチングする工程と、(f)第3の樹脂層をマスクとして用いて、酸素を含むガスにより、第1の樹脂層及び第2の樹脂層をエッチングする工程と、(g)エッチングされた第1の樹脂層及び第2の樹脂層をマスクとして用いて、絶縁膜をエッチングする工程と、(h)エッチングされた絶縁膜をマスクとして用いて、半導体層をエッチングする工程を含む。
【選択図】図8

Description

本発明は、回折格子の形成方法に関するものであり、特に、半導体基板の上に回折格子を好適に形成する方法に関するものである。
半導体基板の上に回折格子を形成する方法としては、特許文献1に開示されたものが知られている。この特許文献1に開示された方法は、分布帰還型(DFB)レーザ等を製造する方法である。
特許文献1に開示されているように、半導体基板の上に回折格子を形成する従来の方法は、以下の通りに行われる。まず、回折格子を形成すべき半導体層の上にレジストが設けられる。次いで、このレジストが、ストライプパターンへとパターニングされる。そして、パターニングされたレジストをマスクとして用いて半導体層をエッチングすることにより、回折格子が形成される。
特開昭62−4386号公報
上述した従来の回折格子の形成方法では、レジストのストライプパターンの幅にバラツキが生じ、その結果、回折格子の幅方向の寸法バラツキが生じることがある。
本発明は、寸法バラツキの小さい回折格子を形成する方法を提供することを目的としている。
半導体基板の表面には、例えば、2インチ(約50mm)直径のウエハの場合に、ウエハ面内で5〜6μm、ウエハ内の約1cm×1cmの領域で約100nmの凹凸の分布が発生し得る。この半導体基板の上に形成される半導体層も同様に、凹凸のある表面を有する。したがって、当該半導体層の上にレジストを設けると、レジストの厚みが、半導体基板上の位置によって変動する。このように変動した厚みを有するレジストを露光等によりストライプパターンへとパターニングすると、ストライプパターンの幅が位置によって変動する。本発明は、かかる知見に鑑みてなされたものであり、半導体基板の表面に凹凸の分布が存在している場合であっても、生成されるレジストのストライプパターンの幅方向のバラツキを低減し、その結果、幅方向の寸法バラツキの小さい回折格子を形成するものである。
本発明の回折格子の形成方法は、(a)半導体基板の上に設けられた半導体層上に形成されている絶縁膜上に、Siを含有しない第1の樹脂層を形成する工程と、(b)第1の樹脂層上に、Siを含有しない第2の樹脂層を提供する工程と、(c)第2の樹脂層を、互いに平行な複数の帯状の凸部を含むストライプパターンへとパターニングする工程と、(d)パターニングされた第2の樹脂層上に、Siを含有する第3の樹脂層を形成する工程と、(e)複数の帯状の凸部が表面に露出するまで第3の樹脂層をエッチングする工程と、(f)第3の樹脂層をマスクとして用いて、酸素を含むガスにより、第1の樹脂層及び第2の樹脂層をエッチングする工程と、(g)エッチングされた第1の樹脂層及び第2の樹脂層をマスクとして用いて、絶縁膜をエッチングする工程と、(h)エッチングされた絶縁膜をマスクとして用いて、半導体層をエッチングする工程と、を含んでいる。
本発明の回折格子の形成方法によれば、第1の樹脂層の形成により、当該第1の樹脂層が略平坦な表面を提供する。この第1の樹脂層の上に第2の樹脂層を設けてパターニングすることにより、幅方向の寸法バラツキが小さい複数の凸部を形成することができる。そして、第3の樹脂層が第2の樹脂層上に設けられ、凸部が表面に露出するまで第3の樹脂層がエッチバックされる。ここまでに形成された第3の樹脂層は、第2の樹脂層の凸部に倣って、幅方向の寸法バラツキが小さいストライプパターンとなる。この第3の樹脂層をマスクとして、第2の樹脂層及び第1の樹脂層をエッチングすることにより、第1の樹脂層を用いたストライプパターンのマスクが形成される。この段階で形成されたストライプパターンは、第3の樹脂層によるストライプパターンに倣って、幅方向の寸法バラツキが小さいストライプパターンとなる。このストライプパターンのマスクを用いて絶縁膜をエッチングし、エッチングされた絶縁膜をマスクとして用いて半導体層をエッチングすることにより、幅方向の寸法バラツキが小さい回折格子を形成することができる。
本発明の回折格子の形成方法においては、第1の樹脂層が熱硬化樹脂からなり、第2の樹脂層がUV硬化樹脂からなることが好適である。また、第3の樹脂層をマスクとして用いて、第1の樹脂層及び第2の樹脂層をエッチングする工程において、反応性イオンエッチング法を用いることが好適である。
本発明の第1の樹脂層及び第2の樹脂層をエッチングする工程においては、半導体基板の周囲に炭素を含む部材が配置されることが好ましい。この部材を半導体基板の周囲に設けることにより、半導体基板上の位置による酸素の消費量の差が低減される。これにより、第1の樹脂層によるストライプパターンは、より幅方向の寸法バラツキの小さいストライプパターンとなる。その結果、より幅方向の寸法バラツキが小さい回折格子が形成される
以上説明したように、本発明によれば、寸法バラツキの小さい回折格子が提供される。
一実施形態の回折格子の形成方法により製造される回折格子を有する素子の一例を一部破断して示す斜視図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程を示す図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程を概略的に示す図である。。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 一実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 別の実施形態の回折格子の形成方法の一工程を概略的に示す図である。 更に別の実施形態の回折格子の形成方法の一工程を概略的に示す図である。 更に別の実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。 更に別の実施形態の回折格子の形成方法の一工程により製造される生産物を示す断面図である。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図1は、一実施形態の回折格子の形成方法により製造される回折格子を有する素子の一例を一部破断して示す斜視図である。図1に示す素子は、分布帰還型(DFB)レーザ100であり、以下に説明する回折格子の形成方法により生成される回折格子を備えるものである。以下、図2〜図12を参照して、光通信用のDFBレーザ100における回折格子の形成方法を例に、一実施形態の回折格子の形成方法を説明する。なお、図3〜図12のうち断面を示す図は、図1のA−A線に沿う断面を示している。また、図3〜図12のうち断面を示す図は、図2に示す半導体基板(ウエハ)の一部及びその上に設けられた層及び膜を拡大して示している。
本実施形態の回折格子の形成方法では、まず、半導体基板(ウエハ)10の上に設けられた半導体層16上に形成されている絶縁膜18上に、Siを含有しない第1の樹脂層20を形成する工程が行われる。この工程により、図2に示す生産物が製造される。なお、半導体基板10の上には、第1導電型の半導体層12、活性層14、半導体層16、及び絶縁膜18が設けられている。これらの層12、14、及び16は、有機金属気相成長(OMVPE:OrganoMetaric Vapor Phase Epitaxy)法により成長することができるものである。また、絶縁膜18は、CVD法等により形成することができる。
光通信用のDFBレーザ100の各層の構成の一例を示すと、半導体基板10は、第1導電型(n型)の半導体基板、例えば、SnがドープされたInP基板である。半導体層12は、半導体基板と同じ導電型のInP層とすることができる。活性層14は、GaInAsP(4元混晶)量子井戸半導体層とGaInAsP(4元混晶)バリア半導体層とが交互に積層された多重量子井戸(Multiple Quantum Well:MQW)構造を有し得る。半導体層16は、後に回折格子が形成される半導体層であり、GaInAsP層である。また、絶縁膜18には、SiO、SiON、又はSiNによる膜を用いことができる。なお、光通信用のDFBレーザ100に、200nm〜240nmの周期の回折格子を形成する場合には、当該絶縁膜18の厚みを20〜50nmとすることができる。
第1の樹脂層20としては、エポキシ樹脂を用いることができる。この第1の樹脂層20は、スピンコート等により絶縁膜18上に設けることができる。第1の樹脂層20は、例えば熱硬化により、硬化される熱硬化樹脂からなる。
ここで、半導体基板10の上に形成された半導体層16は、ウエハ内の約1cm×1cmの領域の半導体基板10の表面の凹凸を反映している。絶縁膜18により、数十nmの凹凸まで平坦化されるが、絶縁膜18の表面には凹凸が存在する。第1の樹脂層20は、この凹凸を吸収して、平坦な表面を提供する。そのため、第1の樹脂層20は、この凹凸をカバーするように凹凸の大きさよりも厚く形成される。具体的には、50〜100nmの厚みを有することが好適である。この工程により、第1の樹脂層20の表面はより平坦性が向上し、この後の工程で形成される第2の樹脂層の厚みの面内均一性および表面の平坦性をより向上させることができる。
次いで、本実施形態の回折格子の形成方法では、図3に示すように、第1の樹脂層20上に、Siを含有しない第2の樹脂層22を提供する工程が行われる。第2の樹脂層22は、例えば、滴化等によって、第1の樹脂層20上に提供される。この第2の樹脂層22には、例えば、UV硬化樹脂を用いることができる。
次いで、本実施形態の回折格子の形成方法では、第2の樹脂層22を、互いに平行な複数の帯状の凸部22aを含むストライプパターンへとパターニングする工程が行われる。この工程では、例えば、図4に示すように、形成すべきストライプパターンに対して反転したパターンを有するテンプレート24を第2の樹脂層22に押し当てつつ、紫外線光UVにより第2の樹脂層22を硬化させる。
次いで、本実施形態の回折格子の形成方法では、テンプレート24が取り去られる。これにより、図5に示すように、第2の樹脂層22は、互いに平行な複数の帯状の凸部22aを有するストライプパターンをもった表面となる。このように形成される凸部22aの幅方向の寸法バラツキは、テンプレート24の寸法精度に依存するので、小さいものとなる。なお、第2の樹脂層22の層厚は、例えば、300μmであり、凸部22aの表面と凸部22a間の表面との高さの差は、例えば、200μmである。
本実施形態の回折格子の形成方法では、次いで、Siを含有する第3の樹脂層26を第2の樹脂層22上に形成する工程が行われる。この工程により、図6に示す生産物が生成される。第3の樹脂層26には、エポキシ樹脂を主成分とし、Siを約20%含有する樹脂を用いることができる。この工程では、第3の樹脂層26を、例えば、スピンコート等により第2の樹脂層22上に形成し、熱硬化により硬化させることができる。
次いで、本回折格子の形成方法では、複数の帯状の凸部22aが表面に露出するまで第3の樹脂層26をエッチングする工程が行われる。この工程により、図7に示す生産物が生成される。この工程は、例えば、反応性イオンエッチング(RIE)装置を用いて行うことができる。RIE装置を用いる場合には、当該RIE装置の反応室内にCFガスと酸素ガスとの混合ガスを供給してプラズマを発生させることにより、第3の樹脂層26をエッチングすることができる。本工程によって形成される図6に示す生産物では、第3の樹脂層26がストライプパターンを有している。この第3の樹脂層26のストライプパターンは、凸部22aに倣って、幅方向の寸法バラツキが小さいストライプパターンとなる。
次いで、本回折格子の形成方法では、図7に示すエッチング後の第3の樹脂層26をマスクとして用いて、第1の樹脂層20及び第2の樹脂層22をエッチングする工程が行われる。この工程により、図8に示す生産物が生成される。本工程によれば、第3の樹脂層26がマスクとして用いられるので、図8に示す生産物においては、エッチング後の第1の樹脂層20及び第2の樹脂層22のストライプパターンが、幅方向の寸法バラツキが小さいストライプパターンとなる。
この工程は、図9に示す反応性イオンエッチング(RIE)装置を用いて行うことができる。図9に示す装置は、ICP−RIE(誘導結合高周波プラズマ型反応性イオンエッチング)装置50である。装置50は、反応室52を画成する外壁54及び天窓56、ガス源58、電極60、ステージ62、並びに、ICP電源64及びバイアス電源66を備えている。ガス源58は、反応室52に結合されている。電極60は、天窓56の上に設けられており、ICP電源64に接続されている。また、ステージ62は、処理対象物Wを搭載するものであり、電極を兼ねている。このステージ62は、バイアス電源66に接続されている。ICP−RIE装置50は、バイアスパワーを調整することにより処理対象物W上に堆積する異物を除去するスパッタ効果を調整することができる。したがって、ICP−RIE装置50は、平行平板型のRIE装置より、本実施形態の回折格子の形成方法に好適に用いられ得る。なお、バイアスパワーは100W〜300W、ICPパワー100W〜1000Wであることが好ましい。
図8に示す生産物を生成する本工程では、装置50の反応室52に、処理対象物Wとして図7に示す生産物を収容し、ガス源58から酸素ガスを供給することにより、第1の樹脂層20及び第2の樹脂層22がエッチングされる。なお、本工程により、第3の樹脂層26は、SiOへと変質する。
本工程では、酸素ガスと窒素ガスとの混合ガスが反応室52に供給されることが好適である。ここで、混合ガスにおける酸素ガスの流量比は、窒素ガス:酸素ガス=10:1〜2:1であることが好ましい。これは、混合ガスにおける酸素ガスの比率が高すぎると、第3の樹脂層26中のSiとOとの反応により生成される堆積物が増大し、一方、酸素ガスの比率が低すぎると、第1の樹脂層20及び第2の樹脂層22のエッチングレートが低下するからである。また、エッチング時の反応室52内の圧力は、0.1〜1Paであることが好ましい。これは、圧力が1Paより大きい場合には、イオンやラジカルの平均自由行程が短くなって第1の樹脂層20及び第2の樹脂層22のサイドエッチが大きくなるからであり、一方、0.1Paより圧力が小さい場合には、プラズマの放電が不安定になるからである。また、第1の樹脂層20及び第2の樹脂層22のエッチングレートは、100nm/min〜200nm/minであることが望ましい。さらに、第1の樹脂層20及び第2の樹脂層22のエッチングレートは、第3の樹脂層26のエッチングレートより10倍〜20倍大きいことが好ましい。
本実施形態の回折格子の形成方法では、次いで、図8に示すようにエッチングされた第1の樹脂層20及び第2の樹脂層22をマスクとして用いて、絶縁膜18をエッチングする工程が行われる。この工程により、図10に示す生産物が生成される。本工程は、RIE装置を用いて行うことができる。具体的には、RIE装置の反応室内にCFガスを供給してプラズマを発生させることにより、絶縁膜18をエッチングすることができる。なお、このときに、第2の樹脂層22の上の第3の樹脂層26、即ちSiOに変質した層もエッチングされる。
本工程では、幅方向の寸法バラツキが小さいストライプパターンを有する第1の樹脂層20及び第2の樹脂層22がマスクとして用いられる。したがって、図10に示す生産物においては、エッチング後の絶縁膜18のストライプパターンは、幅方向の寸法バラツキが小さいストライプパターンとなる。
次いで、本実施形態の回折格子の形成方法では、図10に示す生産物から第1の樹脂層20及び第2の樹脂層22を除去する工程が行われる。この工程により、図11に示す生産物が得られる。本工程は、例えば、RIE装置に酸素ガスを供給してプラズマを発生させることにより、実施することができる。
次いで、本回折格子の形成方法では、図11に示すエッチング後の絶縁膜18をマスクとして、半導体層16をエッチングする工程が行われる。この工程により、図12に示す生産物が製造される。本工程は、RIE装置にCHガスとHガスの混合ガスを供給してプラズマを発生させることにより、実施することができる。本工程では、上述したように幅方向の寸法バラツキが小さいストライプパターンの絶縁膜18が、マスクとして用いられる。したがって、半導体層16に形成されるストライプパターンの幅方向の寸法バラツキも小さくなる。本工程で形成されるストライプパターンは、DFBレーザ100における回折格子を構成するものとなる。
なお、DFBレーザ100は、以上の工程の後、以下に説明するように製造される。まず、半導体層16上に第2導電型(p型)のInP半導体層28が形成される。次いで、エッチングにより、第1導電型の半導体層12、活性層14、半導体層16、及び、第2導電型の半導体層28を含むメサ構造30が形成される。次いで、メサ構造30の側面に、埋込層32が形成される。この埋込層32は、第2導電型のInP半導体層32a、第1導電型のInP半導体層32b、及び第2導電型のInP半導体層32cを含むものである。次いで、半導体層28及び半導体層32cの上に、第2導電型のInP半導体層34が形成される。次いで、半導体層34上に、第2導電型のGaInAsコンタクト層36が形成される。これら半導体層は、OMVPEにより成長させることが可能である。次いで、メサ構造30の上において開口した誘電体膜38がコンタクト層36上に形成される。そして、メサ構造30の上のコンタクト層36上に電極40が形成され、半導体基板10の裏面に電極42が形成される。以上の工程により、DFBレーザ100が製造される。
以上説明したように、本実施形態の回折格子の形成方法によれば、半導体基板(ウエハ)上の位置に依存せずに、幅方向の寸法バラツキの小さい回折格子が得られる。ここで、光通信用のDFBレーザには、発信波長の単一モード性要求される。また、半導体基板上に形成される複数のDFBレーザの発信波長のバラツキを抑えることにより、歩留まりを高める必要がある。本実施形態の回折格子の形成方法によれば、半導体基板上に形成される回折格子の幅方向の寸法バラツキが小さくなるので、光通信用のDFBレーザの単一モード性を向上し、歩留まりを高めることが可能である。
ここで、本願発明者が、従来の回折格子の形成方法により、線幅120nm且つ抜け幅120nmの周期240nmのストライプパターンの絶縁膜18用のマスクを作成したところ、抜け幅は90〜140nmであった。即ち、従来の回折格子の形成方法では、周期240nmのストライプパターンの幅方向の寸法バラツキが50nmであった。なお、従来の回折格子の形成方法としては、絶縁膜18上に設けたレジストを露光して、ストライプパターンのマスクを形成する方法を用いた。
一方、本実施形態の方法により、線幅120nm且つ抜け幅120nmの周期240nmのストライプパターンの絶縁膜18用のマスクを作成したところ、抜け幅は77〜107nmとなった。即ち、本実施形態の回折格子の形成方法では、周期240nmのストライプパターンの幅方向の寸法バラツキが30nmであった。
以下、別の実施形態の回折格子の形成方法について説明する。この実施形態の回折格子の形成方法では、図13に示すように、第1の樹脂層20及び第2の樹脂層22をエッチングする工程において、ICP−RIE装置50のステージ62上に搭載した処理対象物W(即ち、図7に示す生産物)の周囲に炭素を含むガイドリング70が配置される。ガイドリング70は、例えば、グラッシーカーボン製であることが好適である。
炭素を含むガイドリング70を設けることにより、ガイドリング70上でも、酸素が消費されることになり、半導体基板の中央部の上方における酸素の消費量と半導体基板の縁部での酸素の消費量との差が低減される。その結果、第1の樹脂層20及び第2の樹脂層22のストライプパターンの幅方向の寸法バラツキがより小さくなる。
この実施形態の方法により、線幅120nm且つ抜け幅120nmの周期240nmのストライプパターンの絶縁膜18用のマスクを作成したところ、抜け幅は93〜110nmとなった。即ち、この方法によれば、周期240nmのストライプパターンの幅方向の寸法バラツキが17nmであり、より小さいバラツキとなった。
ここで、ガイドリング70の面積は、半導体基板(ウエハ)の面積の8倍以上であることが好ましい。これにより、ウエハ上の酸素の消費よりも、ガイドリング70上での酸素の消費が、支配的となるので、第1の樹脂層20及び第2の樹脂層22のエッチングレートの位置依存性が抑制される。例えば、2インチのウエハに対しては、6インチのガイドリング70を用いることが望ましい。
以下、更に別の実施形態の回折格子の形成方法について説明する。上述した実施形態では、酸素ガスを用いて第1の樹脂層20及び第2の樹脂層22をエッチングする工程において、第3の樹脂層26がSiOに変質し、SiOに変質した第3の樹脂層26は、CFガスを用いて絶縁膜18をエッチングする工程において、除去されると説明した。しかしながら、第1の樹脂層20及び第2の樹脂層22をエッチングする工程では、第3の樹脂層26がSiOへと完全に変質しないことがある。
第3の樹脂層26が完全にはSiOへと変質していない場合には、この第3の樹脂層26をCFとOの混合ガスを用いたエッチングにより除去することも可能である。しかしながら、この除去を絶縁膜18をエッチングする工程の前に行うと、酸素ガスの影響により第1の樹脂層20及び第2の樹脂層22のストライプパターンの幅方向の寸法が小さくなる。一方、この除去を絶縁膜18をエッチングする工程の後に行うと、第3の樹脂層26を除去するための混合ガスに含まれるCFガスにより、絶縁膜18に形成されたストライプパターンの幅方向の寸法が小さくなる。さらに、絶縁膜18をエッチングする工程以降も樹脂層が残されていると、半導体層16のエッチングに用いられるCHガスとHガスの混合ガスによって樹脂層が膨脹することにより、半導体層16に形成される回折格子のパターンが設計上のパターンに対して変形したものとなる。
そこで、本実施形態では、絶縁膜18をエッチングする工程と半導体層16をエッチングする工程との間に、図14に示すように、酸素を含むガスGにより、第1の樹脂層20及び第2の樹脂層22をアッシングする工程を行う。この工程には、バレル型アッシャや図9及び図13に示したICP−RIE装置50といったRIE装置を用いることができる。なお、アッシングの条件は、圧力130Pa、パワー400W、酸素ガス流量50sccm、アッシング時間30分程度であることが好ましい。
このアッシング工程により、第1の樹脂層20及び第2の樹脂層22は、アンダーカットされ、除去される。また、第3の樹脂層26に含まれる炭素は、Oと結合してCOとなり気化する。一方、第3の樹脂層26に含まれるSiは、Oと結合してSiOとなり固化する。固化したSiOと絶縁膜18は互いに近接しているので、両者の間にファンデルワールス力が働く。したがって、図15に示すように、絶縁膜18にSiO(参照符号80を参照)が吸着する。なお、第3の樹脂層26の厚みが厚すぎると、SiOへと変質しない樹脂成分が残存することがある。したがって、第3の樹脂層26の厚みは、最大100nm程度であることが好ましい。また、第3の樹脂層26の厚みが薄すぎると、第1の樹脂層20及び第2の樹脂層22をエッチングする工程におけるマスクとしての機能を、第3の樹脂層26が果たし得ないことがある。したがって、第3の樹脂層26の厚みは最小で50nm程度であることが好ましい。また、第3の樹脂層26と絶縁膜18との間の距離(即ち、第1の樹脂層20の厚みと第2の樹脂層22の厚みの和は)、ファンデルワールス力が働くように、100nm〜300nm程度であることが好ましい。
次いで、本実施形態では、SiOが吸着した絶縁膜18のストライプパターンをマスクとして用いて、CHとHの混合ガスにより半導体層16をエッチングすることにより、図16に示すような回折格子を形成することができる。このような本実施形態の回折格子の形成方法によれば、幅方向の寸法バラツキの小さい回折格子が得られる。なお、回折格子の形成に引き続き、絶縁膜18及び当該絶縁膜18に吸着したSiOをフッ酸水溶液により除去した後、上述した実施形態と同様に、DFBレーザ100を製造することが可能である。
なお、本発明は上述した実施形態に限定されることなく種々の変形が可能である。例えば、上述した実施形態では、回折格子を有する素子としてDFBレーザを例示したが、DBR(分布反射型)レーザ等の回折格子を有する素子にも本発明の回折格子の形成方法を適用することができる。
また、上述した実施形態では、第2の樹脂層22のパターニングは、テンプレートを用いたインプリントにより行われるが、このパターニングは、電子線描画方法又は二光束干渉露光法等の種々の方法により実施することが可能である。
10…半導体基板、12…第1導電型の半導体層、14…活性層、16…半導体層、18…絶縁膜、20…第1の樹脂層、22…第2の樹脂層、22a…凸部、24…テンプレート、26…第3の樹脂層、28…第2導電型の半導体層、30…メサ構造、32…埋込層、34…第2導電型の半導体層、36…コンタクト層、38…誘電体膜、40…電極、42…電極、50…ICP−RIE装置、70…ガイドリング、100…DFBレーザ。

Claims (5)

  1. 半導体基板の上に設けられた半導体層上に形成されている絶縁膜上に、Siを含有しない第1の樹脂層を形成する工程と、
    前記第1の樹脂層上に、Siを含有しない第2の樹脂層を提供する工程と、
    前記第2の樹脂層を、互いに平行な複数の帯状の凸部を含むストライプパターンへとパターニングする工程と、
    パターニングされた前記第2の樹脂層上に、Siを含有する第3の樹脂層を形成する工程と、
    前記複数の帯状の凸部が表面に露出するまで前記第3の樹脂層をエッチングする工程と、
    前記第3の樹脂層をマスクとして用いて、酸素を含むガスにより、第1の樹脂層及び第2の樹脂層をエッチングする工程と、
    エッチングされた前記第1の樹脂層及び前記第2の樹脂層をマスクとして用いて、前記絶縁膜をエッチングする工程と、
    エッチングされた前記絶縁膜をマスクとして用いて、前記半導体層をエッチングする工程と、
    を含む回折格子の形成方法。
  2. 前記第1の樹脂層が熱硬化樹脂からなり、前記第2の樹脂層がUV硬化樹脂からなる、請求項1に記載の回折格子の形成方法。
  3. 前記第3の樹脂層をマスクとして用いて、前記第1の樹脂層及び前記第2の樹脂層をエッチングする工程において、反応性イオンエッチング法を用いる、請求項1又は2に記載の回折格子の形成方法。
  4. 前記第1の樹脂層及び第2の樹脂層をエッチングする工程においては、前記半導体基板の周囲に炭素を含む部材が配置される、請求項1〜3の何れか一項に記載の回折格子の形成方法。
  5. 前記絶縁膜をエッチングする工程と前記半導体層をエッチングする工程の間に、前記第1の樹脂層及び前記第2の樹脂層を、酸素を含むガスを用いてアッシングする工程を更に含む、請求項1〜4の何れか一項に記載の方法。
JP2009189371A 2009-06-17 2009-08-18 回折格子の形成方法 Active JP5428636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009189371A JP5428636B2 (ja) 2009-06-17 2009-08-18 回折格子の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009144394 2009-06-17
JP2009144394 2009-06-17
JP2009189371A JP5428636B2 (ja) 2009-06-17 2009-08-18 回折格子の形成方法

Publications (2)

Publication Number Publication Date
JP2011022547A true JP2011022547A (ja) 2011-02-03
JP5428636B2 JP5428636B2 (ja) 2014-02-26

Family

ID=43632639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189371A Active JP5428636B2 (ja) 2009-06-17 2009-08-18 回折格子の形成方法

Country Status (1)

Country Link
JP (1) JP5428636B2 (ja)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557807A (en) * 1978-10-25 1980-04-30 Hitachi Ltd Production of diffraction grating
JPS59229891A (ja) * 1983-06-13 1984-12-24 Fujitsu Ltd 半導体レ−ザの製造方法
JPS624386A (ja) * 1985-07-01 1987-01-10 Fujitsu Ltd 化合物半導体装置の製造方法
JPS6457208A (en) * 1987-08-28 1989-03-03 Mitsubishi Electric Corp Manufacture of diffraction grating
JPH01248525A (ja) * 1988-03-29 1989-10-04 Sony Corp マスク形成方法
JPH02132873A (ja) * 1988-11-11 1990-05-22 Matsushita Electric Ind Co Ltd 回折格子の作成方法および分布帰還型半導体レーザ
JPH05335283A (ja) * 1991-07-23 1993-12-17 Tokyo Electron Ltd プラズマ処理装置
JPH08222543A (ja) * 1995-02-09 1996-08-30 Sony Corp 微細パターンの形成方法および固体撮像素子の製造方法
JPH10275958A (ja) * 1997-03-28 1998-10-13 Pioneer Electron Corp 分布帰還型半導体レーザ素子の製造方法及び分布帰還型半導体レーザ素子
JP2002110510A (ja) * 2000-09-27 2002-04-12 Toshiba Corp パターン形成方法
JP2005043420A (ja) * 2003-07-22 2005-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP2007223206A (ja) * 2006-02-24 2007-09-06 Canon Inc パターン形成方法
JP2007287951A (ja) * 2006-04-18 2007-11-01 Canon Inc 基板の加工方法、パターン領域を有する部材の製造方法
JP2007305871A (ja) * 2006-05-12 2007-11-22 Sumitomo Electric Ind Ltd 分布帰還型半導体レーザを作製する方法
JP2008132722A (ja) * 2006-11-29 2008-06-12 Toshiba Corp ナノインプリント用モールドおよびその作成方法、ならびにデバイスの製造方法
JP2008290316A (ja) * 2007-05-23 2008-12-04 Canon Inc パターンの形成方法、該パターンの形成方法によって形成されたパターン、モールド、加工装置及び加工方法
JP2009020503A (ja) * 2007-06-13 2009-01-29 Sumitomo Electric Ind Ltd 回折格子の形成方法及び分布帰還型半導体レーザの製造方法
JP2009038085A (ja) * 2007-07-31 2009-02-19 Canon Inc パターンの形成方法
JP2009164248A (ja) * 2007-12-28 2009-07-23 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JP2009182075A (ja) * 2008-01-30 2009-08-13 Canon Inc インプリントによる構造体の製造方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557807A (en) * 1978-10-25 1980-04-30 Hitachi Ltd Production of diffraction grating
JPS59229891A (ja) * 1983-06-13 1984-12-24 Fujitsu Ltd 半導体レ−ザの製造方法
JPS624386A (ja) * 1985-07-01 1987-01-10 Fujitsu Ltd 化合物半導体装置の製造方法
JPS6457208A (en) * 1987-08-28 1989-03-03 Mitsubishi Electric Corp Manufacture of diffraction grating
JPH01248525A (ja) * 1988-03-29 1989-10-04 Sony Corp マスク形成方法
JPH02132873A (ja) * 1988-11-11 1990-05-22 Matsushita Electric Ind Co Ltd 回折格子の作成方法および分布帰還型半導体レーザ
JPH05335283A (ja) * 1991-07-23 1993-12-17 Tokyo Electron Ltd プラズマ処理装置
JPH08222543A (ja) * 1995-02-09 1996-08-30 Sony Corp 微細パターンの形成方法および固体撮像素子の製造方法
JPH10275958A (ja) * 1997-03-28 1998-10-13 Pioneer Electron Corp 分布帰還型半導体レーザ素子の製造方法及び分布帰還型半導体レーザ素子
JP2002110510A (ja) * 2000-09-27 2002-04-12 Toshiba Corp パターン形成方法
JP2005043420A (ja) * 2003-07-22 2005-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP2007223206A (ja) * 2006-02-24 2007-09-06 Canon Inc パターン形成方法
JP2007287951A (ja) * 2006-04-18 2007-11-01 Canon Inc 基板の加工方法、パターン領域を有する部材の製造方法
JP2007305871A (ja) * 2006-05-12 2007-11-22 Sumitomo Electric Ind Ltd 分布帰還型半導体レーザを作製する方法
JP2008132722A (ja) * 2006-11-29 2008-06-12 Toshiba Corp ナノインプリント用モールドおよびその作成方法、ならびにデバイスの製造方法
JP2008290316A (ja) * 2007-05-23 2008-12-04 Canon Inc パターンの形成方法、該パターンの形成方法によって形成されたパターン、モールド、加工装置及び加工方法
JP2009020503A (ja) * 2007-06-13 2009-01-29 Sumitomo Electric Ind Ltd 回折格子の形成方法及び分布帰還型半導体レーザの製造方法
JP2009038085A (ja) * 2007-07-31 2009-02-19 Canon Inc パターンの形成方法
JP2009164248A (ja) * 2007-12-28 2009-07-23 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JP2009182075A (ja) * 2008-01-30 2009-08-13 Canon Inc インプリントによる構造体の製造方法

Also Published As

Publication number Publication date
JP5428636B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
JP5655443B2 (ja) 無機化合物膜のエッチング方法および半導体光素子の製造方法
EP2274766A2 (en) Semiconductor buried grating fabrication method
US7977129B2 (en) Method for manufacturing semiconductor optical device
US8486809B2 (en) Method for forming laminated resin film and method for producing semiconductor device
JP2007299796A (ja) 半導体発光素子の製造方法
US9577142B2 (en) Process for forming semiconductor laser diode implemented with sampled grating
JP2009034926A (ja) 樹脂パターン形成方法
JP5499920B2 (ja) 半導体光デバイスの製造方法
US20080013582A1 (en) Semiconductor laser device and method of manufacturing the same
US8993359B2 (en) Method for manufacturing semiconductor optical device
JP5428636B2 (ja) 回折格子の形成方法
Park et al. Low-threshold loss-coupled laser diode by new grating fabrication technique
US7553774B2 (en) Method of fabricating semiconductor optical device
CN102738698A (zh) 一种基于紫外光刻工艺的深亚微米刻蚀槽制作方法
JP2006128491A (ja) 半導体レーザ素子の製造方法
JP2010040780A (ja) 半導体装置およびその製造方法、並びにプラズマエッチング装置
KR101586441B1 (ko) 광전자소자용 팔라듐 금속층의 식각 방법
WO2010016249A1 (ja) 半導体装置の製造方法およびプラズマエッチング装置
Yanagisawa et al. Application of nanoimprint lithography to fabrication of distributed feedback laser diodes
JP5070599B2 (ja) 半導体装置の製造方法およびプラズマエッチング装置
Tsuji et al. Highly uniform fabrication of diffraction gratings for distributed feedback laser diodes by nanoimprint lithography
JP2006013183A (ja) 半導体光素子とその製造方法
Yanagisawa et al. Wafer-level fabrication of distributed feedback laser diodes by utilizing UV nanoimprint lithography
JP2013077797A (ja) 半導体レーザおよびその製造方法
JP2009004630A (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5428636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250