JPH08222543A - 微細パターンの形成方法および固体撮像素子の製造方法 - Google Patents
微細パターンの形成方法および固体撮像素子の製造方法Info
- Publication number
- JPH08222543A JPH08222543A JP7021502A JP2150295A JPH08222543A JP H08222543 A JPH08222543 A JP H08222543A JP 7021502 A JP7021502 A JP 7021502A JP 2150295 A JP2150295 A JP 2150295A JP H08222543 A JPH08222543 A JP H08222543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- forming
- reactive ion
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【目的】 シリコンを含有したレジストを用いることに
よって生ずる不都合を解消した2層レジスト法による微
細パターンの形成方法を提供する。 【構成】 表層部に段差21を有し、段差を覆って表面
に被パターン化膜22を形成した基体20の被パターン
化膜22に、微細パターンを形成する方法である。被パ
ターン化膜22上に層平坦化材からなる平坦化層24を
形成し、この平坦化層24の上に、層平坦化材より反応
性イオンエッチング速度が遅く、かつシリコンを含まな
い材料からなる上層レジスト層25を形成し、さらにこ
れをパターニングし、上層レジスト層25からなるパタ
ーン25aをマスクとして平坦化層24を反応性イオン
エッチングによりエッチングしてパターニングし、得ら
れたパターン24a、25aをマスクとして被パターン
化膜22を反応性イオンエッチングによりエッチングす
る。
よって生ずる不都合を解消した2層レジスト法による微
細パターンの形成方法を提供する。 【構成】 表層部に段差21を有し、段差を覆って表面
に被パターン化膜22を形成した基体20の被パターン
化膜22に、微細パターンを形成する方法である。被パ
ターン化膜22上に層平坦化材からなる平坦化層24を
形成し、この平坦化層24の上に、層平坦化材より反応
性イオンエッチング速度が遅く、かつシリコンを含まな
い材料からなる上層レジスト層25を形成し、さらにこ
れをパターニングし、上層レジスト層25からなるパタ
ーン25aをマスクとして平坦化層24を反応性イオン
エッチングによりエッチングしてパターニングし、得ら
れたパターン24a、25aをマスクとして被パターン
化膜22を反応性イオンエッチングによりエッチングす
る。
Description
【0001】
【産業上の利用分野】本発明は、2層レジスト法による
微細パターンの形成方法と、これを用いた固体撮像素子
の製造方法に関する。
微細パターンの形成方法と、これを用いた固体撮像素子
の製造方法に関する。
【0002】
【従来の技術】従来、固体撮像素子(Charge Coupled D
evice )として、例えば図4(a)、(b)に示す構成
のものが知られている。図4(a)において符号1は固
体撮像素子であり、この固体撮像素子1は、受光領域2
とこれを囲む状態に配設された配線・回路領域3とを備
えて形成されたものである。受光領域2は、図4(b)
に示す受光部ユニットセル4を繰り返し形成した領域で
ある。受光部ユニットセル4は、受光センサ5と、これ
を囲んで形成されたチャネルストップ6と、信号読出ゲ
ート7と、縦方向転送部8とを備えて形成されたもので
ある。また、図4(a)に示した配線・回路領域3は、
電気信号配線や駆動回路等をランダムに形成した領域で
ある。
evice )として、例えば図4(a)、(b)に示す構成
のものが知られている。図4(a)において符号1は固
体撮像素子であり、この固体撮像素子1は、受光領域2
とこれを囲む状態に配設された配線・回路領域3とを備
えて形成されたものである。受光領域2は、図4(b)
に示す受光部ユニットセル4を繰り返し形成した領域で
ある。受光部ユニットセル4は、受光センサ5と、これ
を囲んで形成されたチャネルストップ6と、信号読出ゲ
ート7と、縦方向転送部8とを備えて形成されたもので
ある。また、図4(a)に示した配線・回路領域3は、
電気信号配線や駆動回路等をランダムに形成した領域で
ある。
【0003】ところで、このような固体撮像素子1を製
造するにあたり、特に受光センサ5の受光面となる開口
部を形成するには、従来、例えば図5に示すような単層
レジスト法が採用されている。この単層レジスト法で
は、まず、半導体要素(図示略)を形成した半導体基板
10上に多数列のポリシリコン電極(図示略)を形成
し、さらにこれを覆って半導体基板上にSiO2 やPS
G(リンシリケートガラス)を形成した中間品を用意す
る。このような中間品には、多数列のポリシリコン電極
に対応した多数の段差部11…が半導体基板11の表層
部に形成されている。
造するにあたり、特に受光センサ5の受光面となる開口
部を形成するには、従来、例えば図5に示すような単層
レジスト法が採用されている。この単層レジスト法で
は、まず、半導体要素(図示略)を形成した半導体基板
10上に多数列のポリシリコン電極(図示略)を形成
し、さらにこれを覆って半導体基板上にSiO2 やPS
G(リンシリケートガラス)を形成した中間品を用意す
る。このような中間品には、多数列のポリシリコン電極
に対応した多数の段差部11…が半導体基板11の表層
部に形成されている。
【0004】なお、ポリシリコン電極に対応した段差部
11…は、図4(a)に示した受光領域2内に形成され
ている。また、図5中g、hで示す領域は、段差部11
…、および図4(a)中の配線・回路領域3におけるラ
ンダムパターンの影響を受けて厚さ変動が大きくなって
しまい、その分パターニングの精度が低くなる領域を表
し、図5中iで示す領域は、レジスト層13の厚さが安
定している領域を表している。
11…は、図4(a)に示した受光領域2内に形成され
ている。また、図5中g、hで示す領域は、段差部11
…、および図4(a)中の配線・回路領域3におけるラ
ンダムパターンの影響を受けて厚さ変動が大きくなって
しまい、その分パターニングの精度が低くなる領域を表
し、図5中iで示す領域は、レジスト層13の厚さが安
定している領域を表している。
【0005】次に、段差部11…を形成した半導体基板
10の表層部に、AlやAl−Si等からなる遮光膜1
2を形成し、さらにその上にポジ型レジストからなるレ
ジスト層13を形成する。次いで、公知のリソグラフィ
ー技術により露光してレジスト層13の所定位置に露光
部分13a…を形成し、続いて、これら露光部分13…
を公知の現像法により除去してレジストパターンを形成
する。その後、得られたレジストパターンをマスクとし
てエッチングを行い、遮光膜12の所定位置を除去して
開口部(図示略)を形成する。
10の表層部に、AlやAl−Si等からなる遮光膜1
2を形成し、さらにその上にポジ型レジストからなるレ
ジスト層13を形成する。次いで、公知のリソグラフィ
ー技術により露光してレジスト層13の所定位置に露光
部分13a…を形成し、続いて、これら露光部分13…
を公知の現像法により除去してレジストパターンを形成
する。その後、得られたレジストパターンをマスクとし
てエッチングを行い、遮光膜12の所定位置を除去して
開口部(図示略)を形成する。
【0006】ところが、このような単層レジスト法で
は、開口パターンが微細化するにつれて該パターンを精
度良く形成するのが難しくなってきており、例えば図5
に示す開口幅Wを要求される十分な精度で形成するのが
困難になっている。そして、このように開口幅Wを十分
な精度で形成できないと、得られる固体撮像素子1には
後述するように図4(b)に示した受光センサ5の面積
にバラツキが生じてしまうことになる。しかし、このよ
うにバラツキが生じてしまうと、当然個々の受光センサ
の受光量にもバラツキが生じてしまう。そして、このよ
うに受光量にバラツキが生じてしまうと、得られた固体
撮像素子1は、これから得られる撮像画面においてその
画面内に明暗差が生じてしまう、いわゆる感度ムラと呼
ばれる画質不良となってしまう。
は、開口パターンが微細化するにつれて該パターンを精
度良く形成するのが難しくなってきており、例えば図5
に示す開口幅Wを要求される十分な精度で形成するのが
困難になっている。そして、このように開口幅Wを十分
な精度で形成できないと、得られる固体撮像素子1には
後述するように図4(b)に示した受光センサ5の面積
にバラツキが生じてしまうことになる。しかし、このよ
うにバラツキが生じてしまうと、当然個々の受光センサ
の受光量にもバラツキが生じてしまう。そして、このよ
うに受光量にバラツキが生じてしまうと、得られた固体
撮像素子1は、これから得られる撮像画面においてその
画面内に明暗差が生じてしまう、いわゆる感度ムラと呼
ばれる画質不良となってしまう。
【0007】このような背景に基づき、近年では、微細
パターンをより高い精度で形成することのできる方法と
して、狭小な開口パターンを形成することのできる2層
レジスト法と呼ばれる技術が提供されている。この2層
レジスト法では、被パターン化膜(例えば固体撮像素子
においては遮光膜)の上に通常のレジストからなる下層
レジスト層(平坦化層)を形成し、その上にシリコンを
含有したレジストからなる上層レジスト層を形成する。
次いで、この上層レジスト層の所望位置を露光・現像
し、さらに酸素を主成分としたエッチングガスにより反
応性イオンエッチング(RIE)を施して前記下層レジ
スト層をパターン化する。このとき、反応性イオンエッ
チング(RIE)により、上層レジスト層はその表層部
において含有されるシリコンが酸素プラズマによってS
iO2 化され、反応性イオンエッチングに対するバリア
層となる。そして、このSiO2 化と同時に下層レジス
ト層のエッチングが進行し、これにより下層レジスト層
は、SiO2 化したパターンをマスクとしてパターニン
グされるのである。その後、上層レジスト層からなるパ
ターンおよび下層レジスト層からなるパターンをマスク
として、前記被パターン化膜に、酸素を主成分としたエ
ッチングガスにより反応性イオンエッチング(RIE)
を施し、該被パターン化膜に所望するパターンを形成す
る。
パターンをより高い精度で形成することのできる方法と
して、狭小な開口パターンを形成することのできる2層
レジスト法と呼ばれる技術が提供されている。この2層
レジスト法では、被パターン化膜(例えば固体撮像素子
においては遮光膜)の上に通常のレジストからなる下層
レジスト層(平坦化層)を形成し、その上にシリコンを
含有したレジストからなる上層レジスト層を形成する。
次いで、この上層レジスト層の所望位置を露光・現像
し、さらに酸素を主成分としたエッチングガスにより反
応性イオンエッチング(RIE)を施して前記下層レジ
スト層をパターン化する。このとき、反応性イオンエッ
チング(RIE)により、上層レジスト層はその表層部
において含有されるシリコンが酸素プラズマによってS
iO2 化され、反応性イオンエッチングに対するバリア
層となる。そして、このSiO2 化と同時に下層レジス
ト層のエッチングが進行し、これにより下層レジスト層
は、SiO2 化したパターンをマスクとしてパターニン
グされるのである。その後、上層レジスト層からなるパ
ターンおよび下層レジスト層からなるパターンをマスク
として、前記被パターン化膜に、酸素を主成分としたエ
ッチングガスにより反応性イオンエッチング(RIE)
を施し、該被パターン化膜に所望するパターンを形成す
る。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うな2層レジスト法にあっても以下に述べる不都合があ
る。被パターン化膜にパターンを形成した後、当然上層
レジスト層、下層レジスト層を共に基板上から除去する
が、上層レジスト層表層部のシリコンがSiO2 化され
ていることから、この部分を除去するのが非常に困難に
なっている。例えば、処理方法としてフッ酸系の処理液
を用いた方法を用いると、半導体基板やこれの上に形成
された被パターン形成膜などの構成要素が損傷されてし
まう恐れがあるからである。一方、SiO2 化したレジ
ストが十分に除去されないと、得られる半導体素子(例
えば固体撮像素子)のデバイス特性が損なわれ、結果と
してデバイス歩留りが低下してしまうのである。
うな2層レジスト法にあっても以下に述べる不都合があ
る。被パターン化膜にパターンを形成した後、当然上層
レジスト層、下層レジスト層を共に基板上から除去する
が、上層レジスト層表層部のシリコンがSiO2 化され
ていることから、この部分を除去するのが非常に困難に
なっている。例えば、処理方法としてフッ酸系の処理液
を用いた方法を用いると、半導体基板やこれの上に形成
された被パターン形成膜などの構成要素が損傷されてし
まう恐れがあるからである。一方、SiO2 化したレジ
ストが十分に除去されないと、得られる半導体素子(例
えば固体撮像素子)のデバイス特性が損なわれ、結果と
してデバイス歩留りが低下してしまうのである。
【0009】また、シリコンを含有したレジスト材料は
これを含有しない一般的なレジストに比べ高価であるこ
とから、コスト的にみても例えば従来の単層レジスト法
に比べ不利になっている。また、特に前記2層レジスト
法によって固体撮像素子の受光センサの受光面となる開
口部を形成しようとした場合、下層レジスト層に前述し
た反応性イオンエッチングを施した際、通常この下層レ
ジスト層をオーバーエッチングすることから、下層レジ
スト層の下のAl、Al−Siといった材料からなる遮
光膜(被パターン化膜)とエッチングガスである酸素と
が反応して酸化アルミニウム系の強固な反応物が生成さ
れ、この反応物がエッチングによるスパッタリング作用
によって下層レジスト層や上層レジスト層の側壁に付着
してしまう。すると、下層レジスト層、上層レジスト層
を通常の方法で除去しても、これらに付着した反応物が
そのまま基板上に残ってしまうため、この反応物を除去
するのが非常に困難になっている。
これを含有しない一般的なレジストに比べ高価であるこ
とから、コスト的にみても例えば従来の単層レジスト法
に比べ不利になっている。また、特に前記2層レジスト
法によって固体撮像素子の受光センサの受光面となる開
口部を形成しようとした場合、下層レジスト層に前述し
た反応性イオンエッチングを施した際、通常この下層レ
ジスト層をオーバーエッチングすることから、下層レジ
スト層の下のAl、Al−Siといった材料からなる遮
光膜(被パターン化膜)とエッチングガスである酸素と
が反応して酸化アルミニウム系の強固な反応物が生成さ
れ、この反応物がエッチングによるスパッタリング作用
によって下層レジスト層や上層レジスト層の側壁に付着
してしまう。すると、下層レジスト層、上層レジスト層
を通常の方法で除去しても、これらに付着した反応物が
そのまま基板上に残ってしまうため、この反応物を除去
するのが非常に困難になっている。
【0010】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、シリコンを含有したレジ
ストを用いることによって生ずる不都合を解消した、2
層レジスト法による微細パターンの形成方法を提供する
とともに、感度ムラの発生を防止した固体撮像素子の製
造方法を提供することにある。
で、その目的とするところは、シリコンを含有したレジ
ストを用いることによって生ずる不都合を解消した、2
層レジスト法による微細パターンの形成方法を提供する
とともに、感度ムラの発生を防止した固体撮像素子の製
造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明における請求項1
記載の微細パターンの形成方法では、表層部に段差を有
し、該段差を覆って表面に被パターン化膜を形成した基
体の前記被パターン化膜に、微細パターンを形成する微
細パターンの形成方法において、前記基体の被パターン
化膜上に層平坦化材からなる平坦化層を形成する工程
と、この平坦化層の上に、前記層平坦化材より反応性イ
オンエッチング速度が遅く、かつシリコンを含まない材
料からなる上層レジスト層を形成し、さらにこれをパタ
ーニングする工程と、前記上層レジスト層からなるパタ
ーンをマスクとして、前記平坦化層を反応性イオンエッ
チングによりエッチングしてパターニングする工程と、
前記上層レジスト層からなるパターンおよび前記平坦化
層からなるパターンをマスクとして前記被パターン化膜
を反応性イオンエッチングによりエッチングする工程
と、を備えてなることを前記課題の解決手段とした。
記載の微細パターンの形成方法では、表層部に段差を有
し、該段差を覆って表面に被パターン化膜を形成した基
体の前記被パターン化膜に、微細パターンを形成する微
細パターンの形成方法において、前記基体の被パターン
化膜上に層平坦化材からなる平坦化層を形成する工程
と、この平坦化層の上に、前記層平坦化材より反応性イ
オンエッチング速度が遅く、かつシリコンを含まない材
料からなる上層レジスト層を形成し、さらにこれをパタ
ーニングする工程と、前記上層レジスト層からなるパタ
ーンをマスクとして、前記平坦化層を反応性イオンエッ
チングによりエッチングしてパターニングする工程と、
前記上層レジスト層からなるパターンおよび前記平坦化
層からなるパターンをマスクとして前記被パターン化膜
を反応性イオンエッチングによりエッチングする工程
と、を備えてなることを前記課題の解決手段とした。
【0012】請求項2記載の微細パターンの形成方法で
は、表層部に段差を有し、該段差を覆って表面に被パタ
ーン化膜を形成した基体の前記被パターン化膜に、微細
パターンを形成する微細パターンの形成方法において、
前記基体の被パターン化膜上にTi化合物膜を形成する
工程と、該Ti化合物膜上に層平坦化材からなる平坦化
層を形成する工程と、この平坦化層の上に、前記層平坦
化材より反応性イオンエッチング速度が遅く、かつシリ
コンを含まない材料からなる上層レジスト層を形成し、
さらにこれをパターニングする工程と、前記上層レジス
ト層からなるパターンをマスクとして、前記平坦化層を
反応性イオンエッチングによりエッチングしてパターニ
ングする工程と、前記上層レジスト層からなるパターン
および前記平坦化層からなるパターンをマスクとして前
記Ti化合物膜、および前記被パターン化膜を反応性イ
オンエッチングによりエッチングする工程と、を備えて
なることを前記課題の解決手段とした。なお、前記層平
坦化材として、前記上層レジスト層のパターニングの際
に用いる露光光を吸収する吸光材が添加されてなるもの
を用いるのが好ましい。
は、表層部に段差を有し、該段差を覆って表面に被パタ
ーン化膜を形成した基体の前記被パターン化膜に、微細
パターンを形成する微細パターンの形成方法において、
前記基体の被パターン化膜上にTi化合物膜を形成する
工程と、該Ti化合物膜上に層平坦化材からなる平坦化
層を形成する工程と、この平坦化層の上に、前記層平坦
化材より反応性イオンエッチング速度が遅く、かつシリ
コンを含まない材料からなる上層レジスト層を形成し、
さらにこれをパターニングする工程と、前記上層レジス
ト層からなるパターンをマスクとして、前記平坦化層を
反応性イオンエッチングによりエッチングしてパターニ
ングする工程と、前記上層レジスト層からなるパターン
および前記平坦化層からなるパターンをマスクとして前
記Ti化合物膜、および前記被パターン化膜を反応性イ
オンエッチングによりエッチングする工程と、を備えて
なることを前記課題の解決手段とした。なお、前記層平
坦化材として、前記上層レジスト層のパターニングの際
に用いる露光光を吸収する吸光材が添加されてなるもの
を用いるのが好ましい。
【0013】また、請求項4記載の固体撮像素子の製造
方法では、表層部に電極部に対応して形成された段差を
有し、該段差を覆って表面に遮光膜を形成した基体の表
層部に、前記遮光膜を開口して受光センサ部を形成する
固体撮像素子の製造方法において、前記基体の遮光膜上
にTi化合物からなるバッファー層を形成する工程と、
該バッファー層上に層平坦化材からなる平坦化層を形成
する工程と、この平坦化層の上に、前記層平坦化材より
反応性イオンエッチング速度が遅く、かつシリコンを含
まない材料からなる上層レジスト層を形成し、さらにこ
れをパターニングする工程と、前記上層レジスト層から
なるパターンをマスクとして、前記平坦化層を反応性イ
オンエッチングによりエッチングしてパターニングする
工程と、前記上層レジスト層からなるパターンおよび前
記平坦化層からなるパターンをマスクとして前記バッフ
ァー層、および前記遮光膜を反応性イオンエッチングに
よりエッチングする工程と、を備えてなることを前記課
題の解決手段とした。
方法では、表層部に電極部に対応して形成された段差を
有し、該段差を覆って表面に遮光膜を形成した基体の表
層部に、前記遮光膜を開口して受光センサ部を形成する
固体撮像素子の製造方法において、前記基体の遮光膜上
にTi化合物からなるバッファー層を形成する工程と、
該バッファー層上に層平坦化材からなる平坦化層を形成
する工程と、この平坦化層の上に、前記層平坦化材より
反応性イオンエッチング速度が遅く、かつシリコンを含
まない材料からなる上層レジスト層を形成し、さらにこ
れをパターニングする工程と、前記上層レジスト層から
なるパターンをマスクとして、前記平坦化層を反応性イ
オンエッチングによりエッチングしてパターニングする
工程と、前記上層レジスト層からなるパターンおよび前
記平坦化層からなるパターンをマスクとして前記バッフ
ァー層、および前記遮光膜を反応性イオンエッチングに
よりエッチングする工程と、を備えてなることを前記課
題の解決手段とした。
【0014】
【作用】本発明における請求項1記載の微細パターンの
形成方法によれば、基体の被パターン化膜上に層平坦化
材からなる平坦化層を形成し、この平坦化層の上に、前
記層平坦化材より反応性イオンエッチング速度が遅く、
かつシリコンを含まない材料からなる上層レジスト層を
形成し、これらを順次パターニングした後、得られたパ
ターンをマスクとして前記被パターン化膜を反応性イオ
ンエッチングによりエッチングすることから、上層レジ
スト層がシリコンを含まない材料からなるにもかかわら
ず、下層レジスト層とのエッチングレートの差により、
上層レジスト層を残した状態で下層レジスト層のエッチ
ングを終了させることが可能になり、これにより十分に
狭小な開口パターンを有するレジストパターンを形成す
ることが可能になる。したがって、2層レジスト法の利
点を活かして微細パターンを精度良く形成し得るととも
に、シリコンを含有したレジストを用いることによって
生ずる不都合を解消することが可能になる。
形成方法によれば、基体の被パターン化膜上に層平坦化
材からなる平坦化層を形成し、この平坦化層の上に、前
記層平坦化材より反応性イオンエッチング速度が遅く、
かつシリコンを含まない材料からなる上層レジスト層を
形成し、これらを順次パターニングした後、得られたパ
ターンをマスクとして前記被パターン化膜を反応性イオ
ンエッチングによりエッチングすることから、上層レジ
スト層がシリコンを含まない材料からなるにもかかわら
ず、下層レジスト層とのエッチングレートの差により、
上層レジスト層を残した状態で下層レジスト層のエッチ
ングを終了させることが可能になり、これにより十分に
狭小な開口パターンを有するレジストパターンを形成す
ることが可能になる。したがって、2層レジスト法の利
点を活かして微細パターンを精度良く形成し得るととも
に、シリコンを含有したレジストを用いることによって
生ずる不都合を解消することが可能になる。
【0015】請求項2記載の微細パターンの形成方法に
よれば、基体の被パターン化膜上にTi化合物膜を形成
し、該Ti化合物膜上に層平坦化材からなる平坦化層を
形成し、この平坦化層の上に、前記層平坦化材より反応
性イオンエッチング速度が遅く、かつシリコンを含まな
い材料からなる上層レジスト層を形成し、これらを順次
パターニングした後、得られたパターンをマスクとして
前記Ti化合物膜、および前記被パターン化膜を反応性
イオンエッチングによりエッチングすることから、請求
項1の形成方法と同様に2層レジスト法の利点を活かし
て微細パターンを精度良く形成し得るとともに、シリコ
ンを含有したレジストを用いることによって生ずる不都
合を解消することが可能になる。さらに、Ti化合物は
その反応性イオンエッチング速度が通常のレジストおよ
び層平坦化材(下層レジスト)に比べ十分に遅いことか
ら、下層レジストをオーバーエッチングした際、被パタ
ーン化膜がエッチングされることが防止され、これによ
り被パターン化膜とエッチングガスとの反応物が生成す
ることが防止される。また、Ti化合物は露光光の反射
を低減することから、このTi化合物膜が形成されるこ
とによってレジスト層のパターン精度の低下が防止され
る。
よれば、基体の被パターン化膜上にTi化合物膜を形成
し、該Ti化合物膜上に層平坦化材からなる平坦化層を
形成し、この平坦化層の上に、前記層平坦化材より反応
性イオンエッチング速度が遅く、かつシリコンを含まな
い材料からなる上層レジスト層を形成し、これらを順次
パターニングした後、得られたパターンをマスクとして
前記Ti化合物膜、および前記被パターン化膜を反応性
イオンエッチングによりエッチングすることから、請求
項1の形成方法と同様に2層レジスト法の利点を活かし
て微細パターンを精度良く形成し得るとともに、シリコ
ンを含有したレジストを用いることによって生ずる不都
合を解消することが可能になる。さらに、Ti化合物は
その反応性イオンエッチング速度が通常のレジストおよ
び層平坦化材(下層レジスト)に比べ十分に遅いことか
ら、下層レジストをオーバーエッチングした際、被パタ
ーン化膜がエッチングされることが防止され、これによ
り被パターン化膜とエッチングガスとの反応物が生成す
ることが防止される。また、Ti化合物は露光光の反射
を低減することから、このTi化合物膜が形成されるこ
とによってレジスト層のパターン精度の低下が防止され
る。
【0016】なお、前記層平坦化材として、前記上層レ
ジスト層のパターニングの際に用いる露光光を吸収する
吸光材が添加されてなるものを用いれば、上層レジスト
層を露光した際、露光光が下層レジスト層やその下の被
パターン化膜に反射し、これに起因して上層レジスト層
の露光精度が低下することが抑えられる。
ジスト層のパターニングの際に用いる露光光を吸収する
吸光材が添加されてなるものを用いれば、上層レジスト
層を露光した際、露光光が下層レジスト層やその下の被
パターン化膜に反射し、これに起因して上層レジスト層
の露光精度が低下することが抑えられる。
【0017】請求項4記載の固体撮像素子の製造方法に
よれば、基体の遮光膜上にTi化合物からなるバッファ
ー層を形成し、該バッファー層上に層平坦化材からなる
平坦化層を形成し、この平坦化層の上に、前記層平坦化
材より反応性イオンエッチング速度が遅く、かつシリコ
ンを含まない材料からなる上層レジスト層を形成し、こ
れらを順次パターニングした後、得られたパターンをマ
スクとして前記バッファー層、および前記遮光膜を反応
性イオンエッチングによりエッチングすることから、請
求項1の形成方法と同様に2層レジスト法の利点を活か
して微細な開口パターンを精度良く形成し得るととも
に、シリコンを含有したレジストを用いることによって
生ずる不都合を解消することが可能になる。また、請求
項2と同様にTi化合物はその反応性イオンエッチング
速度が通常のレジストおよび層平坦化材(下層レジス
ト)に比べ十分に遅いことから、下層レジストをオーバ
ーエッチングした際、遮光膜がエッチングされることが
防止され、これにより遮光膜とエッチングガスとの反応
物が生成することが防止される。さらに、得られる固体
撮像素子にあっては、その遮光膜上にTi化合物からな
るバッファー層が残ることから、このバッファー層によ
り遮光膜上での乱反射等が防止される。
よれば、基体の遮光膜上にTi化合物からなるバッファ
ー層を形成し、該バッファー層上に層平坦化材からなる
平坦化層を形成し、この平坦化層の上に、前記層平坦化
材より反応性イオンエッチング速度が遅く、かつシリコ
ンを含まない材料からなる上層レジスト層を形成し、こ
れらを順次パターニングした後、得られたパターンをマ
スクとして前記バッファー層、および前記遮光膜を反応
性イオンエッチングによりエッチングすることから、請
求項1の形成方法と同様に2層レジスト法の利点を活か
して微細な開口パターンを精度良く形成し得るととも
に、シリコンを含有したレジストを用いることによって
生ずる不都合を解消することが可能になる。また、請求
項2と同様にTi化合物はその反応性イオンエッチング
速度が通常のレジストおよび層平坦化材(下層レジス
ト)に比べ十分に遅いことから、下層レジストをオーバ
ーエッチングした際、遮光膜がエッチングされることが
防止され、これにより遮光膜とエッチングガスとの反応
物が生成することが防止される。さらに、得られる固体
撮像素子にあっては、その遮光膜上にTi化合物からな
るバッファー層が残ることから、このバッファー層によ
り遮光膜上での乱反射等が防止される。
【0018】
【実施例】以下、本発明を請求項4記載の発明である撮
像素子の製造方法に基づいて詳しく説明する。なお、形
成する撮像素子の構造については、図4(a)、(b)
に示したものと同様のものである。まず、図1(a)に
示すように、半導体要素(図示略)を形成した半導体基
板20上に多数列のポリシリコン電極(図示略)を形成
し、さらにこれを覆って半導体基板上にSiO2 やPS
G(リンシリケートガラス)を形成した中間品を用意す
る。このような中間品には、多数列のポリシリコン電極
に対応した多数の段差部21…が半導体基板11の表層
部に形成されている。なお、ポリシリコン電極に対応し
た段差部21…は、図4(a)に示した受光領域2内に
形成されている。
像素子の製造方法に基づいて詳しく説明する。なお、形
成する撮像素子の構造については、図4(a)、(b)
に示したものと同様のものである。まず、図1(a)に
示すように、半導体要素(図示略)を形成した半導体基
板20上に多数列のポリシリコン電極(図示略)を形成
し、さらにこれを覆って半導体基板上にSiO2 やPS
G(リンシリケートガラス)を形成した中間品を用意す
る。このような中間品には、多数列のポリシリコン電極
に対応した多数の段差部21…が半導体基板11の表層
部に形成されている。なお、ポリシリコン電極に対応し
た段差部21…は、図4(a)に示した受光領域2内に
形成されている。
【0019】次に、段差部11…を形成した半導体基板
20の表層部に、AlまたはAl−Siからなる遮光膜
22をスパッタ法等によって厚さ0.4μm程度に形成
し、さらにその上にTiON、TiN等のTi化合物か
らなるバッファー層(Ti化合物膜)23を厚さ0.1
2μm程度に形成する。バッファー層23の形成につい
ては、Ti化合物をターゲットとする通常のスパッタ法
によって行われる。
20の表層部に、AlまたはAl−Siからなる遮光膜
22をスパッタ法等によって厚さ0.4μm程度に形成
し、さらにその上にTiON、TiN等のTi化合物か
らなるバッファー層(Ti化合物膜)23を厚さ0.1
2μm程度に形成する。バッファー層23の形成につい
ては、Ti化合物をターゲットとする通常のスパッタ法
によって行われる。
【0020】次いで、図1(b)に示すように該バッフ
ァー層23上に層平坦化材からなる平坦化層24を厚さ
1.8μm程度に形成する。この平坦化層24は、2層
レジスト法における下層レジスト層として機能するもの
である。層平坦化材としては、アクリル系熱硬化樹脂が
好適に用いられ、具体的にはオプトマーSS2211S
〔(商品名);日本合成ゴム株式会社製〕等が用いられ
る。なお、この層平坦化材には、後述する上層レジスト
層のパターニングの際に用いる露光光を吸収する吸光材
が添加されてなるものを用いるのが好ましく、本実施例
では、該吸光材として(2,2’,4,4’−テトラヒ
ドロキシベンゾフェノン)を実験的に前記オプトマーS
S2211Sに添加している。また、この吸光材の添加
量としては、アクリル系硬化樹脂100重量部に対して
1〜10重量部程度が好ましく、本実施例では5重量部
添加した。なお、該吸光材としては、前記した化合物に
限定されることなく、紫外線吸光剤としてサリチル酸
系、ベンゾフェノン系、ベンゾトリアゾール系、シアノ
アクリレート系などの化合物も使用可能である。また、
平坦化層24の形成法としては、前記層平坦化材をスピ
ンコート法によって塗布し、その後ホットプレート等に
よりこれを180℃で300秒間加熱(ベーク)すると
いった方法が採用される。
ァー層23上に層平坦化材からなる平坦化層24を厚さ
1.8μm程度に形成する。この平坦化層24は、2層
レジスト法における下層レジスト層として機能するもの
である。層平坦化材としては、アクリル系熱硬化樹脂が
好適に用いられ、具体的にはオプトマーSS2211S
〔(商品名);日本合成ゴム株式会社製〕等が用いられ
る。なお、この層平坦化材には、後述する上層レジスト
層のパターニングの際に用いる露光光を吸収する吸光材
が添加されてなるものを用いるのが好ましく、本実施例
では、該吸光材として(2,2’,4,4’−テトラヒ
ドロキシベンゾフェノン)を実験的に前記オプトマーS
S2211Sに添加している。また、この吸光材の添加
量としては、アクリル系硬化樹脂100重量部に対して
1〜10重量部程度が好ましく、本実施例では5重量部
添加した。なお、該吸光材としては、前記した化合物に
限定されることなく、紫外線吸光剤としてサリチル酸
系、ベンゾフェノン系、ベンゾトリアゾール系、シアノ
アクリレート系などの化合物も使用可能である。また、
平坦化層24の形成法としては、前記層平坦化材をスピ
ンコート法によって塗布し、その後ホットプレート等に
よりこれを180℃で300秒間加熱(ベーク)すると
いった方法が採用される。
【0021】次いで、図1(c)に示すようにこの平坦
化層24上に、ポジ型フォトレジスト材からなる上層レ
ジスト層25を厚さ1.8μm程度に形成する。ポジ型
フォトレジスト材としては、前記層平坦化材より反応性
イオンエッチング(RIE)速度が遅く、かつシリコン
を含まないものが用いられ、例えばTSMR−CR50
i10〔(商品名);東京応化工業株式会社製〕等が用
いられる。この上層レジスト層25の形成法としては、
前記ポジ型フォトレジスト材をスピンコート法によって
塗布し、その後ホットレート等によりこれを80℃で8
0秒間予備加熱(プリベーク)するといった方法が採用
される。なお、ここで言う「シリコンを含まない」は、
不純物としてのシリコンまでを含まないことを意味する
ものではなく、あくまで成分としてのシリコンを含まな
いことを意味するものである。
化層24上に、ポジ型フォトレジスト材からなる上層レ
ジスト層25を厚さ1.8μm程度に形成する。ポジ型
フォトレジスト材としては、前記層平坦化材より反応性
イオンエッチング(RIE)速度が遅く、かつシリコン
を含まないものが用いられ、例えばTSMR−CR50
i10〔(商品名);東京応化工業株式会社製〕等が用
いられる。この上層レジスト層25の形成法としては、
前記ポジ型フォトレジスト材をスピンコート法によって
塗布し、その後ホットレート等によりこれを80℃で8
0秒間予備加熱(プリベーク)するといった方法が採用
される。なお、ここで言う「シリコンを含まない」は、
不純物としてのシリコンまでを含まないことを意味する
ものではなく、あくまで成分としてのシリコンを含まな
いことを意味するものである。
【0022】ここで、本実施例で用いた層平坦化材(オ
プトマーSS2211S)、ポジ型フォトレジスト材
(PFR7750)、およびバッファー層23を形成す
るTi化合物(TiON、TiN)のエッチングレート
は以下の通りである。 層平坦化材 ;40nm/min ポジ型フォトレジスト材 ;20nm/min TiON、TiN ; 8nm/min すなわち、ポジ型フォトレジスト材のエッチングレート
は層平坦化材のエッチングレートに比べて半分となって
おり、バッファー層23(TiON、TiN)のエッチ
ングレートは層平坦化材のエッチングレートに比べて1
/5となっているのである。
プトマーSS2211S)、ポジ型フォトレジスト材
(PFR7750)、およびバッファー層23を形成す
るTi化合物(TiON、TiN)のエッチングレート
は以下の通りである。 層平坦化材 ;40nm/min ポジ型フォトレジスト材 ;20nm/min TiON、TiN ; 8nm/min すなわち、ポジ型フォトレジスト材のエッチングレート
は層平坦化材のエッチングレートに比べて半分となって
おり、バッファー層23(TiON、TiN)のエッチ
ングレートは層平坦化材のエッチングレートに比べて1
/5となっているのである。
【0023】なお、このエッチングレートについては、
以下の条件に基づいて測定した。 RIE装置 ;平行平板バッチ式RIE装置 電極間隔 ;10mm エッチングガス;酸素ガス(O2 ) 5cc/min、
四フッ化炭素ガス(CF4 ) 5cc/min エッチングガス圧力;2.67Pa RFパワー;400W(パワー密度=0.17W/cm
2 DCバイアス;300V
以下の条件に基づいて測定した。 RIE装置 ;平行平板バッチ式RIE装置 電極間隔 ;10mm エッチングガス;酸素ガス(O2 ) 5cc/min、
四フッ化炭素ガス(CF4 ) 5cc/min エッチングガス圧力;2.67Pa RFパワー;400W(パワー密度=0.17W/cm
2 DCバイアス;300V
【0024】また、平坦化層24、上層レジスト層25
の膜厚設定については、図2に示すように平坦化層24
の厚さをT1、上層レジスト層25の厚さをT2とした
場合に、前記RIE(反応性イオンエッチング)の条件
のもとで以下の式を満たすように設定している。
の膜厚設定については、図2に示すように平坦化層24
の厚さをT1、上層レジスト層25の厚さをT2とした
場合に、前記RIE(反応性イオンエッチング)の条件
のもとで以下の式を満たすように設定している。
【数1】T2>〔T1+(オーバーエッチングでの平坦
化層のエッチング厚さ)〕/2+(被加工膜エッチング
でのレジストエッチング厚さ) ただし、被加工膜とは、バッファー層23と遮光膜22
とを指す。
化層のエッチング厚さ)〕/2+(被加工膜エッチング
でのレジストエッチング厚さ) ただし、被加工膜とは、バッファー層23と遮光膜22
とを指す。
【0025】次いで、図1(d)に示すように形成した
上層レジスト層25をパターニングし、所定のパター
ン、本実施例では図4(b)に示した受光センサ5の受
光面となる開口部に対応する上層パターン25aを形成
する。このパターニングについては、まず縮小投影露光
装置によってパターン露光を行い、次にポスト露光ベー
ク(P・E・B)を120℃で60秒間加熱(ベーク)
する。次いで、公知の現像処理を行い、さらに110℃
で120秒間加熱(ポストベーク)する。なお、加熱
(ベーク)については例えばホットプレート上にて行
う。
上層レジスト層25をパターニングし、所定のパター
ン、本実施例では図4(b)に示した受光センサ5の受
光面となる開口部に対応する上層パターン25aを形成
する。このパターニングについては、まず縮小投影露光
装置によってパターン露光を行い、次にポスト露光ベー
ク(P・E・B)を120℃で60秒間加熱(ベーク)
する。次いで、公知の現像処理を行い、さらに110℃
で120秒間加熱(ポストベーク)する。なお、加熱
(ベーク)については例えばホットプレート上にて行
う。
【0026】次いで、図1(e)に示すように、形成し
た上層パターン25aをマスクとして前記平坦化層24
をパターニングし、下層パターン24aを形成する。こ
のパターニングについては、前記したRIE装置の条件
にて、反応性イオンエッチングでオーバーエッチングす
ることによって行う。このような条件でパターニングを
行うと、上層パターン25aを形成するポジ型フォトレ
ジスト材は平坦化層24を形成する層平坦化材より反応
性イオンエッチング速度が遅いことから、平坦化層24
が十分にエッチングされて下層パターン24aとなった
後にも、エッチングレート比に応じてその一部が上層パ
ターン25aとして下層パターン24a上に残る。ま
た、バッファー層23を形成するTi化合物は、その反
応性イオンエッチング速度が平坦化層24、上層レジス
ト層25を形成する材料に比べて十分に遅いことから、
平坦化層24をオーバーエッチングした際、該バッファ
ー層23がエッチングストップ層として機能する。
た上層パターン25aをマスクとして前記平坦化層24
をパターニングし、下層パターン24aを形成する。こ
のパターニングについては、前記したRIE装置の条件
にて、反応性イオンエッチングでオーバーエッチングす
ることによって行う。このような条件でパターニングを
行うと、上層パターン25aを形成するポジ型フォトレ
ジスト材は平坦化層24を形成する層平坦化材より反応
性イオンエッチング速度が遅いことから、平坦化層24
が十分にエッチングされて下層パターン24aとなった
後にも、エッチングレート比に応じてその一部が上層パ
ターン25aとして下層パターン24a上に残る。ま
た、バッファー層23を形成するTi化合物は、その反
応性イオンエッチング速度が平坦化層24、上層レジス
ト層25を形成する材料に比べて十分に遅いことから、
平坦化層24をオーバーエッチングした際、該バッファ
ー層23がエッチングストップ層として機能する。
【0027】次いで、形成した下層パターン24a、お
よびこれの上に残った上層パターン25aを共にマスク
とし、図1(f)に示すようにバッファー層23、およ
び遮光膜22を反応性イオンエッチングによりエッチン
グする。すると、マスクが下層パターン24aと上層パ
ターン25aとを合わせた高アスペクト比のものとなる
ことから、2層レジスト法の長所が活かされ、これによ
りバッファー層23および遮光膜22に狭小な開口パタ
ーンが精度良く形成される。その後、O2 プラズマアッ
シングにより、または発煙硝酸等のウエット剥離液を用
いて、図1(g)に示すように上層パターン25aおよ
び下層パターン24aを半導体基板20上から除去す
る。そして、後工程として公知のプロセスを行い、図4
(a)、(b)に示した構成の固体撮像素子を得る。
よびこれの上に残った上層パターン25aを共にマスク
とし、図1(f)に示すようにバッファー層23、およ
び遮光膜22を反応性イオンエッチングによりエッチン
グする。すると、マスクが下層パターン24aと上層パ
ターン25aとを合わせた高アスペクト比のものとなる
ことから、2層レジスト法の長所が活かされ、これによ
りバッファー層23および遮光膜22に狭小な開口パタ
ーンが精度良く形成される。その後、O2 プラズマアッ
シングにより、または発煙硝酸等のウエット剥離液を用
いて、図1(g)に示すように上層パターン25aおよ
び下層パターン24aを半導体基板20上から除去す
る。そして、後工程として公知のプロセスを行い、図4
(a)、(b)に示した構成の固体撮像素子を得る。
【0028】このような撮像素子の製造方法にあって
は、上層レジスト層25を形成する材料がシリコンを含
まないものであるにもかかわらず、平坦化層24を形成
する層平坦化材とのエッチングレートの差により、上層
パターン25aを残した状態で平坦化層24のエッチン
グを終了させることができ、これにより十分に狭小な開
口パターンを有するレジストパターンを形成することが
でき、したがって2層レジスト法の利点を活かして微細
パターンを精度良く形成することができる。また、上層
レジスト層25を形成する材料がシリコンを含まないも
のであることから、シリコンを含有したレジストを用い
ることによって生ずる従来の不都合、例えばSiO2 化
されたレジストの除去についての不都合やコスト面での
不都合を解消することができる。
は、上層レジスト層25を形成する材料がシリコンを含
まないものであるにもかかわらず、平坦化層24を形成
する層平坦化材とのエッチングレートの差により、上層
パターン25aを残した状態で平坦化層24のエッチン
グを終了させることができ、これにより十分に狭小な開
口パターンを有するレジストパターンを形成することが
でき、したがって2層レジスト法の利点を活かして微細
パターンを精度良く形成することができる。また、上層
レジスト層25を形成する材料がシリコンを含まないも
のであることから、シリコンを含有したレジストを用い
ることによって生ずる従来の不都合、例えばSiO2 化
されたレジストの除去についての不都合やコスト面での
不都合を解消することができる。
【0029】さらに、バッファー層23を形成するTi
化合物は、その反応性イオンエッチング速度が平坦化層
24、上層レジスト層25を形成する材料に比べ十分に
遅いことから、このバッファー層23を遮光膜22上に
形成することにより、平坦化層24をオーバーエッチン
グした際、該バッファー層23がエッチングされ、さら
にはその下に位置する遮光膜22がエッチングされるこ
とを防止することができ、したがって遮光膜22とエッ
チングガスとが反応し、酸化アルミニウム等の反応物が
生成することを防止することができる。
化合物は、その反応性イオンエッチング速度が平坦化層
24、上層レジスト層25を形成する材料に比べ十分に
遅いことから、このバッファー層23を遮光膜22上に
形成することにより、平坦化層24をオーバーエッチン
グした際、該バッファー層23がエッチングされ、さら
にはその下に位置する遮光膜22がエッチングされるこ
とを防止することができ、したがって遮光膜22とエッ
チングガスとが反応し、酸化アルミニウム等の反応物が
生成することを防止することができる。
【0030】また、このような製造方法によって得られ
る固体撮像素子にあっては、開口した以外の箇所におい
てはその遮光膜22上にTi化合物からなるバッファー
層23が残ることから、このバッファー層23によって
遮光膜22上での乱反射等を防止することができる。さ
らに、層平坦化材として、上層レジスト層25のパター
ニングの際に用いる露光光を吸収する吸光材が添加され
てなるものを用いることにより、上層レジスト層25を
露光した際、露光光が透明であるアクリル系熱硬化樹脂
(平坦化層)を透過してその下の遮光膜に反射し、これ
に起因して上層レジスト層の露光精度が低下することを
抑えることができる。
る固体撮像素子にあっては、開口した以外の箇所におい
てはその遮光膜22上にTi化合物からなるバッファー
層23が残ることから、このバッファー層23によって
遮光膜22上での乱反射等を防止することができる。さ
らに、層平坦化材として、上層レジスト層25のパター
ニングの際に用いる露光光を吸収する吸光材が添加され
てなるものを用いることにより、上層レジスト層25を
露光した際、露光光が透明であるアクリル系熱硬化樹脂
(平坦化層)を透過してその下の遮光膜に反射し、これ
に起因して上層レジスト層の露光精度が低下することを
抑えることができる。
【0031】(実験例)図5に示した従来の単層レジス
ト法による製造方法により、レジスト層13までをその
厚さがそれぞれ1.20μm、1.70μm、2.40
μmとなる条件で3種類の厚さに形成した。なお、この
3種類の厚さについては、フラットなSiウエハ上に各
レジスト材料をスピンコート法で塗布し、さらにベーク
して得られたレジスト層の厚さが前記各厚さとなるとき
の条件を指している。そして、これらの条件で図5の遮
光膜12上に各レジスト材料を塗布し、得られた各レジ
スト層の厚さを電子顕微鏡にて複数点で調べた。
ト法による製造方法により、レジスト層13までをその
厚さがそれぞれ1.20μm、1.70μm、2.40
μmとなる条件で3種類の厚さに形成した。なお、この
3種類の厚さについては、フラットなSiウエハ上に各
レジスト材料をスピンコート法で塗布し、さらにベーク
して得られたレジスト層の厚さが前記各厚さとなるとき
の条件を指している。そして、これらの条件で図5の遮
光膜12上に各レジスト材料を塗布し、得られた各レジ
スト層の厚さを電子顕微鏡にて複数点で調べた。
【0032】調べた結果、図5中のレジスト層13にお
いて、その最大厚さT3と最小厚さT4との差はレジス
ト層の厚さが1.20μmの条件のとき、0.3〜0.
4μm、1.70μmの条件のとき、0.2〜0.3μ
m、2.40μmの条件のとき、0.15〜0.2μm
となり、また図5中のi領域における厚さT4は、1.
20μmの条件のとき1.70μm、1.70μmの条
件のとき2.20μm、2.40μmの条件のとき2.
90μmであった。このような結果より、従来の単層レ
ジスト法では、レジスト層の厚さを厚くしていくと、最
大厚さT3と最小厚さT4との差(T3−T4)が小さ
くなっていくが、実効層厚も厚くなってしまい、パター
ンの微細化に適さないことが確認された。また、レジス
ト層の厚さが2.40μmの条件のときでも、(T3−
T4)が0.15〜0.2μmであり、やはりパターニ
ング精度が十分に得られなくなってしまうことが推測さ
れる。
いて、その最大厚さT3と最小厚さT4との差はレジス
ト層の厚さが1.20μmの条件のとき、0.3〜0.
4μm、1.70μmの条件のとき、0.2〜0.3μ
m、2.40μmの条件のとき、0.15〜0.2μm
となり、また図5中のi領域における厚さT4は、1.
20μmの条件のとき1.70μm、1.70μmの条
件のとき2.20μm、2.40μmの条件のとき2.
90μmであった。このような結果より、従来の単層レ
ジスト法では、レジスト層の厚さを厚くしていくと、最
大厚さT3と最小厚さT4との差(T3−T4)が小さ
くなっていくが、実効層厚も厚くなってしまい、パター
ンの微細化に適さないことが確認された。また、レジス
ト層の厚さが2.40μmの条件のときでも、(T3−
T4)が0.15〜0.2μmであり、やはりパターニ
ング精度が十分に得られなくなってしまうことが推測さ
れる。
【0033】次に、前述した固体撮像素子の製造方法に
より得られた、図4に示した構成の固体撮像素子と、図
5に示した単層レジスト法によって得られた固体撮像素
子との、得られた開口部の形状の精度を以下のようにし
て比較した。なお、製造した固体撮像素子の仕様は以下
の通りである。 転送方法 ;Interline Transfer 光学系 ;1/3inch 有効画素数;768(H)×494(V)〔380K
Pixels〕 セルサイズ;6.35μm(H)×7.4μm(V) また、従来の単層レジスト法においては、レジスト層1
3の厚さが2.4μmとなる条件(フラットなSiウエ
ハ上に各レジスト材料をスピンコート法で塗布し、さら
にベークして得られたレジスト層の厚さが2.4μmで
ある場合の製造条件と同一の条件)でレジスト層13を
形成した。そして、図4(a)に示す受光センサ5のビ
ット位置#1からビット位置#768までの受光センサ
H方向の開口幅(図4(b)中のW)を8ビット毎に9
6ポイント測定した(ただし、#1〜#8の間のみ7ビ
ットあけた)。
より得られた、図4に示した構成の固体撮像素子と、図
5に示した単層レジスト法によって得られた固体撮像素
子との、得られた開口部の形状の精度を以下のようにし
て比較した。なお、製造した固体撮像素子の仕様は以下
の通りである。 転送方法 ;Interline Transfer 光学系 ;1/3inch 有効画素数;768(H)×494(V)〔380K
Pixels〕 セルサイズ;6.35μm(H)×7.4μm(V) また、従来の単層レジスト法においては、レジスト層1
3の厚さが2.4μmとなる条件(フラットなSiウエ
ハ上に各レジスト材料をスピンコート法で塗布し、さら
にベークして得られたレジスト層の厚さが2.4μmで
ある場合の製造条件と同一の条件)でレジスト層13を
形成した。そして、図4(a)に示す受光センサ5のビ
ット位置#1からビット位置#768までの受光センサ
H方向の開口幅(図4(b)中のW)を8ビット毎に9
6ポイント測定した(ただし、#1〜#8の間のみ7ビ
ットあけた)。
【0034】得られた結果を図3(a)、(b)に示
す。図3(a)、(b)からも分かるように、本発明方
法では、従来の単層レジスト法に比べ、開口幅のバラつ
きを十分低く抑えられることが確認された。また、測定
結果からその開口幅の標準偏差(σ)を計算し、さらに
3σを求めたところ、本発明方法では0.014μmで
あるのに対し、従来法では0.062μmであり、本発
明方法では従来法に比較して約4.4倍の精度が得られ
ることが確認された。なお、本実施例では層平坦化材に
紫外線吸光剤を実験的に添加したが、添加しない場合
(材料としては前記オプトマーSS2211Sをそのま
ま使用)についても同様に標準偏差(3σ)を求めた。
得られた結果(3σ)は0.024μmであり、従来法
に比べ高い精度を有するものの、吸光材を添加した場合
に比べて精度が低いものとなった。これは、層平坦化材
に吸光材が添加されておらず、したがって露光時に露光
光が被パターン化膜(遮光膜22)で反射し、この反射
光によって露光精度が損なわれたものと推定される。
す。図3(a)、(b)からも分かるように、本発明方
法では、従来の単層レジスト法に比べ、開口幅のバラつ
きを十分低く抑えられることが確認された。また、測定
結果からその開口幅の標準偏差(σ)を計算し、さらに
3σを求めたところ、本発明方法では0.014μmで
あるのに対し、従来法では0.062μmであり、本発
明方法では従来法に比較して約4.4倍の精度が得られ
ることが確認された。なお、本実施例では層平坦化材に
紫外線吸光剤を実験的に添加したが、添加しない場合
(材料としては前記オプトマーSS2211Sをそのま
ま使用)についても同様に標準偏差(3σ)を求めた。
得られた結果(3σ)は0.024μmであり、従来法
に比べ高い精度を有するものの、吸光材を添加した場合
に比べて精度が低いものとなった。これは、層平坦化材
に吸光材が添加されておらず、したがって露光時に露光
光が被パターン化膜(遮光膜22)で反射し、この反射
光によって露光精度が損なわれたものと推定される。
【0035】さらに、このようにして得られたそれぞれ
の固体撮像素子を、先に開口幅を測定した各受光センサ
毎にその出力値を求めて撮像素子としての特性を調べた
ところ、開口幅の場合と同様に本発明品は従来品に比べ
その感度ムラが約1/4に抑えられていることが判明し
た。また、前述した層平坦化材に紫外線吸光剤を添加し
ない場合の感度ムラは、従来品の約1/2.5であっ
た。
の固体撮像素子を、先に開口幅を測定した各受光センサ
毎にその出力値を求めて撮像素子としての特性を調べた
ところ、開口幅の場合と同様に本発明品は従来品に比べ
その感度ムラが約1/4に抑えられていることが判明し
た。また、前述した層平坦化材に紫外線吸光剤を添加し
ない場合の感度ムラは、従来品の約1/2.5であっ
た。
【0036】なお、前記実施例では本発明を固体撮像素
子の製造方法に適用した例を示したが、本発明はこれに
限定されることなく種々の微細パターン形成に適用する
ことができ、特に半導体基板上に段差を有し、この段差
形成部上に、図4(b)に示した開口幅W(図4中のH
方向あるいはV方向の開口幅のうち狭い寸法の開口幅)
が、1μm以下程度の開口パターンを形成するときに好
適に用いることができる。
子の製造方法に適用した例を示したが、本発明はこれに
限定されることなく種々の微細パターン形成に適用する
ことができ、特に半導体基板上に段差を有し、この段差
形成部上に、図4(b)に示した開口幅W(図4中のH
方向あるいはV方向の開口幅のうち狭い寸法の開口幅)
が、1μm以下程度の開口パターンを形成するときに好
適に用いることができる。
【0037】
【発明の効果】以上説明したように本発明における請求
項1記載の微細パターンの形成方法は、平坦化層の上
に、層平坦化材より反応性イオンエッチング速度が遅
く、かつシリコンを含まない材料からなる上層レジスト
層を形成し、これらを順次パターニングした後、得られ
たパターンをマスクとして被パターン化膜を反応性イオ
ンエッチングによりエッチングするものであり、上層レ
ジスト層がシリコンを含まない材料からなるにもかかわ
らず、下層レジスト層とのエッチングレートの差によ
り、上層レジスト層を残した状態で下層レジスト層のエ
ッチングを終了させることができるようにしたものであ
る。したがって、十分に狭小な開口パターンを有するレ
ジストパターンを形成することができ、これにより2層
レジスト法の利点を活かして微細パターンを精度良く形
成することができるとともに、例えばSiO2 化された
レジストの除去処理を不要にすることができるなど、シ
リコンを含有したレジストを用いることによって生ずる
不都合を解消することができる。
項1記載の微細パターンの形成方法は、平坦化層の上
に、層平坦化材より反応性イオンエッチング速度が遅
く、かつシリコンを含まない材料からなる上層レジスト
層を形成し、これらを順次パターニングした後、得られ
たパターンをマスクとして被パターン化膜を反応性イオ
ンエッチングによりエッチングするものであり、上層レ
ジスト層がシリコンを含まない材料からなるにもかかわ
らず、下層レジスト層とのエッチングレートの差によ
り、上層レジスト層を残した状態で下層レジスト層のエ
ッチングを終了させることができるようにしたものであ
る。したがって、十分に狭小な開口パターンを有するレ
ジストパターンを形成することができ、これにより2層
レジスト法の利点を活かして微細パターンを精度良く形
成することができるとともに、例えばSiO2 化された
レジストの除去処理を不要にすることができるなど、シ
リコンを含有したレジストを用いることによって生ずる
不都合を解消することができる。
【0038】請求項2記載の微細パターンの形成方法
は、基体の被パターン化膜上にTi化合物膜を形成し、
該Ti化合物膜上に層平坦化材からなる平坦化層を形成
し、この平坦化層の上に、前記層平坦化材より反応性イ
オンエッチング速度が遅く、かつシリコンを含まない材
料からなる上層レジスト層を形成し、これらを順次パタ
ーニングした後、得られたパターンをマスクとして前記
Ti化合物膜、および前記被パターン化膜を反応性イオ
ンエッチングによりエッチングするものであるから、請
求項1の形成方法と同様に微細パターンを精度良く形成
することができるとともに、シリコンを含有したレジス
トを用いることによって生ずる不都合を解消することが
できる。さらに、Ti化合物はその反応性イオンエッチ
ング速度が通常のレジストおよび層平坦化材(下層レジ
スト)に比べ十分に遅いことから、下層レジストをオー
バーエッチングした際、Ti化合物膜がエッチングスト
ップ層として機能し、これにより被パターン化膜がエッ
チングされることを防止することができ、したがって被
パターン化膜とエッチングガスとの反応物が生成し、こ
れが基体上に残ることによる不都合を防止することがで
きる。また、Ti化合物は露光光の反射を低減すること
から、このTi化合物膜を形成することによってレジス
ト層のパターン精度の低下を防止し、結果としてパター
ン精度の向上を図ることができる。
は、基体の被パターン化膜上にTi化合物膜を形成し、
該Ti化合物膜上に層平坦化材からなる平坦化層を形成
し、この平坦化層の上に、前記層平坦化材より反応性イ
オンエッチング速度が遅く、かつシリコンを含まない材
料からなる上層レジスト層を形成し、これらを順次パタ
ーニングした後、得られたパターンをマスクとして前記
Ti化合物膜、および前記被パターン化膜を反応性イオ
ンエッチングによりエッチングするものであるから、請
求項1の形成方法と同様に微細パターンを精度良く形成
することができるとともに、シリコンを含有したレジス
トを用いることによって生ずる不都合を解消することが
できる。さらに、Ti化合物はその反応性イオンエッチ
ング速度が通常のレジストおよび層平坦化材(下層レジ
スト)に比べ十分に遅いことから、下層レジストをオー
バーエッチングした際、Ti化合物膜がエッチングスト
ップ層として機能し、これにより被パターン化膜がエッ
チングされることを防止することができ、したがって被
パターン化膜とエッチングガスとの反応物が生成し、こ
れが基体上に残ることによる不都合を防止することがで
きる。また、Ti化合物は露光光の反射を低減すること
から、このTi化合物膜を形成することによってレジス
ト層のパターン精度の低下を防止し、結果としてパター
ン精度の向上を図ることができる。
【0039】なお、前記層平坦化材として、前記上層レ
ジスト層のパターニングの際に用いる露光光を吸収する
吸光材が添加されてなるものを用いれば、上層レジスト
層を露光した際、露光光が下層レジスト層やその下の被
パターン化膜に反射し、これに起因して上層レジスト層
の露光精度が低下することが抑えることができ、これに
より得られるパターンの精度を一層向上させることがで
きる。
ジスト層のパターニングの際に用いる露光光を吸収する
吸光材が添加されてなるものを用いれば、上層レジスト
層を露光した際、露光光が下層レジスト層やその下の被
パターン化膜に反射し、これに起因して上層レジスト層
の露光精度が低下することが抑えることができ、これに
より得られるパターンの精度を一層向上させることがで
きる。
【0040】請求項4記載の固体撮像素子の製造方法
は、基体の遮光膜上にTi化合物からなるバッファー層
を形成し、該バッファー層上に層平坦化材からなる平坦
化層を形成し、この平坦化層の上に、前記層平坦化材よ
り反応性イオンエッチング速度が遅く、かつシリコンを
含まない材料からなる上層レジスト層を形成し、これら
を順次パターニングした後、得られたパターンをマスク
として前記バッファー層、および前記遮光膜を反応性イ
オンエッチングによりエッチングするものであるから、
請求項1の形成方法と同様に微細な開口パターンを精度
良く形成することができ、これにより感度ムラがほとん
どない高画質な固体撮像素子を製造することができると
ともに、シリコンを含有したレジストを用いることによ
って生ずる不都合を解消することができ。また、請求項
2と同様に下層レジストをオーバーエッチングした際、
バッファー層により遮光膜がエッチングされることを防
止して被パターン化膜とエッチングガスとの反応物が生
成し、これが基体上に残ることによる不都合を防止する
ことができる。さらに、得られる固体撮像素子にあって
は、その遮光膜上にTi化合物からなるバッファー層が
残ることから、このバッファー層により遮光膜上での乱
反射等を防止することができ、これにより固体撮像素子
として高画質を実現し得るものとなる。
は、基体の遮光膜上にTi化合物からなるバッファー層
を形成し、該バッファー層上に層平坦化材からなる平坦
化層を形成し、この平坦化層の上に、前記層平坦化材よ
り反応性イオンエッチング速度が遅く、かつシリコンを
含まない材料からなる上層レジスト層を形成し、これら
を順次パターニングした後、得られたパターンをマスク
として前記バッファー層、および前記遮光膜を反応性イ
オンエッチングによりエッチングするものであるから、
請求項1の形成方法と同様に微細な開口パターンを精度
良く形成することができ、これにより感度ムラがほとん
どない高画質な固体撮像素子を製造することができると
ともに、シリコンを含有したレジストを用いることによ
って生ずる不都合を解消することができ。また、請求項
2と同様に下層レジストをオーバーエッチングした際、
バッファー層により遮光膜がエッチングされることを防
止して被パターン化膜とエッチングガスとの反応物が生
成し、これが基体上に残ることによる不都合を防止する
ことができる。さらに、得られる固体撮像素子にあって
は、その遮光膜上にTi化合物からなるバッファー層が
残ることから、このバッファー層により遮光膜上での乱
反射等を防止することができ、これにより固体撮像素子
として高画質を実現し得るものとなる。
【図1】本発明を固体撮像素子の製造方法に適用した場
合の一実施例を示す工程説明図であり、(a)〜(g)
は各製造工程を説明するための要部側断面図である。
合の一実施例を示す工程説明図であり、(a)〜(g)
は各製造工程を説明するための要部側断面図である。
【図2】製造する固体撮像素子の、中間品状態における
概略構成を示す要部側断面図である。
概略構成を示す要部側断面図である。
【図3】開口幅のバラツキを示すグラフであり、(a)
は本発明品のバラツキ結果を示すグラフ、(b)は従来
品のバラツキ結果を示すグラフである。
は本発明品のバラツキ結果を示すグラフ、(b)は従来
品のバラツキ結果を示すグラフである。
【図4】(a)は本発明に係る固体撮像素子の概略構成
を示す平面図であり、(b)は(a)の要部拡大図であ
る。
を示す平面図であり、(b)は(a)の要部拡大図であ
る。
【図5】単層レジスト法による固体撮像素子の製造方法
を説明するための図であり、固体撮像素子の中間品状態
における概略構成を示す側断面図である。
を説明するための図であり、固体撮像素子の中間品状態
における概略構成を示す側断面図である。
20 半導体基板(基体) 21 段差部 22 遮光膜(被パターン化膜) 23 バッファー層(Ti化合物膜) 24 平坦化層 24a 下層パターン 25 上層レジスト層 25a 上層パターン
Claims (4)
- 【請求項1】 表層部に段差を有し、該段差を覆って表
面に被パターン化膜を形成した基体の前記被パターン化
膜に、微細パターンを形成する微細パターンの形成方法
であって、 前記基体の被パターン化膜上に層平坦化材からなる平坦
化層を形成する工程と、 この平坦化層の上に、前記層平坦化材より反応性イオン
エッチング速度が遅く、かつシリコンを含まない材料か
らなる上層レジスト層を形成し、さらにこれをパターニ
ングする工程と、 前記上層レジスト層からなるパターンをマスクとして、
前記平坦化層を反応性イオンエッチングによりエッチン
グしてパターニングする工程と、 前記上層レジスト層からなるパターンおよび前記平坦化
層からなるパターンをマスクとして前記被パターン化膜
を反応性イオンエッチングによりエッチングする工程
と、を備えてなることを特徴とする微細パターンの形成
方法。 - 【請求項2】 表層部に段差を有し、該段差を覆って表
面に被パターン化膜を形成した基体の前記被パターン化
膜に、微細パターンを形成する微細パターンの形成方法
であって、 前記基体の被パターン化膜上にTi化合物膜を形成する
工程と、 該Ti化合物膜上に層平坦化材からなる平坦化層を形成
する工程と、 この平坦化層の上に、前記層平坦化材より反応性イオン
エッチング速度が遅く、かつシリコンを含まない材料か
らなる上層レジスト層を形成し、さらにこれをパターニ
ングする工程と、 前記上層レジスト層からなるパターンをマスクとして、
前記平坦化層を反応性イオンエッチングによりエッチン
グしてパターニングする工程と、 前記上層レジスト層からなるパターンおよび前記平坦化
層からなるパターンをマスクとして前記Ti化合物膜、
および前記被パターン化膜を反応性イオンエッチングに
よりエッチングする工程と、を備えてなることを特徴と
する微細パターンの形成方法。 - 【請求項3】 前記層平坦化材として、前記上層レジス
ト層のパターニングの際に用いる露光光を吸収する吸光
材が添加されてなるものを用いることを特徴とする請求
項1又は2記載の微細パターンの形成方法。 - 【請求項4】 表層部に電極部に対応して形成された段
差を有し、該段差を覆って表面に遮光膜を形成した基体
の表層部に、前記遮光膜を開口して受光センサ部を形成
する固体撮像素子の製造方法であって、 前記基体の遮光膜上にTi化合物からなるバッファー層
を形成する工程と、 該バッファー層上に層平坦化材からなる平坦化層を形成
する工程と、 この平坦化層の上に、前記層平坦化材より反応性イオン
エッチング速度が遅く、かつシリコンを含まない材料か
らなる上層レジスト層を形成し、さらにこれをパターニ
ングする工程と、 前記上層レジスト層からなるパターンをマスクとして、
前記平坦化層を反応性イオンエッチングによりエッチン
グしてパターニングする工程と、 前記上層レジスト層からなるパターンおよび前記平坦化
層からなるパターンをマスクとして前記バッファー層、
および前記遮光膜を反応性イオンエッチングによりエッ
チングする工程と、を備えてなることを特徴とする固体
撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7021502A JPH08222543A (ja) | 1995-02-09 | 1995-02-09 | 微細パターンの形成方法および固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7021502A JPH08222543A (ja) | 1995-02-09 | 1995-02-09 | 微細パターンの形成方法および固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08222543A true JPH08222543A (ja) | 1996-08-30 |
Family
ID=12056753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7021502A Pending JPH08222543A (ja) | 1995-02-09 | 1995-02-09 | 微細パターンの形成方法および固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08222543A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166355A (ja) * | 2006-12-27 | 2008-07-17 | Tokyo Electron Ltd | 基板の処理方法、基板の処理システム及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体 |
JP2009164248A (ja) * | 2007-12-28 | 2009-07-23 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
JP2011022547A (ja) * | 2009-06-17 | 2011-02-03 | Sumitomo Electric Ind Ltd | 回折格子の形成方法 |
-
1995
- 1995-02-09 JP JP7021502A patent/JPH08222543A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166355A (ja) * | 2006-12-27 | 2008-07-17 | Tokyo Electron Ltd | 基板の処理方法、基板の処理システム及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体 |
US8083959B2 (en) | 2006-12-27 | 2011-12-27 | Tokyo Electron Limited | Substrate processing method, substrate processing system, and computer-readable storage medium |
JP2009164248A (ja) * | 2007-12-28 | 2009-07-23 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
JP2011022547A (ja) * | 2009-06-17 | 2011-02-03 | Sumitomo Electric Ind Ltd | 回折格子の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6136679A (en) | Gate micro-patterning process | |
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
KR100216315B1 (ko) | 에칭동안에 균일한 포토레지스트 로딩을 제공하고 형상 언더커트를 최소화하는 다중층 포토레지스트 에칭방법 | |
JP2553078B2 (ja) | マスク形成方法 | |
JPH08255752A (ja) | 反射防止被膜を有する半導体素子およびその製造方法 | |
TWI716490B (zh) | 固態攝影元件之製造方法及固態攝影元件、以及彩色濾光片之製造方法及彩色濾光片 | |
US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
US20200258929A1 (en) | Solid-state imaging device and method of manufacturing the same | |
US5922516A (en) | Bi-layer silylation process | |
EP3614436B1 (en) | Solid-state imaging element and method for manufacturing solid-state imaging element | |
WO2018123884A1 (ja) | 固体撮像素子及びその製造方法 | |
JP2019200279A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
US7935988B2 (en) | Method of manufacturing solid state imaging device, solid state imaging device, and camera using solid state imaging device | |
JPH08222543A (ja) | 微細パターンの形成方法および固体撮像素子の製造方法 | |
JP2003229551A (ja) | 固体撮像装置の製造方法 | |
KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
US6544885B1 (en) | Polished hard mask process for conductor layer patterning | |
JP3109059B2 (ja) | ドライエッチング方法 | |
JPH10261628A (ja) | 半導体素子のコンタクトホール製造方法 | |
JP2001326173A (ja) | パターン形成方法 | |
KR20070087728A (ko) | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 | |
KR100214277B1 (ko) | 셀 어퍼쳐 제조방법과 반도체소자의 미세패턴 형성방법 | |
JPH09139484A (ja) | 固体撮像素子の製造方法 | |
JPH1032190A (ja) | 半導体装置の製造方法 | |
JP7508779B2 (ja) | 固体撮像素子およびその製造方法 |