JP4520777B2 - 半導体光素子の製造方法 - Google Patents

半導体光素子の製造方法 Download PDF

Info

Publication number
JP4520777B2
JP4520777B2 JP2004189231A JP2004189231A JP4520777B2 JP 4520777 B2 JP4520777 B2 JP 4520777B2 JP 2004189231 A JP2004189231 A JP 2004189231A JP 2004189231 A JP2004189231 A JP 2004189231A JP 4520777 B2 JP4520777 B2 JP 4520777B2
Authority
JP
Japan
Prior art keywords
fluorine
organic material
semiconductor substrate
ridge waveguide
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004189231A
Other languages
English (en)
Other versions
JP2006013183A (ja
Inventor
康 佐久間
勝也 元田
憲治 内田
隆 鷲野
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP2004189231A priority Critical patent/JP4520777B2/ja
Priority to KR1020040116060A priority patent/KR100594529B1/ko
Priority to US11/031,003 priority patent/US7279349B2/en
Priority to DE102005001260A priority patent/DE102005001260B4/de
Publication of JP2006013183A publication Critical patent/JP2006013183A/ja
Application granted granted Critical
Publication of JP4520777B2 publication Critical patent/JP4520777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/12097Ridge, rib or the like

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は光通信分野等に関わる半導体光素子、及びその製造方法に関する。
近年、光通信の伝送速度の高速化が進んでいる。伝送速度10Gbit/sを超えるような半導体光素子を実現するためには、半導体光素子に付随する寄生容量を低減することが重要である。
ここで、従来の半導体光素子の構造及びその製法の例について、説明する。伝送速度10Gbit/sの半導体レーザは、図10に示すように、InP基板上101に形成された半導体メサを有しており、この半導体メサを平坦化するため両脇をFe―InP半導体102で埋込んでいる。この埋込み成長は、通常600℃前後の高温で行われるため、半導体メサ部からFe―InP層102へのドーパント(例えばZnなど)の熱拡散103が起こる。また、パッド電極104は誘電率12.6のFe―InP半導体102上に形成されている。このため、寄生容量はPIN接合容量105、逆メサ(逆台形)断面構造の両脇の拡散容量106、及びパッド容量107から形成される。
この半導体光素子に付随する寄生容量を低減するため、例えば図11に示すように、逆メサ断面構造の両脇を誘電率3.6のポリイミド樹脂201で埋込んだリッジ構造が提案されている。この構造では、ドーパントの熱拡散103が無く、誘電率の低いポリイミド樹脂201上にパッド電極104を形成するため寄生容量を大幅に低減することができる。
このメサ断面構造の両脇のポリイミド樹脂は、ドライエッチング装置を用いたエッチバック法により平坦化される。エッチバック法とは、ドライエッチング方法の1種であり、レジストなどのマスク材を用いずに、ドライエッチングの方向性のみで半導体基板表面の凹凸を平坦化する技術である。
図12に、上記リッジ両脇をポリイミド樹脂201にて埋込んだInP系リッジ導波路型半導体レーザの作製フローを示す。また、図12の作製フローに使用される従来のドライエッチング装置を図13に示す。
まず、光導波路を形成するためInP基板101上に活性層401、InPクラッド層402、コンタクト層403を含む多層構造を形成した後、CVD酸化膜100nm(以下SiO膜と称する)404をマスクとして、コンタクト層403をストライプ幅2.0μm、ストライプ両脇の溝幅10μmのストライプ構造に加工する(図12(A))。続いて、塩酸と燐酸の混合液によるウェットエッチングを用いてInPクラッド層402をエッチングし、図12(B)に示すような逆メサ断面形状のリッジ導波路を形成する。その後、CVD法により厚さ0.5μmのパッシベーション膜405を基板全体に形成する。次に、ポリイミド樹脂201を基板全体に塗布する(図12(C))。
その後、図13に示すドライエッチング装置を使用し、フッ素系ガスを添加した酸素/アルゴン混合ガスを用いたエッチバック法により、リッジ両脇の溝部のポリイミド樹脂201を平坦化すると同時に、リッジ導波路両脇の溝部以外のポリイミド樹脂201を完全に除去する(図12(D))。
ここで、図13に示すドライエッチング装置は、設置された反応室501を備え、その中には、半導体基板502またはウェハ搬送用トレー503のホルダを兼ねた下部電極504及び下部電極504に対向配置された上部電極505を備えている。下部電極504及び上部電極505は、該両電極間に導入される反応ガスに高周波電力や直流電力を印加してプラズマ化させるための電力印加電極として使用され、図示の例では、下部電極504にマッチングボックス506を介して高周波電源507が接続されている。反応室501には、開閉バルブ508を介して排気ポンプを接続した排気装置509が敷設されているとともに、ガス供給部を配管接続してある。ガス供給部には、ガス流量計510及び開閉バルブ511を介して、所要量の反応ガスを供給する酸素ボンベ512、アルゴンボンベ513及びフッ素系ガスボンベ514が含まれている。また、ガスボンベは安全のため、シリンダキャビネット内に設置されている。反応室501には、さらに、ウェハ搬送用の準備室515が付設されており、反応室501を大気に晒すことなくウェハを搬送することができる。
次に、電流注入領域リッジ導波路におけるパッシベーション膜405を除去する。この際、コンタクト層上部に針状の反応生成物406が残留しているとエッチングムラの原因となり、素子抵抗増加の要因となる。その後、EB蒸着法によりTi/Pt/Auから成る厚さ1μm程度の上部電極407を形成する。次いで、イオンミリングにより上部電極407をパターニングした後、裏面研磨、下部電極408の形成、電極アロイ等の工程を経る(図12(E))。これらの工程を経た後、ウェハを200μmキャビティのバー状に劈開し、劈開面に反射保護膜を形成した後、チップ状に素子を分離する。
一方、特許文献1には、エッチング装置において、被処理体を載置する電極をエネルギー線から遮蔽するカバー部材を、テフロン(登録商標)等の含フッ素樹脂により形成することにより、SiO膜系のエッチングの高速化を図ったものが開示されている。
特開平3−177020号公報
一般的にドライエッチング方法は、エッチング終了後の半導体基板表面やマスク材料にエッチング中に生成された反応生成物が堆積することが知られており、半導体結晶や酸化膜などのドライエッチングでは、エッチング終了後、酸素プラズマアッシングや濃硫酸浸漬(ウェットエッチング)などの後処理を行い半導体基板上の反応生成物を除去している。
一方、有機材料膜のエッチバック法では、反応生成物の除去に用いられている酸素プラズマアッシングや濃硫酸浸漬(ウェットエッチング)を行った場合、有機材料膜自体が等方的にエッチングされ平坦な埋込みができなくなる。このため、エッチング終了後に反応生成物を除去することが困難であり、半導体基板上のメサ上部及びパッド電極下のポリイミド樹脂上に反応生成物が残留し、コンタクト抵抗不良や信頼性低下の要因となっていた。
この問題の対策として、ドライエッチング中に反応生成物を除去する方法として、ドライエッチング装置の主エッチングガスである酸素/アルゴン混合ガスの他に、微量のフルオロカーボンガス(以下、フッ素系ガスと称する)を添加し、反応生成物中のシリコンとフッ素を反応させSiFxの形で除去する方法が用いられてきた。
反応生成物の生成量を制御することは困難であり、完全に除去するためにはフッ素系ガスの添加量を増加させる必要がある。この場合、半導体基板の表面保護膜に用いている酸化膜がエッチングされる問題があることから、フッ素系ガスを用いた方法のみでは、半導体基板上に堆積した反応生成物を均一に除去することはできず、コンタクト抵抗不良や信頼性低下等による歩留り低下を生じさせていた。すなわち、フッ素系ガスを用いた方法により作製した半導体光素子は、半導体基板の一部で、コンタクト層403とポリイミド樹脂201上に反応生成物406が残留したままとなり(図12(D))、上部電極407とのコンタクトが十分に取れず素子抵抗増加によるしきい値不良や信頼性低下等、歩留り低下の要因となっていた。
また、この方法では、シリンダキャビネット、ガスボンベ、ガス流量計、開閉バルブ等のガス供給部の整備が必要であり製造コストの上昇を招くという問題がある。さらに、フッ素系ガスは高い温暖化係数を持つ温室効果ガスであり、プラズマ中で分離されずに残ったフッ素系ガスが除害装置で完全に除去されずに大気中に放出され、地球温暖化の要因の一つとなっている。
一方、特許文献1に記載されたものは、構成の一部に有機材料膜を含む半導体光素子の製造過程におけるエッチングに関しての検討がなされていない。
そこで、本発明の主な目的は、構成の一部に有機材料膜を含む半導体光素子の製造方法において、半導体基板上の反応生成物を高効率で、簡便かつ安定的に除去し、高品質な半導体光素子を提供し得る方法を提供することである。
前記目的を達成するために、本発明の半導体光素子の製造方法は、半導体基板上にリッジ導波路を形成する工程と、前記リッジ導波路を含む前記半導体基板上にパッシベーション膜を形成する工程と、該パッシベーション膜上に有機材料膜を形成する工程と、前記半導体基板をドライエッチング装置の下部電極に載置してエッチングにより前記リッジ導波路の溝部以外の前記有機材料膜を除去すると共に、前記下部電極の基板載置面の外側周辺に配置されたフッ素含有部材からプラズマ中に生成されるフッ素ラジカルにより、前記有機材料膜の除去に伴い前記半導体基板上に堆積する反応生成物を除去する工程と、該有機材料膜除去の工程に引き続いて、ドライエッチングにより前記パッシベーション膜を除去する工程と、前記パッシベーション膜の除去された領域に電極を形成する工程、とを含むことを特徴とする。
本発明の半導体光素子の製造方法によれば、半導体光素子の有機材料膜のドライエッチング工程において、ドライエッチング装置の下部電極またはウェハ搬送用トレー上に設置された半導体基板(以下、特に区別の必要のないときは単に下部電極と称する)の周辺に、あらかじめフッ素を含有した部材を設け、部材自体からプラズマ中にフッ素(フッ素ラジカル)を生成させる。
本発明の半導体光素子の製造方法によれば、上記ドライエッチング工程において、主エッチングガスとして、酸素/アルゴン混合ガスを使用し、フッ素系ガスを使用しないことを特徴とする。
本発明により、有機材料膜のエッチバック工程時に、半導体基板上の反応生成物が効率良く均一に除去される。そのため、次工程の上部電極形成では、コンタクト層と上部電極とのコンタクトを十分に取れる。従って、素子抵抗増加によるしきい値不良や信頼性低下等、歩留り低下という問題は生じない。
よって、本発明によれば、反応生成物の除去効率を向上させることができ、信頼性の高い高品質な半導体光素子を提供することができる。
本発明によれば、フッ素を含んだ部材から生成されるフッ素ラジカルの作用により、従来の方法であるフッ素系ガスのみを用いた場合より反応生成物を効率良く安定に除去することができる。
また、本発明の他の態様によれば、フッ素系ガスを用いず固体材料のみを用いるため、従来のフッ素系ガスを使用した反応生成物の除去に比べ、温室効果ガスであるフッ素系ガスの1ヶ月当たりの使用量を20リットル/月からゼロとすることができる。また、ガスボンベ、シリンダキャビネット、ガス流量計、開閉バルブ類が不要、運搬が容易となり簡便且つ安全で低コストに半導体光素子を製造することができる。
さらにこの方法で製造された半導体光素子を用いることにより光通信システムの大容量化を実現することができる。
以下、本発明を、実施例により詳細に説明する。
図1〜図5により、本発明の実施例1を説明する。
図1は、本発明の方法により製造される、InP系リッジ導波路型半導体レーザの全体構成を示す斜視図である。この半導体レーザは、光導波路を形成するためInP基板101上に活性層401、InPクラッド層402、コンタクト層403を含む多層構造が形成され、コンタクト層403が幅2.0μm、両脇の溝幅10μmのストライプ構造に加工される。InPクラッド層402は、逆メサ断面形状のリッジ導波路に形成される。厚さ0.5μmのパッシベーション膜405が基板全体に形成されている。リッジ両脇の溝部に平坦化されたポリイミド樹脂201がある。厚さ1μm程度の上部電極407は、Ti/Pt/Auから成る。408は下部電極である。
図2は、本発明の実施形態1による図1の半導体レーザの製造方法に使用されるドライエッチング装置の概略図である。このドライエッチング装置は、反応室501の中に、半導体基板502またはウェハ搬送用トレー503のホルダを兼ねた下部電極504、及びこの下部電極504に対向配置された上部電極505を備えている。下部電極504にマッチングボックス506を介して高周波電源507が接続されている。反応室501には、開閉バルブ508を介して排気ポンプを接続した排気装置509が敷設されているとともに、ガス供給部を配管接続してある。ガス供給部には、ガス流量計510及び開閉バルブ511を介して、所要量の反応ガスを供給する酸素ボンベ512、アルゴンボンベ513及びフッ素系ガスボンベ514が含まれている。また、ガスボンベは安全のため、シリンダキャビネット内に設置されている。ドライエッチング装置の下部電極504またはウェハ搬送用トレー503上に設置された半導体基板502の周辺には、あらかじめフッ素を含有した部材601が配置されている。
ここで、フッ素を含有した部材601としては、形状の形成が容易であるエンジニアプラスチック(例えばテフロン)を用いるのが良い。
図3に、図1に示す半導体レーザ、すなわちリッジ両脇をポリイミド樹脂201にて埋込んだ、InP系リッジ導波路型半導体レーザの作製フローを示す。
まず、光導波路を形成するためInP基板101上に活性層401、InPクラッド層402、コンタクト層403を含む多層構造を形成した後、CVD酸化膜100nm(以下SiO膜と称する)404をマスクとして、コンタクト層403をストライプ幅2.0μm、ストライプ両脇の溝幅10μmのストライプ構造に加工する(図3(A))。続いて、塩酸と燐酸の混合液によるウェットエッチングを用いてInPクラッド層402をエッチングし、図3(B)に示すような逆メサ断面形状のリッジ導波路を形成する。その後、CVD法により厚さ0.5μmのパッシベーション膜405を基板全体に形成する。次に、ポリイミド樹脂201を基板全体に塗布する(図3(C))。
その後、図2に示すドライエッチング装置を使用し、フッ素系ガスを添加した酸素/アルゴン混合ガスを用いたエッチバック法により、リッジ両脇の溝部のポリイミド樹脂201を平坦化すると同時に、リッジ導波路両脇の溝部以外のポリイミド樹脂201を完全に除去する(図3(D))。
次に、電流注入領域リッジ導波路におけるパッシベーション膜405を除去する。その後、EB蒸着法によりTi/Pt/Auから成る厚さ1μm程度の上部電極407を形成する。次いで、イオンミリングにより上部電極407をパターニングした後、裏面研磨、下部電極408の形成、電極アロイ等の工程を経る(図3(E))。これらの工程を経た後、ウェハを200μmキャビティのバー状に劈開し、劈開面に反射保護膜を形成した後、チップ状に素子を分離する。
こうして作製されたリッジ導波路型半導体レーザが、図1に示すものである。
本発明では、ポリイミド樹脂のエッチバック工程(図3(D))を、図2のドライエッチング装置において行うことが特徴の1つである。
図4は、図2のドライエッチング装置の電極部分を拡大して示した図である。ドライエッチング装置の下部電極504またはウェハ搬送用トレー503上に設置された半導体基板502の周辺には、あらかじめフッ素を含有した部材、例えばテフロン材601が配置されている。
フッ素を含有した部材は、半導体基板周辺に添って例えばリング状に、配置される。すなわち、図5に示すように、下部電極の周辺またはウェハ搬送用トレー上503の半導体基板502周辺に、リング状のテフロン材601を配置する。
テフロン材601の高さHTは、半導体基板502の高さHSよりも十分に高い。一例をあげれば、HSが500μmであるのに対して、HTは20mmである。また、リング状のテフロン材601の半径方向の厚みは、例えば10mmである。また、リング状テフロン材601の直径D2は、半導体基板502の直径D1より1cm以内の範囲で大きいことが望ましい。すなわち、テフロン材601の内周と半導体基板502の外周とのギャップGは小さくしてある。一例をあげれば、半導体基板502の直径が50mmであるのに対して、Gは0〜5mmである。
これにより、フッ素ラジカルF*の供給が半導体基板面内で均一となり、反応生成物をより安定に除去することができる。
本発明によれば、半導体基板502の周辺にリング状のテフロン材601が配置されていることで、フッ素系ガスを用いたポリイミド樹脂のエッチバック工程のドライエッチング中に、ArイオンやO2イオンによりテフロン表面が励起され、リング状のテフロン材601自体からもフッ素ラジカルF*が供給される。
このフッ素ラジカルF*により、半導体基板502上に堆積した反応生成物を効率良く均一に除去することができる。
Si+F* →SiF
エッチバック工程に続いて、半導体基板502上にEB蒸着法によりTi/Pt/Auから成る厚さ1μm程度の上部電極407を形成する。次いで、イオンミリングにより上部電極407をパターニングした後、裏面研磨、下部電極408の形成、電極アロイ等の工程を経る(図3(E))。これらの工程を経た後、ウェハを200μmキャビティのバー状に劈開し、劈開面に反射保護膜を形成した後、チップ状に素子を分離する。
このようにして、図11に示したような、リッジ導波路型半導体光素子が製作される。
本発明によれば、ポリイミド樹脂のエッチバック工程時に、リング状のテフロン材601からもフッ素ラジカルF*が供給されるため、半導体基板のコンタクト層403とポリイミド樹脂201上の反応生成物406が効率良く均一に除去され、反応生成物406の残留を排除できる。そのため、次工程の上部電極407形成では、コンタクト層403と上部電極407とのコンタクトを十分に取れる。従って、素子抵抗増加によるしきい値不良や信頼性低下等、歩留り低下という問題は生じない。
本実施例で作製した光素子のレーザ特性を評価した結果、しきい値電流12mAでレーザ発振しており、反応生成物残渣によるコンタクト抵抗不良や膜剥れは無く、半導体基板上の反応生成物を完全に除去できていることが確認され、素子の品質を飛躍的に向上させることができた。
なお、フッ素を含有した部材は、形状の加工が容易であるエンジニアプラスチック(例えばテフロン601)とするが、事前にフッ素がドープされたシリコン、SiCとしてもよい。また、本発明ではInP基板を用いたがSi,GaAs基板を用いても上記と全く同様の効果が得られることは言うまでもない。
この実施例は、前記実施例1において、ポリイミド樹脂のエッチバック工程時にフッ素系ガスを用いたのに代えて、フッ素を含有した部材601自体からプラズマ中に発生するフッ素(フッ素ラジカルF*)のみにより、半導体基板上に堆積した反応生成物を除去するものである。
この例に使用するドライエッチング装置の概略図を図6に示す。この装置は、下部電極5044上にリング状のテフロン材601を配置し、フッ素ガスは使用しない構造である。そのため、図2に示すドライエッチング装置において、シリンダキャビネット、ガスボンベ514、ガス流量計510、開閉バルブ511が1台ずつ不要となっている。
この方法では、フッ素系ガスを使用しないため、反応室内部材に付着した反応生成物406を完全に除去することはできない。しかし、フッ素を含有した部材自体から発生するフッ素ラジカルF*が半導体基板502周辺に高密度に存在する構造となっているため、半導体基板502上に堆積する反応生成物406は完全に除去することができる。
これより、ポリイミド樹脂のエッチバック工程時に、半導体基板のコンタクト層403とポリイミド樹脂201上の反応生成物406が効率良く均一に除去され、反応生成物406の残留を排除できる。そのため、次工程の上部電極407形成では、コンタクト層403と上部電極407とのコンタクトを十分に取れる。従って、素子抵抗増加によるしきい値不良や信頼性低下等、歩留り低下という問題は生じない。
また、地球温暖化ガスであるフッ素系ガスを使用せずに低コストで高品質な半導体光素子を得ることができる。
この実施例は、前記実施例1または2において、半導体基板の周辺に配置されるテフロンの厚さを、半導体基板502の厚さより厚くするものである。これを、前記図5に基づいて説明する。
テフロン材601の厚さTtが半導体基板502の厚さTsより厚いため、テフロン601の側壁から発生するフッ素ラジカルにより半導体基板502上の反応生成物を、効率的かつ安定に除去することができる。
この実施例は、前記実施例1〜3において別部材であった下部電極またはウェハ搬送用トレーと、リング状に配置するテフロン材とが、一体化しているものである。これを、図7に基づいて説明する。
下部電極504またはウェハ搬送用トレー503に、リング状テフロン材601を固定できる溝を設ける。これにより、リング状テフロン材601の位置ずれを防止することができ、半導体基板502上の反応生成物を安定に除去することができる。
この実施例は、実施例1〜4記載の方法で製造された半導体レーザ、EA変調器701などの半導体光素子を、複数集積化したものである。この実施例によるリッジ導波路型変調器集積レーザの素子外観図を、図8に示す。このリッジ導波路型変調器集積レーザは、実施例1〜4と同様のプロセスで製造することが可能である。
本発明の方法で製造された半導体光素子を用いることにより、光通信システムの大容量化を実現することができる。
実施例6を図9に示す。この実施例は、実施例1〜4記載の方法で製造された半導体レーザ1101及び導波路受光素子1102を、光ファイバ1103が装着されたシリコン基板1104上に実装した光モジュールとして作製した例である。半導体レーザ1101及び導波路受光素子1102それぞれに、Auワイヤ1105をボンディングし、シリコン基板1104と接続している。
本発明の方法で製造された半導体光素子を用いることにより、光通信システムの大容量化を実現することができる。
以上述べた通り、本発明は、光通信の伝送容量増大の要求に応えるための高品質な半導体光素子を提供できるものであり、高速動作が可能なレーザモジュール、変調器モジュール及び光受信モジュールに利用できる。
本発明の方法により製造されるリッジ導波路型半導体レーザの素子外観図である。 本発明の実施例1のドライエッチング装置を示す概略図である。 本発明の実施例1による、InP系リッジ導波路型半導体レーザの作製フローを示す図である。 本発明の実施例1における、テフロン材及び半導体基板の断面図である。 本発明の実施例1及び3における、テフロン材配置図である。 本発明の実施例2のドライエッチング装置を示す概略図である。 本発明の実施例4を示す、テフロン材及び半導体基板の断面図である。 本発明の実施例5を示す、リッジ導波路型変調器集積レーザの素子外観図である。 本発明の実施例6を示す、本発明に係る半導体レーザを実装した光モジュールを示す図である。 従来例になる埋込みヘテロ型半導体光素子の、メサストライプ方向に対する断面図である。 本発明及び従来例の対象とするリッジ導波路型半導体光素子の、メサストライプ方向に対する断面図である。 従来例になるリッジ導波路型半導体レーザの、作製フロー図である。 従来例になるフッ素ガスを使用したドライエッチング装置を示す概略である。
符号の説明
101…InP基板、102…Fe−InP半導体、103…Zn拡散、104…パッド電極、105…PIN接合容量、106…メサ両脇の拡散容量、107…パッド容量、201…ポリイミド樹脂、401…活性層、402…InPクラッド層、403…コンタクト層、404…CVD酸化膜、405…パッシベーション膜、406…反応生成物、407…上部電極、408…下部電極、501…反応室、502…半導体基板、503…ウェハ搬送用トレー、504…下部電極、505…上部電極、506…マッチングボックス、507…高周波電源、808…開閉バルブ、509…排気装置、510…ガス流量計、511…開閉バルブ、512…酸素ボンベ、513…アルゴンボンベ、514…フッ素系ガスボンベ、515…準備室、601…フッ素を含有した部材(テフロン)、701…EA変調器、1101…半導体レーザ、1102…導波路受光素子、1103…光ファイバ、1104…シリコン基板、1105…Auワイヤ。

Claims (7)

  1. 半導体基板上にリッジ導波路を形成する工程と、
    前記リッジ導波路を含む前記半導体基板上にパッシベーション膜を形成する工程と、
    該パッシベーション膜上に有機材料膜を形成する工程と、
    前記半導体基板を、ドライエッチング装置の基板載置面の外側周辺にフッ素含有部材が配置された下部電極に載置し、フッ素系ガスを用いたプラズマによるエッチングにより前記リッジ導波路の溝部以外の前記有機材料膜を除去しながら、前記フッ素含有部材から前記プラズマ中に生成されるフッ素ラジカルにより前記有機材料膜の除去に伴い前記半導体基板上に堆積する反応生成物を除去する工程と、
    該有機材料膜除去の工程に引き続いて、ドライエッチングにより前記リッジ導波路における前記パッシベーション膜を除去する工程と、
    前記パッシベーション膜の除去された領域に電極を形成する工程、
    とを含むことを特徴とする半導体光素子の製造方法。
  2. 導体基板上に逆メサ断面形状のリッジ導波路を形成する工程と、
    前記半導体基板上にパッシベーション膜を形成し、該パッシベーション膜上の前記逆メサ断面形状の両脇を挟む有機材料膜を形成する工程と、
    前記半導体基板を、ドライエッチング装置の基板載置面の外側周辺にフッ素含有部材が配置された下部電極に載置し、フッ素系ガスを用いたプラズマによるエッチングにより前記リッジ導波路両脇の溝部の前記有機材料膜を平坦化しつつ前記溝部以外の前記有機材料膜を除去しながら、前記フッ素含有部材から前記プラズマ中に生成されるフッ素ラジカルにより前記有機材料膜の除去に伴い前記半導体基板上に堆積する反応生成物を除去する工程と、
    該有機材料膜および反応生成物の除去工程に引き続いて、ドライエッチングにより前記リッジ導波路における前記パッシベーション膜を除去する工程と、
    前記リッジ導波路に接続される上部電極を形成する工程とを含むことを特徴とする半導体光素子の製造方法。
  3. 請求項1または2において、前記有機材料膜がポリイミド樹脂であることを特徴とする半導体光素子の製造方法。
  4. 請求項1または2において、前記フッ素を含有した部材の主材料が、エンジニアプラスチックなどの有機材料であることを特徴とする半導体光素子の製造方法。
  5. 請求項1または2において、前記フッ素を含有した部材の主材料が、シリコンまたはSiCであることを特徴とする半導体光素子の製造方法。
  6. 請求項1または2において、前記フッ素を含有した部材を前記下部電極の基板載置面の周辺にリング状に配置することを特徴とする半導体光素子の製造方法。
  7. 請求項1または2において、前記下部電極と前記フッ素を含有した部材が一体化していることを特徴とする半導体光素子の製造方法。
JP2004189231A 2004-06-28 2004-06-28 半導体光素子の製造方法 Expired - Lifetime JP4520777B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004189231A JP4520777B2 (ja) 2004-06-28 2004-06-28 半導体光素子の製造方法
KR1020040116060A KR100594529B1 (ko) 2004-06-28 2004-12-30 반도체 광 소자와 그 제조 방법
US11/031,003 US7279349B2 (en) 2004-06-28 2005-01-10 Semiconductor optical device and manufacturing method thereof
DE102005001260A DE102005001260B4 (de) 2004-06-28 2005-01-11 Optische Halbleiterbauteile und Herstellverfahren für diese

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004189231A JP4520777B2 (ja) 2004-06-28 2004-06-28 半導体光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006013183A JP2006013183A (ja) 2006-01-12
JP4520777B2 true JP4520777B2 (ja) 2010-08-11

Family

ID=35505833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004189231A Expired - Lifetime JP4520777B2 (ja) 2004-06-28 2004-06-28 半導体光素子の製造方法

Country Status (4)

Country Link
US (1) US7279349B2 (ja)
JP (1) JP4520777B2 (ja)
KR (1) KR100594529B1 (ja)
DE (1) DE102005001260B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273492A (ja) * 2006-03-30 2007-10-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP5001760B2 (ja) * 2007-09-10 2012-08-15 日本オプネクスト株式会社 半導体素子の製造方法
CN101882756A (zh) * 2010-06-02 2010-11-10 中国科学院半导体研究所 聚酰亚胺填埋双沟脊型器件沟道的制作方法
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US12068135B2 (en) * 2021-02-12 2024-08-20 Applied Materials, Inc. Fast gas exchange apparatus, system, and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175525A (ja) * 1984-09-12 1986-04-17 Mitsubishi Electric Corp 微細加工方法
JPS61160937A (ja) * 1985-01-09 1986-07-21 Nec Corp 反応性イオンエツチングパタ−ン形成方法
JPH1026710A (ja) * 1996-07-11 1998-01-27 Hitachi Ltd 導波路型光素子及びこれを用いた光送信モジュール並びに集積化光導波素子
JP2004031509A (ja) * 2002-06-24 2004-01-29 Ulvac Japan Ltd マイクロ波を用いた大気圧プラズマ処理方法及び装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666298B2 (ja) * 1983-02-03 1994-08-24 日電アネルバ株式会社 ドライエッチング装置
JP3024148B2 (ja) 1989-12-05 2000-03-21 ソニー株式会社 エッチング装置
JPH08220358A (ja) * 1995-02-09 1996-08-30 Hitachi Ltd 導波路型光素子
TW484187B (en) * 2000-02-14 2002-04-21 Tokyo Electron Ltd Apparatus and method for plasma treatment
JP4238508B2 (ja) * 2001-09-28 2009-03-18 沖電気工業株式会社 光導波路型素子およびその製造方法
US6767844B2 (en) * 2002-07-03 2004-07-27 Taiwan Semiconductor Manufacturing Co., Ltd Plasma chamber equipped with temperature-controlled focus ring and method of operating

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175525A (ja) * 1984-09-12 1986-04-17 Mitsubishi Electric Corp 微細加工方法
JPS61160937A (ja) * 1985-01-09 1986-07-21 Nec Corp 反応性イオンエツチングパタ−ン形成方法
JPH1026710A (ja) * 1996-07-11 1998-01-27 Hitachi Ltd 導波路型光素子及びこれを用いた光送信モジュール並びに集積化光導波素子
JP2004031509A (ja) * 2002-06-24 2004-01-29 Ulvac Japan Ltd マイクロ波を用いた大気圧プラズマ処理方法及び装置

Also Published As

Publication number Publication date
DE102005001260A1 (de) 2006-02-02
US20050286828A1 (en) 2005-12-29
JP2006013183A (ja) 2006-01-12
US7279349B2 (en) 2007-10-09
KR20060001810A (ko) 2006-01-06
DE102005001260B4 (de) 2009-06-18
KR100594529B1 (ko) 2006-06-30

Similar Documents

Publication Publication Date Title
US7582908B2 (en) Nitride semiconductor device and manufacturing method thereof
CN1983751B (zh) 氮化物半导体激光元件及其制造方法
JP3449535B2 (ja) 半導体素子の製造方法
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP5655443B2 (ja) 無機化合物膜のエッチング方法および半導体光素子の製造方法
US20020187579A1 (en) Method for manufacturing a semiconductor optical functional device
US7977129B2 (en) Method for manufacturing semiconductor optical device
US7279349B2 (en) Semiconductor optical device and manufacturing method thereof
JP2003229635A (ja) 半導体光集積素子
JP4483728B2 (ja) 半導体光デバイスの製造方法
US7723138B2 (en) Method of fabricating a semiconductor optical device
JP5297892B2 (ja) 光半導体装置、及びその製造方法
JP2003243773A (ja) 半導体発光素子の製造方法および半導体発光素子
US7553774B2 (en) Method of fabricating semiconductor optical device
JP2006128491A (ja) 半導体レーザ素子の製造方法
JP2008053630A (ja) 半導体レーザ素子の製造方法
JP3987029B2 (ja) 半導体光素子の製造方法および半導体光素子
JP2007049007A (ja) 半導体レーザ素子およびその製造方法
JPH07111361A (ja) 埋込型半導体レーザ素子及びその製造方法
JP2013077797A (ja) 半導体レーザおよびその製造方法
JP2000068591A (ja) 半導体レーザ装置及びその製造方法
US7498613B2 (en) Method of providing electrical separation in integrated devices and related device
KR100248431B1 (ko) 방열구조를 갖는 고출력 반도체 레이저
JP2009117616A (ja) 半導体光素子を作製する方法
JP2002318117A (ja) 半導体リングレーザジャイロ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4520777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250