KR20060001810A - 반도체 광 소자와 그 제조 방법 - Google Patents

반도체 광 소자와 그 제조 방법 Download PDF

Info

Publication number
KR20060001810A
KR20060001810A KR1020040116060A KR20040116060A KR20060001810A KR 20060001810 A KR20060001810 A KR 20060001810A KR 1020040116060 A KR1020040116060 A KR 1020040116060A KR 20040116060 A KR20040116060 A KR 20040116060A KR 20060001810 A KR20060001810 A KR 20060001810A
Authority
KR
South Korea
Prior art keywords
semiconductor
fluorine
organic material
manufacturing
optical element
Prior art date
Application number
KR1020040116060A
Other languages
English (en)
Other versions
KR100594529B1 (ko
Inventor
사꾸마야스시
모또다가쯔야
우찌다겐지
와시노류우
Original Assignee
니혼 오프네크스토 가부시키카이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 오프네크스토 가부시키카이샤 filed Critical 니혼 오프네크스토 가부시키카이샤
Publication of KR20060001810A publication Critical patent/KR20060001810A/ko
Application granted granted Critical
Publication of KR100594529B1 publication Critical patent/KR100594529B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

유기 재료막의 드라이 에칭 공정에 있어서, 반응 생성물을 제거할 목적으로 에칭 가스에 첨가되어 있는 불소계 가스 외에, 하부 전극 또는 웨이퍼 반송용 트레이 상에 설치된 반도체 기판의 주변에 불소를 함유한 부재를 설치하고, 부재 자체로부터 플라즈마 속에 불소(불소 래디컬)를 생성시킨다. 이에 의해, 반도체 기판 상에 퇴적한 반응 생성물을 효율적이면서 안정적으로 제거할 수 있다.
열 확산, 패드 전극, 폴리이미드 수지, 컨택트층, 반응실

Description

반도체 광 소자와 그 제조 방법 {Semiconductor Light Element and Method for Manufacturing the Same}
도1은 본 발명의 방법에 의해 제조되는 리지 도파로형 반도체 레이저의 소자 외관도.
도2는 본 발명의 제1 실시예의 드라이 에칭 장치를 도시하는 개략도.
도3은 본 발명의 제1 실시예에 의한, InP계 리지 도파로형 반도체 레이저의 제작 흐름을 도시하는 도면.
도4는 본 발명의 제1 실시예에 있어서의, 테플론재 및 반도체 기판의 단면도.
도5는 본 발명의 제1 실시예 및 제3 실시예에 있어서의, 테플론재 배치도.
도6은 본 발명의 제2 실시예의 드라이 에칭 장치를 도시하는 개략도.
도7은 본 발명의 제4 실시예를 나타낸 테플론재 및 반도체 기판의 단면도.
도8은 본 발명의 제5 실시예를 나타낸 리지 도파로형 변조기 집적 레이저의 소자 외관도.
도9는 본 발명의 제6 실시예를 나타낸 본 발명에 관한 반도체 레이저를 실장한 광 모듈을 도시하는 도면.
도10은 종래예가 되는 매립 헤테로형 반도체 광 소자의 메사 스트라이프 방 향에 대한 단면도.
도11은 본 발명 및 종래예가 대상이 되는 리지 도파로형 반도체 광 소자의 메사 스트라이프 방향에 대한 단면도.
도12는 종래예가 되는 리지 도파로형 반도체 레이저의 제작 흐름도.
도13은 종래예가 되는 불소 가스를 사용한 드라이 에칭 장치를 도시하는 개략도.
<도면의 주요 부분에 대한 부호의 설명>
101 : InP 기판
102 : Fe-InP 반도체
103 : 열 확산
104 : 패드 전극
105 : PIN 접합 용량
106 : 확산 용량
107 : 패드 용량
201 : 폴리이미드 수지
401 : 활성층
402 : InP 클래드층
403 : 컨택트층
404 : CVD 산화막
405 : 부동태화 막
406 : 반응 생성물
407 : 상부 전극
408 : 하부 전극
501 : 반응실
502 : 반도체 기판
503 : 웨이퍼 반송용 트레이
504 : 하부 전극
506 : 상부 전극
507 : 고주파 전원
508 : 개폐 밸브
509 : 배기 장치
510 : 가스 유량계
511 : 개폐 밸브
512 : 산소 봄베
513 : 아르곤 봄베
514 : 불소계 가스 봄베
515 : 준비실
본 발명은 광 통신 분야 등에 관하는 반도체 광 소자 및 그 제조 방법에 관한 것이다.
최근, 광 통신의 전송 속도의 고속화가 진행되고 있다. 전송 속도 10 Gbit/s를 넘는 반도체 광 소자를 실현하기 위해서는, 반도체 광 소자에 부수하는 기생 용량을 저감하는 것이 중요하다.
여기서, 종래의 반도체 광 소자의 구조 및 그 제법의 예에 대해 설명한다. 전송 속도 10 Gbit/s의 반도체 레이저는, 도10에 도시한 바와 같이 InP 기판(101) 상에 형성된 반도체 메사를 갖고 있고, 이 반도체 메사를 평탄화하기 위해 양 옆을 Fe-InP 반도체(102)로 매립하고 있다. 이 매립 성장은, 통상 600 ℃ 전후의 고온으로 행해지기 때문에, 반도체 메사부로부터 Fe-InP층(102)으로의 도우펀트(예를 들어 Zn 등)의 열 확산(103)이 발생된다. 또한, 패드 전극(104)은 유전율 12.6의 Fe-InP 반도체(102) 상에 형성되어 있다. 이로 인해, 기생 용량은 PIN 접합 용량(105), 역 메사(역 사다리꼴) 단면 구조의 양 옆의 확산 용량(106) 및 패드 용량(107)으로부터 형성된다.
이 반도체 광 소자에 부수하는 기생 용량을 저감하기 위해, 예를 들어 도11에 도시한 바와 같이 역 메사 단면 구조의 양 옆을 유전율 3.6의 폴리이미드 수지(201)로 매립한 리지(ridge) 구조가 제안되어 있다. 이 구조에서는, 도우펀트의 열 확산(103)이 없고, 유전율이 낮은 폴리이미드 수지(201) 상에 패드 전극(104)을 형성하기 때문에 기생 용량을 대폭 저감할 수 있다.
이 메사 단면 구조의 양 옆의 폴리이미드 수지는, 드라이 에칭 장치를 이용 한 에치백법에 의해 평탄화된다. 에치백법이라 함은, 드라이 에칭 방법의 일종으로, 레지스트 등의 마스크재를 이용하지 않고, 드라이 에칭의 방향성만으로 반도체 기판 표면의 요철을 평탄화하는 기술이다.
도12에, 상기 리지 양 옆을 폴리이미드 수지(201)로 매립한 InP계 리지 도파로형 반도체 레이저의 제작 흐름을 도시한다. 또한, 도12의 제작 흐름에 사용되는 종래의 드라이 에칭 장치를 도13에 도시한다.
우선, 광 도파로를 형성하기 위해 InP 기판(101) 상에 활성층(401), InP 클래드층(402), 컨택트층(403)을 포함하는 다층 구조를 형성한 후 CVD 산화막(404) 100 ㎚(이하 SiO2막이라 칭함)를 마스크로 하고, 컨택트층(403)을 스트라이프 폭 2.0 ㎛, 스트라이프 양 옆의 홈 폭 10 ㎛의 스트라이프 구조로 가공한다[도12의 (a)]. 계속해서, 염산과 인산의 혼합액에 의한 습윤 에칭을 이용하여 InP 클래드층(402)을 에칭하고, 도12의 (b)에 도시한 바와 같은 역 메사 단면 형상의 리지 도파로를 형성한다. 그 후, CVD법에 의해 두께 0.5 ㎛의 부동태화 막(405)을 기판 전체로 형성한다. 다음에, 폴리이미드 수지(201)를 기판 전체에 도포한다[도12의 (c)].
그 후, 도13에 도시한 드라이 에칭 장치를 사용하여 불소계 가스를 첨가한 산소/아르곤 혼합 가스를 이용한 에치백법에 의해, 리지 양 옆의 홈부의 폴리이미드 수지(201)를 평탄화하는 동시에, 리지 도파로 양 옆의 홈부 이외의 폴리이미드 수지(201)를 완전하게 제거한다[도12의 (d)].
여기서, 도13에 도시한 드라이 에칭 장치는 설치된 반응실(501)을 구비하고, 그 중에는 반도체 기판(502) 또는 웨이퍼 반송용 트레이(503)의 홀더를 겸한 하부 전극(504) 및 하부 전극(504)에 대향 배치된 상부 전극(505)을 구비하고 있다. 하부 전극(504) 및 상부 전극(505)은, 상기 양 전극 사이에 도입되는 반응 가스에 고주파 전력이나 직류 전력을 인가하여 플라즈마화시키기 위한 전력 인가 전극으로서 사용되고, 도시한 예에서는 하부 전극(504)에 매칭 박스(506)를 통해 고주파 전원(507)이 접속되어 있다. 반응실(501)에는 개폐 밸브(508)를 통해 배기 펌프를 접속한 배기 장치(509)가 부설되어 있는 동시에, 가스 공급부를 배관 접속해 있다. 가스 공급부에는 가스 유량계(510) 및 개폐 밸브(511)를 통해, 소요량의 반응 가스를 공급하는 산소 봄베(512), 아르곤 봄베(513) 및 불소계 가스 봄베(514)가 포함되어 있다. 또한, 가스 봄베는 안전을 위해, 실린더 캐비닛 내에 설치되어 있다. 반응실(501)에는, 또한 웨이퍼 반송용의 준비실(515)이 부설되어 있고, 반응실(501)을 대기에 노출시키는 일 없이 웨이퍼를 반송할 수 있다.
다음에, 전류 주입 영역 리지 도파로에 있어서의 부동태화 막(405)을 제거한다. 이 때, 컨택트층 상부에 침상의 반응 생성물(406)이 잔류되어 있으면 에칭 불균일의 원인이 되어 소자 저항 증가의 요인이 된다. 그 후 EB 증착법에 의해 Ti/Pt/Au으로 이루어지는 두께 1 ㎛ 정도의 상부 전극(407)을 형성한다. 이어서, 이온 밀링에 의해 상부 전극(407)을 패터닝한 후 이면 연마, 하부 전극(408)의 형성, 전극 얼로이 등의 공정을 거친다[도12의 (e)]. 이러한 공정을 거친 후 웨이퍼를 200 ㎛ 캐비티의 버어 형상으로 벽개하고, 벽개면에 반사 보호막을 형성한 후 칩 형상으로 소자를 분리한다.
한편, 일본 특허 공개 평3-177020호 공보에는 에칭 장치에 있어서, 피처리체를 적재하는 전극을 에너지선으로부터 차폐하는 커버 부재를, 테플론(등록 상표) 등의 불소 함유 수지에 의해 형성함으로써, SiO2막계의 에칭의 고속화를 도모한 것이 개시되어 있다.
일반적으로 드라이 에칭 방법은, 에칭 종료 후의 반도체 기판 표면이나 마스크 재료에 에칭 속에 생성된 반응 생성물이 퇴적하는 것이 알려져 있고, 반도체 결정이나 산화막 등의 드라이 에칭에서는 에칭 종료 후 산소 플라즈마 애싱이나 농황산 침지(습윤 에칭) 등의 후처리를 행하여 반도체 기판 상의 반응 생성물을 제거하고 있다.
한편, 유기 재료막의 에치백법에서는 반응 생성물의 제거에 이용되고 있는 산소 플라즈마 애싱이나 농황산 침지(습윤 에칭)를 행한 경우, 유기 재료막 자체가 등방적으로 에칭되어 평탄한 매립을 할 수 없게 된다. 이로 인해, 에칭 종료 후에 반응 생성물을 제거하는 것이 곤란하며, 반도체 기판 상의 메사 상부 및 패드 전극 하의 폴리이미드 수지 상에 반응 생성물이 잔류되어 컨택트 저항 불량이나 신뢰성 저하의 요인으로 되어 있었다.
이 문제의 대책으로서, 드라이 에칭 속에 반응 생성물을 제거하는 방법으로서, 드라이 에칭 장치의 주요 에칭 가스인 산소/아르곤 혼합 가스 외에, 미량의 플루오로 카본 가스(이하, 불소계 가스라 칭함)를 첨가하고, 반응 생성물 중의 실리 콘과 불소를 반응시켜 SiFx의 형태로 제거하는 방법이 이용되어 왔다.
반응 생성물의 생성량을 제어하는 것은 곤란하며, 완전하게 제거하기 위해서는 불소계 가스의 첨가량을 증가시킬 필요가 있다. 이 경우, 반도체 기판의 표면 보호막에 이용하고 있는 산화막이 에칭되는 문제가 있으므로, 불소계 가스를 이용한 방법만으로서는 반도체 기판 상에 퇴적한 반응 생성물을 균일하게 제거할 수 없으며, 컨택트 저항 불량이나 신뢰성 저하 등에 의한 수율 저하를 생기게 하고 있었다. 즉, 불소계 가스를 이용한 방법에 의해 제작한 반도체 광 소자는 반도체 기판의 일부에서, 컨택트층(403)과 폴리이미드 수지(201) 상에 반응 생성물(406)이 잔류한 상태가 되고[도12의 (d)], 상부 전극(407)과의 컨택트가 충분히 떨어지지 않고 소자 저항 증가에 의한 임계치 불량이나 신뢰성 저하 등 수율 저하의 요인으로 되어 있었다.
또한, 이 방법으로는 실린더 캐비닛, 가스 봄베, 가스 유량계, 개폐 밸브 등의 가스 공급부의 정비가 필요하여 제조 비용의 상승을 초래한다는 문제가 있다. 또한, 불소계 가스는 높은 온난화 계수를 갖는 온실 효과 가스이며, 플라즈마 속에서 분리되지 않고 남은 불소계 가스가 제해 장치로 완전하게 제거되지 않아 대기 중에 방출되어 지구 온난화의 요인 중 하나가 되고 있다.
한편, 상기 일본 특허 공개 평3-177020호 공보에 기재된 것은, 구성의 일부에 유기 재료막을 포함하는 반도체 광 소자의 제조 과정에 있어서의 에칭에 관한 검토가 이루어져 있지 않다.
본 발명의 주된 목적은, 구성의 일부에 유기 재료막을 포함하는 반도체 광 소자의 제조 방법에 있어서, 반도체 기판 상의 반응 생성물을 고효율로, 간편하면서 안정적으로 제거하고, 고품질인 반도체 광 소자를 제공할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 반도체 광 소자의 제조 방법은 반도체 기판 상에 리지 도파로를 형성하는 공정과, 상기 리지 도파로를 포함하는 상기 반도체 기판 상에 부동태화 막을 형성하는 공정과, 상기 부동태화 막 상에 유기 재료막을 형성하는 공정과, 상기 반도체 기판을 드라이 에칭 장치의 하부 전극에 적재하여 에칭에 의해 상기 리지 도파로의 홈부 이외의 상기 유기 재료막을 제거하는 동시에, 상기 하부 전극의 기판 적재면의 외측 주변에 배치된 불소 함유 부재로부터 플라즈마 속에 생성되는 불소 래디컬에 의해, 상기 유기 재료막의 제거에 수반하여 상기 반도체 기판 상에 퇴적하는 반응 생성물을 제거하는 공정과, 상기 유기 재료막 제거의 공정에 이어서 드라이 에칭에 의해 상기 부동태화 막을 제거하는 공정과, 상기 부동태화 막의 제거된 영역에 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 반도체 광 소자의 제조 방법에 따르면, 반도체 광 소자의 유기 재료막의 드라이 에칭 공정에 있어서, 드라이 에칭 장치의 하부 전극 또는 웨이퍼 반송용 트레이 상에 설치된 반도체 기판(이하, 특별히 구별할 필요가 없을 때에는 간단히 하부 전극이라 칭함)의 주변에, 미리 불소를 함유한 부재를 마련하여 부재 자 체로부터 플라즈마 속에 불소(불소 래디컬)를 생성시킨다.
본 발명의 반도체 광 소자의 제조 방법에 따르면, 상기 드라이 에칭 공정에 있어서, 주요 에칭 가스로서 산소/아르곤 혼합 가스를 사용하고, 불소계 가스를 사용하지 않는 것을 특징으로 한다.
본 발명에 의해, 유기 재료막의 에치백 공정시에 반도체 기판 상의 반응 생성물이 효율적으로 균일하게 제거된다. 그로 인해, 다음 공정의 상부 전극 형성에서는 컨택트층과 상부 전극과의 컨택트가 충분히 떨어진다. 따라서, 소자 저항 증가에 의한 임계치 불량이나 신뢰성 저하 등 수율 저하라는 문제는 발생하지 않는다.
따라서, 본 발명에 따르면 반응 생성물의 제거 효율을 향상시킬 수 있어, 신뢰성이 높은 고품질인 반도체 광 소자를 제공할 수 있다.
본 발명에 따르면, 불소를 포함한 부재로부터 생성되는 불소 래디컬의 작용에 의해, 종래의 방법인 불소계 가스만을 이용한 경우보다 반응 생성물을 효율적으로 안정적으로 제거할 수 있다.
또한, 본 발명의 다른 형태에 따르면 불소계 가스를 이용하지 않고 고체 재료만을 이용하기 때문에, 종래의 불소계 가스를 사용한 반응 생성물의 제거에 비해, 온실 효과 가스인 불소계 가스의 1개월당의 사용량을 20 리터/달로부터 제로로 할 수 있다. 또한, 가스 봄베, 실린더 캐비닛, 가스 유량계, 개폐 밸브류가 불필요해 운반이 용이해져 간편 또한 안전하고 저비용에 반도체 광 소자를 제조할 수 있다.
또한 이 방법으로 제조된 반도체 광 소자를 이용함으로써 광 통신 시스템의 대용량화를 실현할 수 있다.
이하, 본 발명을, 실시예에 의해 상세하게 설명한다.
[제1 실시예]
도1 내지 도5에 의해, 본 발명의 제1 실시예를 설명한다.
도1은, 본 발명의 방법에 의해 제조되는 InP계 리지 도파로형 반도체 레이저의 전체 구성을 도시하는 사시도이다. 이 반도체 레이저는 광 도파로를 형성하기 위해 InP 기판(101) 상에 활성층(401), InP 클래드층(402), 컨택트층(403)을 포함하는 다층 구조가 형성되고, 컨택트층(403)이 폭 2.0 ㎛, 양 옆의 홈 폭 10 ㎛의 스트라이프 구조로 가공된다. InP 클래드층(402)은, 역 메사 단면 형상의 리지 도파로로 형성된다. 두께 0.5 ㎛의 부동태화 막(405)이 기판 전체로 형성되어 있다. 리지 양 옆의 홈부에 평탄화된 폴리이미드 수지(201)가 있다. 두께 1 ㎛ 정도의 상부 전극(407)은 Ti/Pt/Au으로 이루어진다. 부호 408은 하부 전극이다.
도2는, 본 발명의 제1 실시 형태에 의한 도1의 반도체 레이저의 제조 방법에 사용되는 드라이 에칭 장치의 개략도이다. 이 드라이 에칭 장치는, 반응실(501) 중 반도체 기판(502) 또는 웨이퍼 반송용 트레이(503)의 홀더를 겸한 하부 전극(504) 및 이 하부 전극(504)에 대향 배치된 상부 전극(505)을 구비하고 있다. 하부 전극(504)에 매칭 박스(506)를 통해 고주파 전원(507)이 접속되어 있다. 반응실(501)에는, 개폐 밸브(508)를 통해 배기 펌프를 접속한 배기 장치(509)가 부설되어 있는 동시에, 가스 공급부를 배관 접속해 있다. 가스 공급부에는 가스 유량계 (510) 및 개폐 밸브(511)를 통해, 소요량의 반응 가스를 공급하는 산소 봄베(512), 아르곤 봄베(513) 및 불소계 가스 봄베(514)가 포함되어 있다. 또한, 가스 봄베는 안전을 위해 실린더 캐비닛 내에 설치되어 있다. 드라이 에칭 장치의 하부 전극(504) 또는 웨이퍼 반송용 트레이(503) 상에 설치된 반도체 기판(502)의 주변에는, 미리 불소를 함유한 부재(601)가 배치되어 있다.
여기서, 불소를 함유한 부재(601)로서는 형상의 형성이 용이한 엔지니어 플라스틱(예를 들어 테플론)을 이용하는 것이 좋다.
도3에, 도1에 도시한 반도체 레이저, 즉 리지 양 옆을 폴리이미드 수지(201)로 매립한 InP계 리지 도파로형 반도체 레이저의 제작 흐름을 도시한다.
우선, 광 도파로를 형성하기 위해 InP 기판(1O1) 상에 활성층(401), InP 클래드층(402), 컨택트층(403)을 포함하는 다층 구조를 형성한 후 CVD 산화막(404) 100 ㎚(이하 SiO2막이라 칭함)를 마스크로 하고, 컨택트층(403)을 스트라이프 폭 2.0 ㎛, 스트라이프 양 옆의 홈 폭 10 ㎛의 스트라이프 구조로 가공한다[도3의 (a)]. 계속해서, 염산과 인산의 혼합액에 의한 습윤 에칭을 이용하여 InP 클래드층(402)을 에칭하고, 도3의 (b)에 도시한 바와 같은 역 메사 단면 형상의 리지 도파로를 형성한다. 그 후 CVD법에 의해 두께 0.5 ㎛의 부동태화 막(405)을 기판 전체로 형성한다. 다음에, 폴리이미드 수지(201)를 기판 전체에 도포한다[도3의 (c)].
그 후 도2에 도시한 드라이 에칭 장치를 사용하여 불소계 가스를 첨가한 산 소/아르곤 혼합 가스를 이용한 에치백법에 의해, 리지 양 옆의 홈부의 폴리이미드 수지(201)를 평탄화하는 동시에, 리지 도파로 양 옆의 홈부 이외의 폴리이미드 수지(201)를 완전하게 제거한다[도3의 (d)].
다음에, 전류 주입 영역 리지 도파로에 있어서의 부동태화 막(405)을 제거한다. 그 후 EB 증착법에 의해 Ti/Pt/Au으로 이루어지는 두께 1 ㎛ 정도의 상부 전극(407)을 형성한다. 이어서, 이온 밀링에 의해 상부 전극(407)을 패터닝한 후 이면 연마, 하부 전극(408)의 형성, 전극 얼로이 등의 공정을 거친다[도3의 (e)]. 이러한 공정을 거친 후 웨이퍼를 200 ㎛ 캐비티의 버어 형상으로 벽개하고, 벽개면에 반사 보호막을 형성한 후 칩 형상으로 소자를 분리한다.
이렇게 해서 제작된 리지 도파로형 반도체 레이저가, 도1에 도시한 것이다.
본 발명에서는, 폴리이미드 수지의 에치백 공정[도3의 (d)]을, 도2의 드라이 에칭 장치에 있어서 행하는 것이 특징 중 하나이다.
도4는, 도2의 드라이 에칭 장치의 전극 부분을 확대하여 도시한 도면이다. 드라이 에칭 장치의 하부 전극(504) 또는 웨이퍼 반송용 트레이(503) 상에 설치된 반도체 기판(502)의 주변에는 미리 불소를 함유한 부재, 예를 들어 테플론재(601)가 배치되어 있다.
불소를 함유한 부재는, 반도체 기판 주변에 첨가하여 예를 들어 링형으로 배치된다. 즉, 도5에 도시한 바와 같이 하부 전극의 주변 또는 웨이퍼 반송용 트레이(503) 상의 반도체 기판(502) 주변에 링형의 테플론재(601)를 배치한다.
테플론재(601)의 높이(HT)는, 반도체 기판(502)의 높이(HS)보다도 충분히 높 다. 일예를 들어, HS가 500 ㎛인 데 반해 HT는 20 ㎜이다. 또한, 링형의 테플론재(601)의 반경 방향의 두께는, 예를 들어 10 ㎜이다. 또한, 링형 테플론재(601)의 직경(D2)은 반도체 기판(502)의 직경(D1)보다 1 ㎝ 이내의 범위에서 큰 것이 바람직하다. 즉, 테플론재(601)의 내주와 반도체 기판(502)의 외주와의 갭(G)은 작게 하고 있다. 일예를 들어, 반도체 기판(502)의 직경이 50 ㎜인 데 반해, G는 0 내지 5 ㎜이다.
이에 의해, 불소 래디컬(F*)의 공급이 반도체 기판면 내에 균일해져 반응 생성물을 보다 안정적으로 제거할 수 있다.
본 발명에 따르면, 반도체 기판(502)의 주변에 링형의 테플론재(601)가 배치되어 있음으로써, 불소계 가스를 이용한 폴리이미드 수지의 에치백 공정의 드라이 에칭 중 Ar 이온이나 O2 이온에 의해 테플론 표면이 여기되어 링형의 테플론재(601) 자체로부터도 불소 래디컬(F*)이 공급된다.
이 불소 래디컬(F*)에 의해, 반도체 기판(502) 상에 퇴적한 반응 생성물을 효율적으로 균일하게 제거할 수 있다.
Si + F* → SiF4
에치백 공정에 계속해서, 반도체 기판(502) 상에 EB 증착법에 의해 Ti/Pt/Au으로 이루어지는 두께 1 ㎛ 정도의 상부 전극(407)을 형성한다. 이어서, 이온 밀링에 의해 상부 전극(407)을 패터닝한 후 이면 연마, 하부 전극(408)의 형성, 전극 얼로이 등의 공정을 거친다[도3의 (e)]. 이러한 공정을 거친 후 웨이퍼를 200 ㎛ 캐비티의 버어 형상으로 벽개하고, 벽개면에 반사 보호막을 형성한 후 칩 형상으로 소자를 분리한다.
이와 같이 하여, 도11에 도시한 바와 같은 리지 도파로형 반도체 광 소자가 제작된다.
본 발명에 따르면, 폴리이미드 수지의 에칭백 공정시에 링형의 테플론재(601)로부터도 불소 래디컬(F*)이 공급되기 때문에, 반도체 기판의 컨택트층(403)과 폴리이미드 수지(201) 상의 반응 생성물(406)이 효율적으로 균일하게 제거되어 반응 생성물(406)의 잔류를 배제할 수 있다. 그로 인해, 다음 공정의 상부 전극(407) 형성에서는 컨택트층(403)과 상부 전극(407)과의 컨택트가 충분히 떨어진다. 따라서, 소자 저항 증가에 의한 임계치 불량이나 신뢰성 저하 등 수율 저하라는 문제는 발생하지 않는다.
본 실시예에서 제작한 광 소자의 레이저 특성을 평가한 결과, 임계치 전류(12 ㎃로 레이저 발진하고 있고, 반응 생성물 잔사에 의한 컨택트 저항 불량이나 막 박리는 없으며, 반도체 기판 상의 반응 생성물을 완전하게 제거되어 있는 것이 확인되어 소자의 품질을 비약적으로 향상시킬 수 있었다.
또, 불소를 함유한 부재는 형상의 가공이 용이한 엔지니어 플라스틱[예를 들어 테플론(601)]으로 하지만, 사전에 불소가 도핑된 실리콘 및 SiC로 해도 좋다. 또한, 본 발명에서는 InP 기판을 이용하였지만 Si, GaAs 기판을 이용해도 상기와 마찬가지로 효과를 얻을 수 있는 것은 물론이다.
[제2 실시예]
본 실시예는, 상기 제1 실시예에 있어서 폴리이미드 수지의 에치백 공정시에 불소계 가스를 이용한 것에 반해, 불소를 함유한 부재(601) 자체로부터 플라즈마 속에 발생하는 불소[불소 래디컬(F*)]에 의해, 반도체 기판 상에 퇴적한 반응 생성물을 제거하는 것이다.
이 예에 사용하는 드라이 에칭 장치의 개략도를 도6에 도시한다. 이 장치는 하부 전극(5044) 상에 링형의 테플론재(601)를 배치하고, 불소 가스는 사용하지 않는 구조이다. 그로 인해, 도2에 도시한 드라이 에칭 장치에 있어서, 실린더 캐비닛, 가스 봄베(514), 가스 유량계(510), 개폐 밸브(511)가 1대씩 불필요해져 있다.
이 방법에서는 불소계 가스를 사용하지 않기 때문에, 반응실 내 부재에 부착한 반응 생성물(406)을 완전하게 제거할 수 없다. 그러나, 불소를 함유한 부재 자체로부터 발생하는 불소 래디컬(F*)이 반도체 기판(502) 주변에 고밀도로 존재하는 구조로 되어 있으므로, 반도체 기판(502) 상에 퇴적하는 반응 생성물(406)은 완전하게 제거할 수 있다.
이 보다, 폴리이미드 수지의 에칭백 공정시에 반도체 기판의 컨택트층(403)과 폴리이미드 수지(201) 상의 반응 생성물(406)이 효율적으로 균일하게 제거되어 반응 생성물(406)의 잔류를 배제할 수 있다. 그로 인해, 다음 공정의 상부 전극(407) 형성에서는 컨택트층(403)과 상부 전극(407)과의 컨택트가 충분히 떨어진다. 따라서, 소자 저항 증가에 의한 임계치 불량이나 신뢰성 저하 등 수율 저하라는 문제는 발생하지 않는다.
또한, 지구 온난화 가스인 불소계 가스를 사용하지 않고 저비용으로 고품질 인 반도체 광 소자를 얻을 수 있다.
[제3 실시예]
본 실시예는, 상기 제1 실시예 또는 제2 실시예에 있어서 반도체 기판의 주변에 배치되는 테플론의 두께를, 반도체 기판(502)의 두께보다 두껍게 하는 것이다. 이를, 상기 도5를 기초로 하여 설명한다.
테플론재(601)의 두께(Tt)가 반도체 기판(502)의 두께(Ts)보다 두껍기 때문에, 테플론(601)의 측벽으로부터 발생하는 불소 래디컬에 의해 반도체 기판(502) 상의 반응 생성물을 효율적이면서 안정적으로 제거할 수 있다.
[제4 실시예]
본 실시예는, 상기 제1 실시예 내지 제3 실시예에 있어서 별도의 부재인 하부 전극 또는 웨이퍼 반송용 트레이와, 링형으로 배치하는 테플론재가 일체화되어 있는 것이다. 이를, 도7을 기초로 하여 설명한다.
하부 전극(504) 또는 웨이퍼 반송용 트레이(503)에 링형 테플론재(601)를 고정할 수 있는 홈을 마련한다. 이에 의해, 링형 테플론재(601)의 위치 어긋남을 방지할 수 있어 반도체 기판(502) 상의 반응 생성물을 안정적으로 제거할 수 있다.
[제5 실시예]
본 실시예는, 제1 실시예 내지 제4 실시예에 기재된 방법으로 제조된 반도체 레이저 및 EA 변조기(701) 등의 반도체 광 소자를 복수 집적화한 것이다. 본 실시예에 의한 리지 도파로형 변조기 집적 레이저의 소자 외관도를 도8에 도시한다. 이 리지 도파로형 변조기 집적 레이저는, 제1 실시예 내지 제4 실시예와 마찬가지 의 프로세스로 제조하는 것이 가능하다.
본 발명의 방법으로 제조된 반도체 광 소자를 이용함으로써, 광 통신 시스템의 대용량화를 실현할 수 있다.
[제6 실시예]
제6 실시예를 도9에 도시한다. 본 실시예는, 제1 실시예 내지 제4 실시예에 기재된 방법으로 제조된 반도체 레이저(1101) 및 도파로 수광 소자(1102)를, 광 파이버(1103)가 장착된 실리콘 기판(1104) 상에 실장한 광 모듈로서 제작한 예이다. 반도체 레이저(1101) 및 도파로 수광 소자(1102) 각각에, Au 와이어(1105)를 본딩하여 실리콘 기판(1104)과 접속하고 있다.
본 발명의 방법으로 제조된 반도체 광 소자를 이용함으로써, 광 통신 시스템의 대용량화를 실현할 수 있다.
이상 서술한 바와 같이, 본 발명은 광 통신의 전송 용량 증대의 요구에 따르기 위한 고품질인 반도체 광 소자를 제공할 수 있는 것이며, 고속 동작이 가능한 레이저 모듈, 변조기 모듈 및 광 수신 모듈에 이용할 수 있다.

Claims (14)

  1. 반도체 기판 상에 리지 도파로를 형성하는 공정과,
    상기 리지 도파로를 포함하는 상기 반도체 기판 상에 부동태화 막을 형성하는 공정과,
    상기 부동태화 막 상에 유기 재료막을 형성하는 공정과,
    상기 반도체 기판을 드라이 에칭 장치의 하부 전극에 적재하여 에칭에 의해 상기 리지 도파로의 홈부 이외의 상기 유기 재료막을 제거하는 동시에, 상기 하부 전극의 기판 적재면의 외측 주변에 배치된 불소 함유 부재로부터 플라즈마 속에 생성되는 불소 래디컬에 의해, 상기 유기 재료막의 제거에 수반하여 상기 반도체 기판 상에 퇴적하는 반응 생성물을 제거하는 공정과,
    상기 유기 재료막 제거의 공정에 이어서, 드라이 에칭에 의해 상기 리지 도파로에 있어서의 상기 부동태화 막을 제거하는 공정과,
    상기 부동태화 막의 제거된 영역에 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  2. 제1항에 있어서, 반도체 기판 상에 역 메사 단면 형상의 리지 도파로를 형성하는 공정과,
    상기 반도체 기판 상에 부동태화 막을 형성하고, 상기 부동태화 막 상의 상기 역 메사 단면 형상의 양 옆을 협지하는 유기 재료막을 형성하는 공정과,
    상기 반도체 기판을 드라이 에칭 장치의 하부 전극에 적재하여 에칭에 의해 상기 리지 도파로 양 옆의 홈부의 상기 유기 재료막을 평탄화하면서 상기 홈부 이외의 상기 유기 재료막을 제거하는 동시에, 상기 하부 전극의 기판 적재면의 외측 주변에 배치된 불소 함유 부재로부터 플라즈마 속에 생성되는 불소 래디컬에 의해 상기 유기 재료막의 제거에 수반하여 상기 반도체 기판 상에 퇴적하는 반응 생성물을 제거하는 공정과,
    상기 유기 재료막 및 반응 생성물의 제거 공정에 이어서, 드라이 에칭에 의해 상기 리지 도파로에 있어서의 상기 부동태화 막을 제거하는 공정과,
    상기 리지 도파로에 접속되는 상부 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 유기 재료막 및 반응 생성물의 제거 공정에 사용되는 상기 드라이 에칭 장치의 주요 에칭 가스로서 산소/아르곤 혼합 가스를 사용하고, 불소계 가스를 사용하지 않는 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  4. 제1항에 있어서, 상기 유기 재료막이 폴리이미드 수지인 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  5. 제1항에 있어서, 상기 불소를 함유한 부재의 주요 재료가 엔지니어 플라스틱 등의 유기 재료인 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  6. 제1항에 있어서, 상기 불소를 함유한 부재의 주요 재료가 실리콘 또는 SiC인 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  7. 제1항에 있어서, 상기 불소를 함유한 부재를 상기 하부 전극의 기판 적재면의 주변에 링형으로 배치하는 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  8. 제1항에 있어서, 상기 불소를 함유한 부재의 두께가 상기 반도체 기판의 두께보다 두꺼운 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  9. 제1항에 있어서, 상기 하부 전극과 상기 불소를 함유한 부재가 일체화되어 있는 것을 특징으로 하는 반도체 광 소자의 제조 방법.
  10. 제1항에 기재된 제조 방법에 의해 제조된 반도체 광 소자를 기본 구조로 하는 반도체 레이저, 광 증폭기, 광 변조기, 광 수광 소자 중 적어도 양자를 일체 집적한 집적화 반도체 광 소자.
  11. 제1항에 기재된 제조 방법에 의해 제조된 반도체 광 소자를 기본 구조로 하는 반도체 레이저, 광 증폭기, 광 변조기 및 광 수광 소자를 일체 집적한 집적화 반도체 광 소자.
  12. 광 도파로 또는 광 파이버가 설치된 실장 기판 상에, 제1항에 기재된 제조 방법에 의해 제조된 반도체 광 소자가 실장되어 있는 것을 특징으로 하는 레이저 모듈.
  13. 광 도파로 또는 광 섬유가 설치된 실장 기판 상에, 제1항에 기재된 제조 방법에 의해 제조된 반도체 광 소자가 실장되어 있는 것을 특징으로 하는 변조기 모듈.
  14. 광 도파로 또는 광 파이버가 설치된 실장 기판 상에, 제1항에 기재된 제조 방법에 의해 제조된 반도체 광 소자가 실장되어 있는 것을 특징으로 하는 광 수신 모듈.
KR1020040116060A 2004-06-28 2004-12-30 반도체 광 소자와 그 제조 방법 KR100594529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004189231A JP4520777B2 (ja) 2004-06-28 2004-06-28 半導体光素子の製造方法
JPJP-P-2004-00189231 2004-06-28

Publications (2)

Publication Number Publication Date
KR20060001810A true KR20060001810A (ko) 2006-01-06
KR100594529B1 KR100594529B1 (ko) 2006-06-30

Family

ID=35505833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116060A KR100594529B1 (ko) 2004-06-28 2004-12-30 반도체 광 소자와 그 제조 방법

Country Status (4)

Country Link
US (1) US7279349B2 (ko)
JP (1) JP4520777B2 (ko)
KR (1) KR100594529B1 (ko)
DE (1) DE102005001260B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273492A (ja) * 2006-03-30 2007-10-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP5001760B2 (ja) * 2007-09-10 2012-08-15 日本オプネクスト株式会社 半導体素子の製造方法
CN101882756A (zh) * 2010-06-02 2010-11-10 中国科学院半导体研究所 聚酰亚胺填埋双沟脊型器件沟道的制作方法
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US20220262600A1 (en) * 2021-02-12 2022-08-18 Applied Materials, Inc. Fast gas exchange apparatus, system, and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666298B2 (ja) * 1983-02-03 1994-08-24 日電アネルバ株式会社 ドライエッチング装置
JPS6175525A (ja) * 1984-09-12 1986-04-17 Mitsubishi Electric Corp 微細加工方法
JPH0666303B2 (ja) * 1985-01-09 1994-08-24 日本電気株式会社 反応性イオンエツチングパタ−ン形成方法
JP3024148B2 (ja) 1989-12-05 2000-03-21 ソニー株式会社 エッチング装置
JPH08220358A (ja) * 1995-02-09 1996-08-30 Hitachi Ltd 導波路型光素子
JPH1026710A (ja) * 1996-07-11 1998-01-27 Hitachi Ltd 導波路型光素子及びこれを用いた光送信モジュール並びに集積化光導波素子
TW484187B (en) * 2000-02-14 2002-04-21 Tokyo Electron Ltd Apparatus and method for plasma treatment
JP4238508B2 (ja) * 2001-09-28 2009-03-18 沖電気工業株式会社 光導波路型素子およびその製造方法
JP2004031509A (ja) * 2002-06-24 2004-01-29 Ulvac Japan Ltd マイクロ波を用いた大気圧プラズマ処理方法及び装置
US6767844B2 (en) * 2002-07-03 2004-07-27 Taiwan Semiconductor Manufacturing Co., Ltd Plasma chamber equipped with temperature-controlled focus ring and method of operating

Also Published As

Publication number Publication date
US20050286828A1 (en) 2005-12-29
DE102005001260B4 (de) 2009-06-18
US7279349B2 (en) 2007-10-09
DE102005001260A1 (de) 2006-02-02
KR100594529B1 (ko) 2006-06-30
JP2006013183A (ja) 2006-01-12
JP4520777B2 (ja) 2010-08-11

Similar Documents

Publication Publication Date Title
US11698488B2 (en) Method for fabricating a heterostructure comprising active or passive elementary structure made of III-V material on the surface of a silicon-based substrate
GB2271466A (en) Etching semicondudtor wafers
Liang et al. Optimization of hybrid silicon microring lasers
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
US7279349B2 (en) Semiconductor optical device and manufacturing method thereof
US7977129B2 (en) Method for manufacturing semiconductor optical device
JP5314435B2 (ja) 集積光デバイス及びその製造方法
Fedeli et al. Incorporation of a Photonic Layer at the Metallizations Levels of a CMOS Circuit
US7723138B2 (en) Method of fabricating a semiconductor optical device
JP2002343727A (ja) 結晶成長方法及び結晶成長装置並びに半導体デバイスの製造方法
CN114552366B (zh) 一种soi基单片集成半导体激光器及其制作方法
JP2002057409A (ja) 半導体レーザ及びその製造方法
JPH01175727A (ja) ３−ｖ族化合物半導体の選択埋め込み成長方法
CN112993760B (zh) 一种半导体制造方法
KR100630197B1 (ko) 플립 칩 본딩을 위한 반도체 광소자의 제작 방법
JP3654432B2 (ja) 光半導体装置の製造方法
JP2005175382A (ja) 半導体光素子の製造方法および半導体光素子
JPH09171113A (ja) シャドウマスクと導波路型半導体光素子及びその製造方法
US7498613B2 (en) Method of providing electrical separation in integrated devices and related device
US7272161B1 (en) Epitaxial layer for laser diode ridge protection
JP3529488B2 (ja) 化合物半導体結晶成長方法
KR100248431B1 (ko) 방열구조를 갖는 고출력 반도체 레이저
JP3881041B2 (ja) 化合物半導体素子の製造方法
US7955880B2 (en) Method of producing semiconductor optical device
JP2002124731A (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 14