JP3654432B2 - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3654432B2 JP3654432B2 JP2001064443A JP2001064443A JP3654432B2 JP 3654432 B2 JP3654432 B2 JP 3654432B2 JP 2001064443 A JP2001064443 A JP 2001064443A JP 2001064443 A JP2001064443 A JP 2001064443A JP 3654432 B2 JP3654432 B2 JP 3654432B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mesa
- optical semiconductor
- mask
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光情報通信等で用いられる光半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、光通信の普及に伴い、レーザダイオード（ＬＤ）、電界吸収型半導体光変調器（ＥＡ変調器）、フォトダイオード（ＰＤ）などの光半導体素子に対する需要が高まり、研究開発も盛んに行われている。
光半導体素子の利点は、これらの個別素子を他の機能を持つ光半導体素子との集積化を行うことで、新たな機能を持った光半導体デバイスを構成できることにある。
【０００３】
モノリシック集積では、個別素子の最適化された素子構造を作製することと、それらを高い結合効率で光学的に接続する技術が必要となる。
従来の光半導体装置の製造方法の例として、ＧaＩnＡsＰ系の光半導体増幅器（ＳＯＡ:Semiconductor Optical Amplifier）とハイメサ導波路を突合する例を図４に示す。
【０００４】
先ず、ｎ−ＩnＰ基板１０の（１００）面上に、第２の領域Ｂとして、ＧaＩnＡsＰ光半導体増幅器活性層２０、ｐ−ＩnＰクラッド層３０を順次形成し、マスク（例えばＳiＯ2などの誘電体膜）を用いて不要な部分をエッチングにより除去した後、第１の領域ＡとしてＧaＩnＡsＰ導波路層５０、ｉ−ＩnＰクラッド層６０、ＧaＩnＡsＰエッチストップ層７０を前記マスクを用いた有機金属気相エピタキシャル法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxial growth）を用いた選択成長により順次形成し、前記マスクを除去する（図示せず）。
【０００５】
このように、第１の領域Ａの導波路層５０と第２の領域Ｂの光半導体増幅器活性層２０がバットジョイント結合されることで、高い光結合効率が得られる。
次に、図４（ａ）に示すように、第１の領域Ａと第２の領域Ｂのメサストライプを保護するマスクとエッチングを用い第２の領域Ｂに［０１１］方向（逆メサ方向）に平行なメサストライプを形成した後、前記マスクをフォトリソグラフィー法とドライエッチングにより第２の領域Ｂのメサストライプのみを覆う形状にし、これを第１のマスク４０とする。
【０００６】
引き続き、図４（ｂ）に示すように、有機金属気相エピタキシャル法を用いた選択成長により第２の領域Ｂのメサストライプの両側をＦe−ＩnＰ層８０で埋め込むことで第２の領域Ｂに半絶縁性埋め込みヘテロ構造（ＳＩ−ＢＨ:Semi Insulator-Buried Hetrostructure ）が形成される。このとき、メサストライプを［０１−１］方向（順メサ方向）に平行にすると、（１００）面の成長レートと逆メサ方向のそれが同等のため、第１のマスク４０上に被る方向へも成長が進行し、良好な埋め込み形状が得られない。
【０００７】
そのため、一般にＧaＩnＡsＰ系の発光素子（レーザダイオード、光半導体増幅器など）のメサストライプは逆メサ方向に平行に作製される。
この選択結晶成長で用いる第１のマスク４０を第１の領域Ａまで覆う形状にすると、マスク面積がマスク上に供給される材料分子のマイグレーション距離より十分大きくなり、第１のマスク４０上に多結晶状の異常成長が発生するため、第２の領域Ｂのメサストライプのみを覆う形状にする必要がある。
そのため、第１の領域Ａのエッチストップ層７０上部に不要なＦe−ＩnＰ乗り上げ成長層９０が形成される。
【０００８】
よって、第１の領域Ａと第２の領域Ｂには段差が生じ、これは後の第１の領域Ａのハイメサ導波路と第２の領域Ｂの光半導体増幅器を接続する工程において、フォトリソグラフィーの精度を低くするため、Ｆe−ＩnＰ乗り上げ成長層９０を除去する工程が必要となる。
そこで、図４（ｃ）に示すように、Ｆe−ＩnＰ乗り上げ成長層９０を除去するために、第２の領域Ｂと光結合面Ｃより長さＬ（メサ深さＤの１倍以上２倍以下）だけ第１の領域Ａを覆う形状のレジスト膜を形成する。
図３（ａ）に示すように、レジスト膜（第２のマスク１００）が第２の領域Ｂから第１の領域Ａへ光結合面Ｃより入り込む長さＬは、幅方向において同一である。
【０００９】
更に、図５（ａ）に示すように、前記レジスト膜を第２のマスク１００として用い、ウェットエッチングにより不要なＦe−ＩnＰ乗り上げ成長層９０を除去する。
このとき、選択性のあるエッチャントを用いることで、ＧaＩnＡsＰエッチストップ層７０によりエッチングは停止する。
また、ウェットエッチングはメサ深さ方向だけでなく、図４（ｃ）中に矢印▲１▼で示す方向、即ち、逆メサ方向へのサイドエッチングが生じるため、Ｆe−ＩnＰ乗り上げ成長層９０を除去する工程においては、光結合面Ｃ上に図５（ａ）に示すような残さが発生する。
【００１０】
これは以下の理由からやむを得ない。
従来の光半導体装置の製造方法におけるＦe−ＩnＰ乗り上げ成長層９０を除去する工程において、図４（ｃ）とは異なり、第２の領域Ｂのみを覆う形状のレジスト膜を第２のマスク１０１として用いる方法を図６に示す。
Ｆe−ＩnＰ乗り上げ成長層９０を除去するために、図６（ａ）に示すような第２の領域Ｂのみを覆う形状の第２のマスク１０１を用いると、図６（ａ）中に矢印▲１▼で示す方向、即ち、逆メサ方向のサイドエッチングにより、図６（ｂ）に示すようにエッチングが光結合面Ｃまで進行し、図６（ｃ）に示すような窪んだ光結合面Ｃが形成される。
【００１１】
よって、第２の領域Ｂのみを覆うレジスト膜を第２のマスク１０１として用いてＦe−ＩnＰ乗り上げ成長層９０を除去すると、光半導体増幅器である第２の領域Ｂに不完全な半絶縁性埋め込みヘテロ構造が形成されるため、十分な利得が得られないという問題と、第１の領域Ａの導波路層５０との光結合効率が低下するという問題が生じる。
上述の問題の要因であるサイドエッチングは、一般的にメサ深さ方向のエッチングレートと同等あるいはそれよりも遅いが、オーバーエッチングによりサイドエッチング量Ｅが大きくなることを考慮して、メサ深さＤの１倍以上第１の領域Ａを覆う形状のレジスト膜を第２のマスク１００として用いる必要がある。
【００１２】
また、光結合面Ｃからの長さＬを大きくしすぎると、後の工程で第１の領域Ａのハイメサ導波路と第２の領域Ｂの光半導体増幅器を接続する際に、それらの接続部に形成されるスラブ状遷移領域が大きくなり、結合損失が低下する（後に詳細を述べる）。
よって、第２のマスク１００は、図４（ｃ）に示すように、第２の領域Ｂと光結合面Ｃよりメサ深さＤの１倍以上且つ２倍以下まで第１の領域Ａを覆う形状にする必要がある。
【００１３】
以上がＦe−ＩnＰ乗り上げ成長層９０を除去する工程において、図４（ｃ）及び図３（ａ）に示したように第２の領域Ｂと光結合面Ｃより長さＬ（メサ深さＤの１倍以上２倍以下）だけ第１の領域Ａを覆う形状のレジスト膜を第２のマスク１００として用いる理由である。
続いて、Ｆe−ＩnＰ乗り上げ成長層９０を除去した後の工程について図５（ｂ）（ｃ）を用いて説明する。
図５（ｂ）に示すように、マスクを用いたブロム（臭素）ガスによる反応性イオンエッチング（Ｂr2−ＲＩＥ）によりハイメサ導波路を形成する。
【００１４】
ところが、先の工程で残留したＦe−ＩnＰが光結合面Ｃ上に存在するため、図５（ｃ）に示すように、光半導体増幅器とハイメサ導波路とはスラブ導波路を介して接続される。
このスラブ導波路は、ブロムガスによる反応性イオンエッチングによるエッチング時間をさらに長くすれば、形成されることはない。
しかし、既に例えば高さ３．５μｍのハイメサ導波路が形成された部分もさらに反応性イオンエッチングによりエッチングが進行するのでメサの高さが、例えばスラブ導波路の厚みが３μｍとすると、６．５μｍとなる。
【００１５】
このため、後に行う劈開、又は研磨の工程でメサが倒壊するという問題がある。
以上の理由からスラブ導波路が形成されるのはやむを得ない。
スラブ導波路は、光半導体増幅器活性層と比べ光の閉じ込めが小さい導波路構造をもつことから光結合効率が低下する。
よって、光結合面Ｃにスラブ導波路が形成されることは望ましくない。
【００１６】
【発明が解決しようとする課題】
以上のように、従来の光半導体装置の製造方法では、Ｆe−ＩnＰ乗り上げ成長層を除去する工程において、光結合面Ｃ上にＦe−ＩnＰが残留するため、後に光半導体増幅器とハイメサ導波路を接続する工程において、光半導体増幅器とハイメサ導波路の間にスラブ導波路が形成され、光結合効率が低下するという重要な問題があった。
【００１７】
【課題を解決するための手段】
上記課題を解決する本発明の請求項１に係る光半導体装置の製造方法は、半導体基板上の第１の領域に形成されハイメサ構造を有する導波路と、前記基板の第２の領域に形成され埋め込み構造を有する光半導体素子がバットジョイント接合された光半導体装置において、第２の領域に形成されたメサストライプ構造を第１のマスクを用いて保護し、選択結晶成長法により前記第１のマスク以外の部分に埋め込み層を形成する工程と、第１の領域に形成するハイメサ導波路構造のメサ幅よりも幅広の凸部を有する第２のマスクを用いて第２の領域だけでなく、第１の領域に至る部分を保護し、前記選択結晶成長法により第１の領域の上部に乗り上げ成長された埋め込み層を選択性ウェットエッチングにより除去する工程を有することを特徴とする光半導体装置の製造方法を用いることを特徴とする。
【００１８】
上記課題を解決する本発明の請求項２に係る光半導体装置の製造方法は、請求項１の光半導体装置において、第１の領域と第２の領域の光結合面から第１の領域に至る長さしがメサ深さＤの１倍以上且つ２倍以下、凸部の幅Ｗ３が第１の領域に形成されるハイメサ導波路部のメサ幅Ｗ１とサイドエッチング量Ｅとの和以上且つメサ幅Ｗ１とメサ深さＤの３倍との和以下、光結合面から凸部までの長さＬ１がメサ深さＤと等しく、凸部の長さＬ２が長さＬと長さＬ１の差に等しい第２のマスクを用いて第２の領域だけでなく、第１の領域に至る部分を保護し、前記選択結晶成長法により第１の領域の上部に乗り上げ成長された埋め込み層を選択性ウェットエッチングにより除去する工程を有することを特徴とする光半導体装置の製造方法を用いることを特徴とする。
【００１９】
〔作用〕
前述のＦe−ＩnＰ乗り上げ成長層を除去する工程において、図３（ｂ）に示すように、第２の領域Ｂだけでなく、光結合面から長さＬ（メサ深さＤの１倍以上且つ２倍以下）だけ第１の領域Ａを覆い、凸部の幅Ｗ３が第１の領域Ａに形成されるハイメサ導波路部のメサ幅Ｗ１とサイドエッチング量Ｅとの和以上且つメサ幅Ｗ１とメサ深さＤの３倍との和以下、光結合面Ｃから凸部までの長さＬ１がメサ深さＤと等しく、凸部の長さＬ２が長さＬと長さＬ１の差に等しい第２のマスクを用いることを特徴とする。
【００２０】
図２（ａ）に示すように、上記第２のマスクを用いＦe−ＩnＰ乗り上げ成長層を除去する工程において、Ｆe−ＩnＰ乗り上げ成長層を選択性のあるエッチャントを用いたウェットエッチングにより除去し、図２（ｂ）に示すように、前もって導波路層上に形成されたＧaＩnＡsＰエッチストップ層によりエッチングは停止する。
このとき、第２のマスクを用いるため、逆メサ方向（図５中矢印▲１▼）だけでなく順メサ方向（図５中矢印▲２▼）のサイドエッチングが生じる。
【００２１】
そのため、光結合面Ｃ上に残留するＦe−ＩnＰ層を減少させることが可能となる。
更に、残留するＦe−ＩnＰ層も第１の領域と第２の領域のメサストライプ上に限られるため、図２（ｅ）に示すように、後の光半導体増幅器と接続するハイメサ導波路を形成する工程おいて、光半導体増幅器とハイメサ導波路の間にスラブ導波路が形成されることはない。
【００２２】
第２のマスクについて詳細を述べる。
光結合面から第１の領域に至る長さＬは既に述べた理由からメサ深さＤの１倍以上且つ２倍以下とする。
Ｄ≦Ｌ≦２Ｄ
また、光結合面から凸部までの長さＬ１をメサ深さＤと等しくし、オーバーエッチングを考慮して凸部の長さＬ２を長さＬと長さＬ１の差に等しくする。
Ｌ１＝Ｄ
Ｌ２＝Ｌ−Ｌ１
また、第２のマスクの凸部の幅Ｗ３は、オーバーエッチングによる光結合面Ｃへのダメージを防ぐため、第１の領域Ａのメサ幅Ｗ１とサイドエッチング量Ｅとの和以上必要である。
Ｗ１＋Ｅ≦Ｗ３
また、凸部の幅Ｗ３を大きくしすぎると、光結合面上に残留するＦe−ＩnＰが多くなるためメサ幅Ｗ１とメサ深さＤの３倍との和以下あれば十分である。
Ｗ３≦Ｗ１＋３Ｄ
【００２３】
以上のように、前述のＦe−ＩnＰ乗り上げ成長層を除去する工程において、図３（ｂ）に示すような形状のレジスト膜をマスクとして用いることで、従来の問題であった、光半導体増幅器とハイメサ導波路を接続する工程においても、光半導体増幅器とハイメサ導波路の間にスラブ導波路が形成されることはない。
また、サイドエッチやオーバーエッチングにより光結合面が窪んだ形状となることもない。
このように本発明を用いると、埋め込み構造をもつ光半導体素子とハイメサ導波路間に、高い光結合効率を持つ高性能な半導体モノリシック集積素子が実現される。
【００２４】
【発明の実施の形態】
以下、本発明の一実施例を図１及び図２に示す。
本実施例はｎ−ＩnＰ基板上に有機金属気相成長法（ＭＯＶＰＥ）等を用いて作製するものである。
作製方法について詳細に述べる。
先ず、ｎ−ＩnＰ基板１上に、ＧaＩnＡsＰ光半導体増幅器活性層２、ｐ−ＩnＰクラッド層３を有機金属気相エピタキシャル法により順次形成する。
【００２５】
次に、ＳiＯ2膜をプラズマＣＶＤ（Chemical Vapor Deposition)法により形成し、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより第２の領域Ｂのメサストライプ以外のＳiＯ2膜を除去し、これをマスク４として、図１（ａ）に示すように、クラッド層３をＣＨ4／Ｈ2による反応性イオンエッチングにより、また光半導体増幅器活性層２をウェットエッチングにより除去する。
引き続き、前記マスク４を用いた有機金属気相エピタキシャル法による選択成長により、図３（ｂ）に示すように、ＧaＩnＡsＰ導波路層５、ｉ−ＩnＰクラッド層６、ＧaＩnＡsＰエッチストップ層７を順次形成する。
【００２６】
前記マスク４を除去した後、再びＳiＯ2膜をプラズマＣＶＤ法により形成し、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより第１の領域Ａと第２の領域Ｂのメサストライプ以外のＳiＯ2膜を除去し、これをマスク８として、図１（ｃ）に示すように、ＣＨ4／Ｈ2による反応性イオンエッチングによりメサ深さＤ＝３μｍ、メサ幅Ｗ２＝１．５μｍのメサストライプを形成する。
その後、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより、図１（ｄ）に示すように、第１の領域ＡのＳiＯ2膜を除去する。
【００２７】
第２の領域Ｂのメサストライプ上に残ったＳiＯ2膜を選択結晶成長の第１のマスク９として、図１（ｅ）に示すように、Ｆe−ＩnＰによる半絶縁性埋め込みヘテロ構造１０を有機金属気相エピタキシャル法により選択成長させる。
このとき、第２の領域ＢのＧaＩnＡsＰエッチストップ層７上部には、Ｆe−ＩnＰ層１１が乗り上げ成長される。
その後、レジスト膜を形成し、フォトリソグラフィー法を用いて、図２（ａ）に示すように第２のマスク１２を形成する。
この第２のマスク１２は、図３（ｂ）に示す形状を有する。
【００２８】
ハイメサ導波路構造を形成する第２の領域Ｂのメサストライプ幅Ｗ２が２．５μｍのとき、第２のマスク１２の凸部の幅Ｗ３を１０μｍ、光結合部から第１の領域Ａを覆う長さＬを５μｍ、光結合面Ｃから凸部までの長さＬ１を３μｍ、凸部の長さＬ２を２μｍとする。
次にウェットエッチングにより、図２（ｂ）に示すように、Ｆe−ＩnＰ乗り上げ成長層１１を除去する。
引き続き、図２（ｃ）に示すように、第１のマスク９と第２のマスク１２を除去する。
【００２９】
再度ＳiＯ2膜をプラズマＣＶＤ法により形成し、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより、第１の領域Ａのメサストライプと第２の領域Ｂ以外のＳiＯ2膜を除去し、これをマスク１３として、図２（ｄ）に示すように、ブロムガスによる反応性イオンエッチングにより光半導体増幅器と接続するハイメサ導波路を形成する。
その後、図２（ｅ）に示すように、ＳiＯ2膜であるマスク１３を除去する。
【００３０】
次に、光半導体増幅器の表面にＡuＺnＮiｐ型電極を形成する（図示せず）。裏面を数百μｍ厚になるよう研磨した後、裏面にＡuＧeＮiｎ型電極を形成し、劈開後、素子端面にＡＲ膜を形成する（図示せず）。
上述のようにして、第１の領域Ａにハイメサ構造の導波路が、また第２の領域Ｂに半絶縁性埋め込みヘテロ構造の光半導体増幅器が形成される。
ここではＧaＩnＡsＰ系での作製方法について述べたが、光半導体増幅器の活性層が形成できる材料であれば何でも良い。
【００３１】
導波路とバットジョイント接合する光半導体素子は、ＥＡ変調器などにおいても同様の効果が得られる。
また、第２の領域Ｂのメサストライプを埋め込む材料としてＦe−ＩnＰについて述べたが、例えばｐ−ＩnＰとｎ−ＩnＰを用いても良い。
【００３２】
【発明の効果】
以上説明したように本発明は、同一基板上に埋め込み構造を有する光半導体素子と、ハイメサ構造を有する導波路がバットジョイント接合された光半導体装置において、ハイメサ導波路が形成される第２の領域に乗り上げ成長された埋め込み層を除去するマスクとして、凸部を有し、第２の領域だけでなく、第１の領域に至る部分を保護することで、従来の問題であった、埋め込み構造を持つ光半導体素子とハイメサ導波路を接続する工程においても、光半導体素子とハイメサ導波路の間にスラブ導波路が形成されることはない。
また、サイドエッチやオーバーエッチングにより光結合面が窪んだ形状となることもない。
以上の理由により本発明を用いると、埋め込み構造をもつ光半導体素子とハイメサ導波路間に、高い光結合効率を持つ高性能な半導体モノリシック集積素子が実現できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る光半導体装置の製造方法の工程図である。
【図２】本発明の一実施例に係る光半導体装置の製造方法の工程図である。
【図３】図３（ａ）は、従来例に係る第１及び第２の領域の上面図、図３（ｂ）は本発明の一実施例における第１及び第２の領域の上面図である。
【図４】従来例に係る光半導体装置の製造方法の工程図である。
【図５】従来例に係る光半導体装置の製造方法の工程図である。
【図６】従来例に係る光半導体装置の製造方法（サイドエッチングにより光結合面の劣化）の工程図である。
【符号の説明】
１ ｎ−ＩnＰ基板
２ ＧaＩnＡsＰ光半導体増幅器活性層
３ ｐ−ＩnＰクラッド層
４，８，１３ マスク
５ ＧaＩnＡsＰ導波路層
６ ｉ−ＩnＰクラッド層
７ ＧaＩnＡsＰエッチストップ層
９ 第１のマスク
１０ 半絶縁性埋め込みヘテロ構造
１１ Ｆe−ＩnＰ乗り上げ成長層
１２ 第２のマスク
【発明の属する技術分野】
本発明は、光情報通信等で用いられる光半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、光通信の普及に伴い、レーザダイオード（ＬＤ）、電界吸収型半導体光変調器（ＥＡ変調器）、フォトダイオード（ＰＤ）などの光半導体素子に対する需要が高まり、研究開発も盛んに行われている。
光半導体素子の利点は、これらの個別素子を他の機能を持つ光半導体素子との集積化を行うことで、新たな機能を持った光半導体デバイスを構成できることにある。
【０００３】
モノリシック集積では、個別素子の最適化された素子構造を作製することと、それらを高い結合効率で光学的に接続する技術が必要となる。
従来の光半導体装置の製造方法の例として、ＧaＩnＡsＰ系の光半導体増幅器（ＳＯＡ:Semiconductor Optical Amplifier）とハイメサ導波路を突合する例を図４に示す。
【０００４】
先ず、ｎ−ＩnＰ基板１０の（１００）面上に、第２の領域Ｂとして、ＧaＩnＡsＰ光半導体増幅器活性層２０、ｐ−ＩnＰクラッド層３０を順次形成し、マスク（例えばＳiＯ2などの誘電体膜）を用いて不要な部分をエッチングにより除去した後、第１の領域ＡとしてＧaＩnＡsＰ導波路層５０、ｉ−ＩnＰクラッド層６０、ＧaＩnＡsＰエッチストップ層７０を前記マスクを用いた有機金属気相エピタキシャル法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxial growth）を用いた選択成長により順次形成し、前記マスクを除去する（図示せず）。
【０００５】
このように、第１の領域Ａの導波路層５０と第２の領域Ｂの光半導体増幅器活性層２０がバットジョイント結合されることで、高い光結合効率が得られる。
次に、図４（ａ）に示すように、第１の領域Ａと第２の領域Ｂのメサストライプを保護するマスクとエッチングを用い第２の領域Ｂに［０１１］方向（逆メサ方向）に平行なメサストライプを形成した後、前記マスクをフォトリソグラフィー法とドライエッチングにより第２の領域Ｂのメサストライプのみを覆う形状にし、これを第１のマスク４０とする。
【０００６】
引き続き、図４（ｂ）に示すように、有機金属気相エピタキシャル法を用いた選択成長により第２の領域Ｂのメサストライプの両側をＦe−ＩnＰ層８０で埋め込むことで第２の領域Ｂに半絶縁性埋め込みヘテロ構造（ＳＩ−ＢＨ:Semi Insulator-Buried Hetrostructure ）が形成される。このとき、メサストライプを［０１−１］方向（順メサ方向）に平行にすると、（１００）面の成長レートと逆メサ方向のそれが同等のため、第１のマスク４０上に被る方向へも成長が進行し、良好な埋め込み形状が得られない。
【０００７】
そのため、一般にＧaＩnＡsＰ系の発光素子（レーザダイオード、光半導体増幅器など）のメサストライプは逆メサ方向に平行に作製される。
この選択結晶成長で用いる第１のマスク４０を第１の領域Ａまで覆う形状にすると、マスク面積がマスク上に供給される材料分子のマイグレーション距離より十分大きくなり、第１のマスク４０上に多結晶状の異常成長が発生するため、第２の領域Ｂのメサストライプのみを覆う形状にする必要がある。
そのため、第１の領域Ａのエッチストップ層７０上部に不要なＦe−ＩnＰ乗り上げ成長層９０が形成される。
【０００８】
よって、第１の領域Ａと第２の領域Ｂには段差が生じ、これは後の第１の領域Ａのハイメサ導波路と第２の領域Ｂの光半導体増幅器を接続する工程において、フォトリソグラフィーの精度を低くするため、Ｆe−ＩnＰ乗り上げ成長層９０を除去する工程が必要となる。
そこで、図４（ｃ）に示すように、Ｆe−ＩnＰ乗り上げ成長層９０を除去するために、第２の領域Ｂと光結合面Ｃより長さＬ（メサ深さＤの１倍以上２倍以下）だけ第１の領域Ａを覆う形状のレジスト膜を形成する。
図３（ａ）に示すように、レジスト膜（第２のマスク１００）が第２の領域Ｂから第１の領域Ａへ光結合面Ｃより入り込む長さＬは、幅方向において同一である。
【０００９】
更に、図５（ａ）に示すように、前記レジスト膜を第２のマスク１００として用い、ウェットエッチングにより不要なＦe−ＩnＰ乗り上げ成長層９０を除去する。
このとき、選択性のあるエッチャントを用いることで、ＧaＩnＡsＰエッチストップ層７０によりエッチングは停止する。
また、ウェットエッチングはメサ深さ方向だけでなく、図４（ｃ）中に矢印▲１▼で示す方向、即ち、逆メサ方向へのサイドエッチングが生じるため、Ｆe−ＩnＰ乗り上げ成長層９０を除去する工程においては、光結合面Ｃ上に図５（ａ）に示すような残さが発生する。
【００１０】
これは以下の理由からやむを得ない。
従来の光半導体装置の製造方法におけるＦe−ＩnＰ乗り上げ成長層９０を除去する工程において、図４（ｃ）とは異なり、第２の領域Ｂのみを覆う形状のレジスト膜を第２のマスク１０１として用いる方法を図６に示す。
Ｆe−ＩnＰ乗り上げ成長層９０を除去するために、図６（ａ）に示すような第２の領域Ｂのみを覆う形状の第２のマスク１０１を用いると、図６（ａ）中に矢印▲１▼で示す方向、即ち、逆メサ方向のサイドエッチングにより、図６（ｂ）に示すようにエッチングが光結合面Ｃまで進行し、図６（ｃ）に示すような窪んだ光結合面Ｃが形成される。
【００１１】
よって、第２の領域Ｂのみを覆うレジスト膜を第２のマスク１０１として用いてＦe−ＩnＰ乗り上げ成長層９０を除去すると、光半導体増幅器である第２の領域Ｂに不完全な半絶縁性埋め込みヘテロ構造が形成されるため、十分な利得が得られないという問題と、第１の領域Ａの導波路層５０との光結合効率が低下するという問題が生じる。
上述の問題の要因であるサイドエッチングは、一般的にメサ深さ方向のエッチングレートと同等あるいはそれよりも遅いが、オーバーエッチングによりサイドエッチング量Ｅが大きくなることを考慮して、メサ深さＤの１倍以上第１の領域Ａを覆う形状のレジスト膜を第２のマスク１００として用いる必要がある。
【００１２】
また、光結合面Ｃからの長さＬを大きくしすぎると、後の工程で第１の領域Ａのハイメサ導波路と第２の領域Ｂの光半導体増幅器を接続する際に、それらの接続部に形成されるスラブ状遷移領域が大きくなり、結合損失が低下する（後に詳細を述べる）。
よって、第２のマスク１００は、図４（ｃ）に示すように、第２の領域Ｂと光結合面Ｃよりメサ深さＤの１倍以上且つ２倍以下まで第１の領域Ａを覆う形状にする必要がある。
【００１３】
以上がＦe−ＩnＰ乗り上げ成長層９０を除去する工程において、図４（ｃ）及び図３（ａ）に示したように第２の領域Ｂと光結合面Ｃより長さＬ（メサ深さＤの１倍以上２倍以下）だけ第１の領域Ａを覆う形状のレジスト膜を第２のマスク１００として用いる理由である。
続いて、Ｆe−ＩnＰ乗り上げ成長層９０を除去した後の工程について図５（ｂ）（ｃ）を用いて説明する。
図５（ｂ）に示すように、マスクを用いたブロム（臭素）ガスによる反応性イオンエッチング（Ｂr2−ＲＩＥ）によりハイメサ導波路を形成する。
【００１４】
ところが、先の工程で残留したＦe−ＩnＰが光結合面Ｃ上に存在するため、図５（ｃ）に示すように、光半導体増幅器とハイメサ導波路とはスラブ導波路を介して接続される。
このスラブ導波路は、ブロムガスによる反応性イオンエッチングによるエッチング時間をさらに長くすれば、形成されることはない。
しかし、既に例えば高さ３．５μｍのハイメサ導波路が形成された部分もさらに反応性イオンエッチングによりエッチングが進行するのでメサの高さが、例えばスラブ導波路の厚みが３μｍとすると、６．５μｍとなる。
【００１５】
このため、後に行う劈開、又は研磨の工程でメサが倒壊するという問題がある。
以上の理由からスラブ導波路が形成されるのはやむを得ない。
スラブ導波路は、光半導体増幅器活性層と比べ光の閉じ込めが小さい導波路構造をもつことから光結合効率が低下する。
よって、光結合面Ｃにスラブ導波路が形成されることは望ましくない。
【００１６】
【発明が解決しようとする課題】
以上のように、従来の光半導体装置の製造方法では、Ｆe−ＩnＰ乗り上げ成長層を除去する工程において、光結合面Ｃ上にＦe−ＩnＰが残留するため、後に光半導体増幅器とハイメサ導波路を接続する工程において、光半導体増幅器とハイメサ導波路の間にスラブ導波路が形成され、光結合効率が低下するという重要な問題があった。
【００１７】
【課題を解決するための手段】
上記課題を解決する本発明の請求項１に係る光半導体装置の製造方法は、半導体基板上の第１の領域に形成されハイメサ構造を有する導波路と、前記基板の第２の領域に形成され埋め込み構造を有する光半導体素子がバットジョイント接合された光半導体装置において、第２の領域に形成されたメサストライプ構造を第１のマスクを用いて保護し、選択結晶成長法により前記第１のマスク以外の部分に埋め込み層を形成する工程と、第１の領域に形成するハイメサ導波路構造のメサ幅よりも幅広の凸部を有する第２のマスクを用いて第２の領域だけでなく、第１の領域に至る部分を保護し、前記選択結晶成長法により第１の領域の上部に乗り上げ成長された埋め込み層を選択性ウェットエッチングにより除去する工程を有することを特徴とする光半導体装置の製造方法を用いることを特徴とする。
【００１８】
上記課題を解決する本発明の請求項２に係る光半導体装置の製造方法は、請求項１の光半導体装置において、第１の領域と第２の領域の光結合面から第１の領域に至る長さしがメサ深さＤの１倍以上且つ２倍以下、凸部の幅Ｗ３が第１の領域に形成されるハイメサ導波路部のメサ幅Ｗ１とサイドエッチング量Ｅとの和以上且つメサ幅Ｗ１とメサ深さＤの３倍との和以下、光結合面から凸部までの長さＬ１がメサ深さＤと等しく、凸部の長さＬ２が長さＬと長さＬ１の差に等しい第２のマスクを用いて第２の領域だけでなく、第１の領域に至る部分を保護し、前記選択結晶成長法により第１の領域の上部に乗り上げ成長された埋め込み層を選択性ウェットエッチングにより除去する工程を有することを特徴とする光半導体装置の製造方法を用いることを特徴とする。
【００１９】
〔作用〕
前述のＦe−ＩnＰ乗り上げ成長層を除去する工程において、図３（ｂ）に示すように、第２の領域Ｂだけでなく、光結合面から長さＬ（メサ深さＤの１倍以上且つ２倍以下）だけ第１の領域Ａを覆い、凸部の幅Ｗ３が第１の領域Ａに形成されるハイメサ導波路部のメサ幅Ｗ１とサイドエッチング量Ｅとの和以上且つメサ幅Ｗ１とメサ深さＤの３倍との和以下、光結合面Ｃから凸部までの長さＬ１がメサ深さＤと等しく、凸部の長さＬ２が長さＬと長さＬ１の差に等しい第２のマスクを用いることを特徴とする。
【００２０】
図２（ａ）に示すように、上記第２のマスクを用いＦe−ＩnＰ乗り上げ成長層を除去する工程において、Ｆe−ＩnＰ乗り上げ成長層を選択性のあるエッチャントを用いたウェットエッチングにより除去し、図２（ｂ）に示すように、前もって導波路層上に形成されたＧaＩnＡsＰエッチストップ層によりエッチングは停止する。
このとき、第２のマスクを用いるため、逆メサ方向（図５中矢印▲１▼）だけでなく順メサ方向（図５中矢印▲２▼）のサイドエッチングが生じる。
【００２１】
そのため、光結合面Ｃ上に残留するＦe−ＩnＰ層を減少させることが可能となる。
更に、残留するＦe−ＩnＰ層も第１の領域と第２の領域のメサストライプ上に限られるため、図２（ｅ）に示すように、後の光半導体増幅器と接続するハイメサ導波路を形成する工程おいて、光半導体増幅器とハイメサ導波路の間にスラブ導波路が形成されることはない。
【００２２】
第２のマスクについて詳細を述べる。
光結合面から第１の領域に至る長さＬは既に述べた理由からメサ深さＤの１倍以上且つ２倍以下とする。
Ｄ≦Ｌ≦２Ｄ
また、光結合面から凸部までの長さＬ１をメサ深さＤと等しくし、オーバーエッチングを考慮して凸部の長さＬ２を長さＬと長さＬ１の差に等しくする。
Ｌ１＝Ｄ
Ｌ２＝Ｌ−Ｌ１
また、第２のマスクの凸部の幅Ｗ３は、オーバーエッチングによる光結合面Ｃへのダメージを防ぐため、第１の領域Ａのメサ幅Ｗ１とサイドエッチング量Ｅとの和以上必要である。
Ｗ１＋Ｅ≦Ｗ３
また、凸部の幅Ｗ３を大きくしすぎると、光結合面上に残留するＦe−ＩnＰが多くなるためメサ幅Ｗ１とメサ深さＤの３倍との和以下あれば十分である。
Ｗ３≦Ｗ１＋３Ｄ
【００２３】
以上のように、前述のＦe−ＩnＰ乗り上げ成長層を除去する工程において、図３（ｂ）に示すような形状のレジスト膜をマスクとして用いることで、従来の問題であった、光半導体増幅器とハイメサ導波路を接続する工程においても、光半導体増幅器とハイメサ導波路の間にスラブ導波路が形成されることはない。
また、サイドエッチやオーバーエッチングにより光結合面が窪んだ形状となることもない。
このように本発明を用いると、埋め込み構造をもつ光半導体素子とハイメサ導波路間に、高い光結合効率を持つ高性能な半導体モノリシック集積素子が実現される。
【００２４】
【発明の実施の形態】
以下、本発明の一実施例を図１及び図２に示す。
本実施例はｎ−ＩnＰ基板上に有機金属気相成長法（ＭＯＶＰＥ）等を用いて作製するものである。
作製方法について詳細に述べる。
先ず、ｎ−ＩnＰ基板１上に、ＧaＩnＡsＰ光半導体増幅器活性層２、ｐ−ＩnＰクラッド層３を有機金属気相エピタキシャル法により順次形成する。
【００２５】
次に、ＳiＯ2膜をプラズマＣＶＤ（Chemical Vapor Deposition)法により形成し、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより第２の領域Ｂのメサストライプ以外のＳiＯ2膜を除去し、これをマスク４として、図１（ａ）に示すように、クラッド層３をＣＨ4／Ｈ2による反応性イオンエッチングにより、また光半導体増幅器活性層２をウェットエッチングにより除去する。
引き続き、前記マスク４を用いた有機金属気相エピタキシャル法による選択成長により、図３（ｂ）に示すように、ＧaＩnＡsＰ導波路層５、ｉ−ＩnＰクラッド層６、ＧaＩnＡsＰエッチストップ層７を順次形成する。
【００２６】
前記マスク４を除去した後、再びＳiＯ2膜をプラズマＣＶＤ法により形成し、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより第１の領域Ａと第２の領域Ｂのメサストライプ以外のＳiＯ2膜を除去し、これをマスク８として、図１（ｃ）に示すように、ＣＨ4／Ｈ2による反応性イオンエッチングによりメサ深さＤ＝３μｍ、メサ幅Ｗ２＝１．５μｍのメサストライプを形成する。
その後、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより、図１（ｄ）に示すように、第１の領域ＡのＳiＯ2膜を除去する。
【００２７】
第２の領域Ｂのメサストライプ上に残ったＳiＯ2膜を選択結晶成長の第１のマスク９として、図１（ｅ）に示すように、Ｆe−ＩnＰによる半絶縁性埋め込みヘテロ構造１０を有機金属気相エピタキシャル法により選択成長させる。
このとき、第２の領域ＢのＧaＩnＡsＰエッチストップ層７上部には、Ｆe−ＩnＰ層１１が乗り上げ成長される。
その後、レジスト膜を形成し、フォトリソグラフィー法を用いて、図２（ａ）に示すように第２のマスク１２を形成する。
この第２のマスク１２は、図３（ｂ）に示す形状を有する。
【００２８】
ハイメサ導波路構造を形成する第２の領域Ｂのメサストライプ幅Ｗ２が２．５μｍのとき、第２のマスク１２の凸部の幅Ｗ３を１０μｍ、光結合部から第１の領域Ａを覆う長さＬを５μｍ、光結合面Ｃから凸部までの長さＬ１を３μｍ、凸部の長さＬ２を２μｍとする。
次にウェットエッチングにより、図２（ｂ）に示すように、Ｆe−ＩnＰ乗り上げ成長層１１を除去する。
引き続き、図２（ｃ）に示すように、第１のマスク９と第２のマスク１２を除去する。
【００２９】
再度ＳiＯ2膜をプラズマＣＶＤ法により形成し、フォトリソグラフィー法とＣＦ4／Ｈ2による反応性イオンエッチングにより、第１の領域Ａのメサストライプと第２の領域Ｂ以外のＳiＯ2膜を除去し、これをマスク１３として、図２（ｄ）に示すように、ブロムガスによる反応性イオンエッチングにより光半導体増幅器と接続するハイメサ導波路を形成する。
その後、図２（ｅ）に示すように、ＳiＯ2膜であるマスク１３を除去する。
【００３０】
次に、光半導体増幅器の表面にＡuＺnＮiｐ型電極を形成する（図示せず）。裏面を数百μｍ厚になるよう研磨した後、裏面にＡuＧeＮiｎ型電極を形成し、劈開後、素子端面にＡＲ膜を形成する（図示せず）。
上述のようにして、第１の領域Ａにハイメサ構造の導波路が、また第２の領域Ｂに半絶縁性埋め込みヘテロ構造の光半導体増幅器が形成される。
ここではＧaＩnＡsＰ系での作製方法について述べたが、光半導体増幅器の活性層が形成できる材料であれば何でも良い。
【００３１】
導波路とバットジョイント接合する光半導体素子は、ＥＡ変調器などにおいても同様の効果が得られる。
また、第２の領域Ｂのメサストライプを埋め込む材料としてＦe−ＩnＰについて述べたが、例えばｐ−ＩnＰとｎ−ＩnＰを用いても良い。
【００３２】
【発明の効果】
以上説明したように本発明は、同一基板上に埋め込み構造を有する光半導体素子と、ハイメサ構造を有する導波路がバットジョイント接合された光半導体装置において、ハイメサ導波路が形成される第２の領域に乗り上げ成長された埋め込み層を除去するマスクとして、凸部を有し、第２の領域だけでなく、第１の領域に至る部分を保護することで、従来の問題であった、埋め込み構造を持つ光半導体素子とハイメサ導波路を接続する工程においても、光半導体素子とハイメサ導波路の間にスラブ導波路が形成されることはない。
また、サイドエッチやオーバーエッチングにより光結合面が窪んだ形状となることもない。
以上の理由により本発明を用いると、埋め込み構造をもつ光半導体素子とハイメサ導波路間に、高い光結合効率を持つ高性能な半導体モノリシック集積素子が実現できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る光半導体装置の製造方法の工程図である。
【図２】本発明の一実施例に係る光半導体装置の製造方法の工程図である。
【図３】図３（ａ）は、従来例に係る第１及び第２の領域の上面図、図３（ｂ）は本発明の一実施例における第１及び第２の領域の上面図である。
【図４】従来例に係る光半導体装置の製造方法の工程図である。
【図５】従来例に係る光半導体装置の製造方法の工程図である。
【図６】従来例に係る光半導体装置の製造方法（サイドエッチングにより光結合面の劣化）の工程図である。
【符号の説明】
１ ｎ−ＩnＰ基板
２ ＧaＩnＡsＰ光半導体増幅器活性層
３ ｐ−ＩnＰクラッド層
４，８，１３ マスク
５ ＧaＩnＡsＰ導波路層
６ ｉ−ＩnＰクラッド層
７ ＧaＩnＡsＰエッチストップ層
９ 第１のマスク
１０ 半絶縁性埋め込みヘテロ構造
１１ Ｆe−ＩnＰ乗り上げ成長層
１２ 第２のマスク
Claims (2)
- 半導体基板上の第１の領域に形成されハイメサ構造を有する導波路と、前記基板の第２の領域に形成され埋め込み構造を有する光半導体素子がバットジョイント接合された光半導体装置を製造する方法において、第２の領域に形成されたメサストライプ構造を第１のマスクを用いて保護し、選択結晶成長法により前記第１のマスク以外の部分に埋め込み層を形成する工程と、第１の領域に形成するハイメサ導波路構造のメサ幅よりも幅広の凸部を有する第２のマスクを用いて第２の領域だけでなく、第１の領域に至る部分を保護し、前記選択結晶成長法により第１の領域の上部に乗り上げ成長された埋め込み層を選択性ウェットエッチングにより除去する工程を有することを特徴とする光半導体装置の製造方法。
- 請求項１の光半導体装置の製造方法において、下式に示すように、第１の領域と第２の領域の光結合面から第１の領域に至る長さＬがメサ深さＤの１倍以上且つ２倍以下、凸部の幅Ｗ３が第１の領域に形成されるハイメサ導波路部のメサ幅Ｗ１とサイドエッチング量Ｅとの和以上且つメサ幅Ｗ１とメサ深さＤの３倍との和以下、光結合面から凸部までの長さＬ１がメサ深さＤと等しく、凸部の長さＬ２が長さＬと長さＬ１の差に等しい第２のマスクを用いて第２の領域だけでなく、第１の領域に至る部分を保護し、前記選択結晶成長法により第１の領域の上部に乗り上げ成長された埋め込み層を選択性ウェットエッチングにより除去する工程を有することを特徴とする光半導体装置の製造方法。
Ｄ≦Ｌ≦２Ｄ
Ｗ１＋Ｅ≦Ｗ３≦Ｗ１＋３Ｄ
Ｌ１＝Ｄ
Ｌ２＝Ｌ−Ｌ１
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064443A JP3654432B2 (ja) | 2001-03-08 | 2001-03-08 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064443A JP3654432B2 (ja) | 2001-03-08 | 2001-03-08 | 光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270947A JP2002270947A (ja) | 2002-09-20 |
| JP3654432B2 true JP3654432B2 (ja) | 2005-06-02 |
Family
ID=18923260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001064443A Expired - Fee Related JP3654432B2 (ja) | 2001-03-08 | 2001-03-08 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3654432B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108094A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 光半導体装置の製造方法 |
| JP4952376B2 (ja) * | 2006-08-10 | 2012-06-13 | 三菱電機株式会社 | 光導波路と半導体光集積素子の製造方法 |
| JP5617178B2 (ja) * | 2008-09-19 | 2014-11-05 | 富士通株式会社 | 光導波路の製造方法 |
-
2001
- 2001-03-08 JP JP2001064443A patent/JP3654432B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270947A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227015A (en) | Method of fabricating semiconductor laser | |
| JP5617178B2 (ja) | 光導波路の製造方法 | |
| KR100520796B1 (ko) | 평면 매립형 반도체 광 증폭기의 제작 방법 | |
| JP4514868B2 (ja) | 半導体装置の製造方法 | |
| US6692980B2 (en) | Method for fabricating monolithic integrated semiconductor photonic device | |
| US6309904B1 (en) | Method of fabricating an optical integrated circuit | |
| JP3654432B2 (ja) | 光半導体装置の製造方法 | |
| US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
| JP2010165759A (ja) | 集積光デバイスの製造方法 | |
| JPH1187844A (ja) | 半導体光結合回路及びその製造方法 | |
| CN115149399A (zh) | 光栅激光器及制备方法 | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| EP0470258B1 (en) | Method of producing a mesa embedded type optical semiconductor device | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP5277877B2 (ja) | 光導波路素子の製造方法 | |
| JP4769778B2 (ja) | 光半導体素子及びその製造方法 | |
| US7378681B2 (en) | Ridge waveguide device surface passivation by epitaxial regrowth | |
| JPH11145558A (ja) | 半導体光素子、送受信モジュールおよび光通信システム | |
| US6399403B1 (en) | Method of fabricating a semiconductor mesa device | |
| US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JP4161671B2 (ja) | 光集積素子の製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050223 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |