JPH06101453B2 - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPH06101453B2
JPH06101453B2 JP9774785A JP9774785A JPH06101453B2 JP H06101453 B2 JPH06101453 B2 JP H06101453B2 JP 9774785 A JP9774785 A JP 9774785A JP 9774785 A JP9774785 A JP 9774785A JP H06101453 B2 JPH06101453 B2 JP H06101453B2
Authority
JP
Japan
Prior art keywords
layer
film
pattern
resist
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9774785A
Other languages
English (en)
Other versions
JPS61256731A (ja
Inventor
稔彦 田中
洋 白石
高 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9774785A priority Critical patent/JPH06101453B2/ja
Publication of JPS61256731A publication Critical patent/JPS61256731A/ja
Publication of JPH06101453B2 publication Critical patent/JPH06101453B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパターン形成方法に関し、詳しくは高い集積度
を有する半導体集積回路や磁気バブル素子の微細パター
ン形成に特に有用なパターン形成方法に関する。
〔発明の背景〕
近年、半導体集積回路の規模は増大し、高密度化,パタ
ーンの微細化が要求されている。高密度化にともないパ
ターン寸法は微細になるにもかかわらず、段差深さはむ
しろ増大し、したがつて基板表面の凹凸はますます急峻
かつ激しくなつてきた。
基板表面に凹凸がある場合、凹部と凸部ではレジスト膜
厚が異なるために寸法精度が低下する。さらに、基板か
らの反射光の影響によつて解像度が低下し、また寸法精
度も低下する。これらの問題点を解決するために多層レ
ジスト法とよばれる方法が提案されている。
多層レジスト法は基板の凹凸を厚い流動性有機物で平坦
化した後、その上に通常の方法、すなわちレジスト層を
形成し露光・現像を行なつてパターンを形成し、ここで
形成したパターンを順次下地層に反応性プラズマエツチ
ング,スパツタエツチングなどにより転写するものであ
る。
第1層有機物層とレジストは双方有機物であるため、パ
ターンを上記第1層有機物層に直接転写することは困難
である。そこでパターン転写の際用いる反応性イオンエ
ツチングにおいて十分選択比のとれる層(中間層)を第
1層有機物層とレジストの間に形成し、レジスト/中間
層/第1層有機物層からなる三層構造でパターンを形成
する方法が一般的である。
厚い第1層有機物層に吸光性を持たせることにより、基
板からの反射光の影響を低減することができる。
流動性の高い厚い有機物層により第1層有機物層の表面
は基板に大きな凹凸があるにもかかわらず比較的平坦に
なる。このためレジスト膜厚差にともなう寸法精度の低
下を防止することができる。しかしながら、基板上の相
対的な凹凸はパターンが微細になるほど大きくなり、現
在ではアスペクト比が1を越えるものや、段差が1μm
を超えるものも存在する。このような場合には流動性の
高い厚い有機物層を用いても十分には表面を平坦にする
ことができない。
中間層には量産性の面からジヤーナル・オブ・ケミカル
ソサイテイ(J・Electrochem.Soc.)第129巻2152ペー
ジに報告されて居ように塗布形成膜であるSOG(Spin on
Glass)が用いられている。しかしSOGは塗布形成膜で
あるために塗布面が平坦でないと膜厚が場所によつて変
化する。SOGはその構造上クラツクを生じやすく、膜厚
を厚くすることができない。したがつて基板段差が激し
い場合には中間層SOGが極端に薄い部分が生じ、中間層
本来の機能である第1層有機物層の加工マスクとしての
機能を果たさなくなるという問題があつた。
またSOGは光学的な面からも問題がある。レジストとSOG
とでは屈折率が異なるため(おのおの約1.68,1.45)上
層レジストと中間層SOGおよび中間層SOGと第1層有機物
層との界面で光反射を生じ、この反射光がパターン精度
を低下させていた。
層間絶縁膜がポリイミド膜を用いる場合にも多層レジス
トの場合とほぼ同様の問題がある。レジスト膜とポリイ
ミド膜はともに有機膜であるため、レジスト上に形成し
たパターンをドライエツチングによつてポリイミド膜へ
転写するためにはレジスト膜とポリイミド膜との間に無
機物でできた中間層を形成する必要がある。中間層は量
産性の面から塗布形成膜が好ましいが、SOGでは多層レ
ジストの中間層に用いた場合と全く同様の問題点をも
つ。特にポリイミド膜は多層レジストに用いる第1層有
機物膜より平坦化の能力が劣るので基板に段差がある場
合中間層SOGの膜厚差が多層レジストの場合より大きく
なり、時としてマスクにならないことがある。なおSOG
の膜厚を厚くするとクラツクが生ずる。
以上、従来用いられていた多層レジストの中間層として
のSOGおよびポリイミド膜等の有機膜の加工マスクとし
てのSOGは基板の凹凸にともなうマスク機能の低下,欠
陥の発生および寸法精度の低下といつた問題点をもつ。
なお、第1層有機物層を十分に厚く形成するとその表面
は平坦となるため基板段差にともなう中間層の膜厚変化
は小さくなる。そのためSOGを中間層に用いた場合でも
パターン形成は可能となる。しかし第1層有機物層が十
分に厚いために多層レジストパターンのアスペクト比は
極めて大きくなり、被加工膜のエツチングが困難になる
という問題がある。また第1層有機物層がポリイミドの
ような層間絶縁膜の場合には素子特性に影響を与え、ま
た配線間の導通をとることが困難になるという問題を生
ずる。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、基板表面に
凹凸が存在しても微細な各種パターンを極めて高い精度
で、かつ極めて低い欠陥密度で形成することのできるパ
ターン形成方法を提供することである。
〔発明の概要〕
多層レジスト法における中間層および有機膜加工用マス
クは量産性の面から塗布形成膜が好ましい。そこで塗布
形成膜でかつ厚膜であつてもクラツクを生じない材料を
各種検討した。その結果、ラダー型シリコン樹脂が適し
ていることがわかつた。しかしラダー型シリコン樹脂の
屈折率は約1.4〜1.5とレジストの屈折率約1.68に比べて
低いためレジスト膜とラダー型シリコン膜およびラダー
型シリコン膜と第1層有機物層界面で光反射を生ずる。
そこでラダー型シリコン樹脂に金属錯体化合物を混入し
て屈折率を高めてこれらの界面での光反射を低減し、寸
法精度を向上させた。金属錯体化合物はベークすること
により酸化金属化するのでドライエツチングに対して有
機物と十分なエツチレート比がとれる。このためマスク
材料として好ましい。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して説明する。
まず第1図(a)に示すように段差をもつSi基板1上に
被加工膜であるA1膜2を形成した。本実施例ではSi基板
上の段差を0.8μmおよび1.5μmとしたが、この段差に
限らない。また被加工膜にはA1膜を用いたがこれに限ら
ず、W,Moなどの金属膜,SiO2,リンガラス膜,窒化シリコ
ン膜などの絶縁膜,poly Si,タングステンシリサイド,
モリブデンシリサイドなどのシリサイドあるいはポリサ
イド膜でもかまわない。次に被加工膜であるA1膜2上に
第1層有機物層3を約2μmの厚さで形成した。この膜
厚は平坦部での膜厚である。ここで第1層有機物層3に
はAZ1350J(Shipley社商品名)を用いたが、AZ1350Jに
限らずOFPR800,ONPR830(東京応化工業(株)商品名),
HPR204(Hunt Chem.社商品名)などのフエノールノボラ
ツク系レジスト,RD200N,RU100N(日立化成工業(株)社
商品名)などのポリビニルフエノール系レジスト,KTFR
(Kodak商品名),CBR(日本合成ゴム(株)社商品名)
などの環化ゴム系レジスト,PMMA,PMIPK,あるいはポリサ
ルフオン樹脂なども用いることができる。しかる後約20
0℃30分の熱処理を行なつた。その後、ポリメチルシル
セスキオサンとジプロポキシアセチルアセトナトチタン
の等量(重量比)混合物をブタノールに溶解し、上記第
1層有機物層上にスピン塗布・200℃30分の熱処理を行
なつて第2層中間膜4を形成した。中間膜4の膜厚は第
1層有機物層表面が平坦でないために場所によつて異な
り、その値は約0.05〜0.25μmであつた。なお、第1層
有機物層3の熱処理によつて、第1層有機物層3と中間
層4は混じりあうことはなかつた。
その後、通常の方法でAZ1350Jを用いたフオトレジスト
層に縮小投影露光法によつてパターン5を形成した。使
用した露光光の波長は365μmである。パターン5の寸
法精度は約0.05μmであつた。ここでは365μmの波長
の露光光を用いた場合を示したがこの波長に限らず、40
5,436nmなど他の波長の光を用いてもかまわない。また
縮小投影露光法に限なず、1:1プロジエクシヨン法,コ
ンタクト露光法およびプロキシミテイ露光法などでもか
まわない。すなみにポリメチルシルセスキオキサンのみ
をブタノールに溶かした溶液を用いて中間層4を形成し
た場合では、パターン5の寸法精度は約0.1μであり、
ジプロポキシアセトナトチタンとの混合物を用いた場合
に比べ、約2倍ほど寸法精度が低かつた。中間層にSOG
を用いた場合でもパターン5の寸法精度は約0.1μmで
ありポリメチルシルセスキオキサンのみの溶液を用いた
場合と同様に寸法精度が低かつた。
しかる後、第1図(c)に示したように通常のドライエ
ツチングにより、レジストパターン5を中間層4に転写
し、パターン4′を形成した。レジストAZ1350Jと中間
層4との選択比は大きく、良好なパターン転写ができ
た。しかる後第1図(d)に示したように通常の方法に
よりパターン4′をマスクとして第1層有機物層3にパ
ターンを転写しパターン3′を形成した。中間層4のO2
ガスを用いた反応性イオンエツチングのエツチレートは
約0.5nm/minであり、第1層有機物層(AZ1350J)のエツ
チレートは約50nm/minであるので、中間層と第1層有機
物層との選択比はこの場合も十分大きく良好なパターン
転写ができた。中間層4の膜厚は最も薄い部分でも約0.
05μmあつたので第1層有機物層のエツチング後にも中
間層4′は残り、マスクとしての機能を十分果たした。
ポリメチルシルセスキオキサンとジプロポキシアセチル
アセトナトチタンの混合溶液による塗布形成膜は約0.4
μmの膜厚でもクラックを生じなかつた。上述の実施例
でもクラツク等の欠陥は認められなかつた。一方、中間
層にSOGを用いた場合には約0.2μm以上の膜厚でクラツ
クが生じた。SOGの原液とジプロポキシアセチルアセト
ナトチタンの混合溶液による塗形成膜を中間層に用いた
場合には約0.13μm以上の膜厚でクラツクが生じた。し
たがつてクラツクに比較的強いSOGを中間層に用いた場
合でも膜厚は約0.2μm以下にする必要があつた。中間
層4にポリメチルシルセスキオキサンとジプロポキシア
セチルアセトナトチタンの混合溶液による塗布形成膜を
用いる代わりに膜厚が最も厚いところで約0.2μmのSOG
を用いて、上述の工程に従つてパターンを形成した。こ
の場合、基板段差部付近で中間層SOGが薄くなるため、
第1層有機物層を加工するときに中間層パターン4′が
エツチングに耐えず、一部本来あるべきパターンが欠如
していた。すなわち、中間層SOGはマスク材料としての
機能を果たさなかつた。
上記実施例ではポリメチルシルセスキオキサンとジプロ
ポキシアセチルアセトナトチタンの混合物の場合を説明
したが、この材料に限らず、ポリメチルシルセスキオキ
サンの代わりにポリエチルシルセスキオキサン,ポリフ
エニルシルセスキオキサンなどのラダー型シリコンを用
いてもよい。またジプロポキシアセチルアセトナトチタ
ンの代わりにイソプロポキシチタネート,テトラブトキ
シチタンなどのチタン錯体化合物あるいはCe,Hf,In,La,
Sb,Ta,Th,Y,Zr,Snなどの錯体化合物も用いることができ
る。またこれらの混合物の溶剤もブタノールに限らず、
エタノール,メタノール,プロパノールなどのアルコー
ル,ブチルアセテートおよびアセテートとアルコールの
混合物などを用いることができる。
以上のことから、中間層にラダー型シリコンと錯体化合
物の混合物を用いることにより、基板段差が大きい場合
でも、欠陥が少なくかつ精度の高いパターンを形成する
ことができた。
以上多層レジストの場合を説明してきたが、有機膜の加
工マスクとしてもラダー型シリコン錯体化合物の混合物
は多層レジストの中間層に用いた場合と同様に効果があ
つた。
第1図に示す工程にしたがつて上記実施例と長様な方法
でパターン形成を行なつた。ただし、この場合の被加工
膜は第1層機物層3であり、第1層化合物層3にはポリ
イミド膜を用いた。ポリイミド膜はポリイミド溶液(PI
Q:日立化製(株)社製)を塗布した後200℃30分、その
後350℃3分の熱処理を行なつて形成した。ポリイミド
膜の平坦部での膜厚は熱処理後で約2μmである。ポリ
イミド膜は熱処理したレジスト膜より段差に忠実に形成
されるのでポリイミド膜の表面は基板段差に応じて起伏
に富み、熱処理レジスト膜より平坦度は低かつた。
第1層有機物層3の加工マスクとしての中間層4には上
記実施例と同様にポリメチルシルセスキオキサンとジプ
ロポキシアセトナトチタンの混合溶液による塗布形成膜
を用いた。この場合の膜厚は最も薄い場所で約0.05μ
m、厚い場所で約0.3μmであつた。
上記実施例と同様な方法で形成したレジストパターン5
の寸法精度は約0.05μmであつた。そして第1層有機物
層であるポリイミド膜に高精度でかつ欠陥のないパター
ン3′を形成することができた。
なお中間層4にSOGを用いると場所による中間層の膜厚
変化が大きいために欠陥なしにパターンを形成すること
はできなかつた。またラダー型シリコン樹脂のみを用い
て中間層4を形成するとレジストパターン5の寸法精度
は約0.1μmであり良好ではあるが、錯体化合物を含む
場合よりは寸法精度が低かつた。
〔発明の効果〕
基板表面に急峻な段差が存在する場合においても本発明
に用いれば極めて高い精度で、かつ極めて低い欠陥密度
で微細な各種パターンを形成することができる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を示す工程図
である。 1……Si基板、2……Al膜、3……第1層有機物層、
3′……第1層有機物層に転写されたパターン、4……
中間層、4′……中間層に転写されたパターン、5……
レジストパターン。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】被加工基板上に第1層有機物層,第2層化
    合物層、および第3層レジスト層を積層して形成し、順
    次前記第3層,第2層および第1層に所望パターンを転
    写し、被加工膜の加工マスクを形成する方法において、
    ラダー型シリコンと錯体化合物を含有する溶液を塗布・
    加熱することによつて形成した膜を第2層化合物層とし
    て用いることを特徴とするパターン形成方法。
  2. 【請求項2】被加工物層である第1層有機物層上に第2
    層化合物層、および第3層レジスト層を形成し、順次前
    記第3層,第2層,第1層に所望パターンを転写し、被
    加工層である第1層有機物層を加工する方法において、
    第2層化合物層にラダー型シリコンと錯体化合物を含有
    する溶液を塗布・加熱することによつて形成した膜を用
    いることを特徴とするパターン形成方法。
JP9774785A 1985-05-10 1985-05-10 パタ−ン形成方法 Expired - Lifetime JPH06101453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9774785A JPH06101453B2 (ja) 1985-05-10 1985-05-10 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9774785A JPH06101453B2 (ja) 1985-05-10 1985-05-10 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS61256731A JPS61256731A (ja) 1986-11-14
JPH06101453B2 true JPH06101453B2 (ja) 1994-12-12

Family

ID=14200477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9774785A Expired - Lifetime JPH06101453B2 (ja) 1985-05-10 1985-05-10 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH06101453B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442585A (en) * 1987-08-07 1989-02-14 Nec Corp Method for etching polysilicon
JPH0335557A (ja) * 1989-07-03 1991-02-15 Mitsubishi Electric Corp カラーフィルタの製造方法
JP2573371B2 (ja) * 1989-10-11 1997-01-22 沖電気工業株式会社 3層レジスト法用の中間層形成材
JP2698251B2 (ja) * 1991-10-22 1998-01-19 シャープ株式会社 組立構造
JPH05326718A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4974756B2 (ja) * 2007-05-09 2012-07-11 三菱電機株式会社 太陽電池素子の製造方法

Also Published As

Publication number Publication date
JPS61256731A (ja) 1986-11-14

Similar Documents

Publication Publication Date Title
JP3320685B2 (ja) 微細パターン形成方法
US7807332B2 (en) Underlayer compositions containing heterocyclic aromatic structures
JPH05206128A (ja) 半導体装置における金属層間絶縁膜の形成方法
JP2001015479A (ja) 半導体装置の製造方法
JP4481902B2 (ja) 多層レジスト法によるパターン形成方法
US7175966B2 (en) Water and aqueous base soluble antireflective coating/hardmask materials
JPS6366939A (ja) 集積回路の製法
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
US6664177B1 (en) Dielectric ARC scheme to improve photo window in dual damascene process
JP2003163265A (ja) 配線構造およびその製造方法
JPH06101453B2 (ja) パタ−ン形成方法
JP2002270584A (ja) 半導体装置の製造方法
JP2932488B2 (ja) ドライエッチング方法
JPH0458167B2 (ja)
JPH11154703A (ja) 半導体装置の製造方法
JPH06224118A (ja) 微細パターン形成方法
JP2000040739A (ja) 半導体装置の製造方法
JPH08162460A (ja) 半導体装置および半導体装置の製造方法
JPH0638400B2 (ja) パタ−ン形成方法
KR0161467B1 (ko) 반도체장치의 평탄화 방법
JP2000294498A (ja) 半導体装置の製造方法
JP2006093590A (ja) 半導体装置の製造方法及びマスク材
JPS603620A (ja) 微細パタ−ンの形成方法
JPH0430740B2 (ja)