JPH06302539A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH06302539A JPH06302539A JP5112194A JP11219493A JPH06302539A JP H06302539 A JPH06302539 A JP H06302539A JP 5112194 A JP5112194 A JP 5112194A JP 11219493 A JP11219493 A JP 11219493A JP H06302539 A JPH06302539 A JP H06302539A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- insulating film
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 被パターン形成導電層が露光波長に対して高
い反射率を持ち、かつその表面に凹凸があっても高精度
の微細パターンを形成できる半導体装置の露光方法及び
この方法によって形成された半導体装置を提供する。 【構成】 半導体基板１０上の被パターン形成導電層１
の上に互いに屈折率及び膜厚の異なる第１及び第２の絶
縁膜６、７を形成する。この上に感光性被膜２を形成す
る。この感光性被膜２は、レチクルを介して露光して、
この被膜に所定のパターンを形成する。この所定のパタ
ーンを有する感光性被膜２を用いて導電層１をエッチン
グして、導電パターンを形成する。
い反射率を持ち、かつその表面に凹凸があっても高精度
の微細パターンを形成できる半導体装置の露光方法及び
この方法によって形成された半導体装置を提供する。 【構成】 半導体基板１０上の被パターン形成導電層１
の上に互いに屈折率及び膜厚の異なる第１及び第２の絶
縁膜６、７を形成する。この上に感光性被膜２を形成す
る。この感光性被膜２は、レチクルを介して露光して、
この被膜に所定のパターンを形成する。この所定のパタ
ーンを有する感光性被膜２を用いて導電層１をエッチン
グして、導電パターンを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、感光性被膜を用いた露
光技術に係る半導体装置の製造方法及びこの製造方法に
拠って形成された半導体装置の構造に関するものであ
る。
光技術に係る半導体装置の製造方法及びこの製造方法に
拠って形成された半導体装置の構造に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の高集積化が著しく進
み、それに伴なって回路の微細化はもとより、配線にお
いてもその微細化及び多層化が進んでいる。そのために
ゲート電極や配線などのパターンを形成する工程におい
てその膜厚や寸法の厳密な制御が必要になっている。と
くに、写真蝕刻工程においては、マスクパターンを半導
体基板表面に忠実に形成することが要求されているのに
前述のように微細化が進んだ結果、露光工程に置ける光
源のわずかな反射光もパターニング形成に悪影響を及ぼ
す。とくに、パターンが形成する導電層が金属物質のよ
うな露光波長に対して高い反射率を持つ場合には、さら
に大きな問題になる。マスクパターンの素材にはフォト
レジストのような感光性被膜を用いる。このフォトレジ
ストは、所望のマスクパターンの通りに、その表面に直
接入射してくる入射光によって露光されるが、実際には
被パターン形成導電層からの反射光によっても露光され
る。そのため、被パターン形成導電層の表面に凹凸があ
る場合には、そこからの反射光の光路は入射光の光路と
は同一直線上に無いため、フォトレジストが所定のマス
クパターンとは異なる形状に露光されてしまう。
み、それに伴なって回路の微細化はもとより、配線にお
いてもその微細化及び多層化が進んでいる。そのために
ゲート電極や配線などのパターンを形成する工程におい
てその膜厚や寸法の厳密な制御が必要になっている。と
くに、写真蝕刻工程においては、マスクパターンを半導
体基板表面に忠実に形成することが要求されているのに
前述のように微細化が進んだ結果、露光工程に置ける光
源のわずかな反射光もパターニング形成に悪影響を及ぼ
す。とくに、パターンが形成する導電層が金属物質のよ
うな露光波長に対して高い反射率を持つ場合には、さら
に大きな問題になる。マスクパターンの素材にはフォト
レジストのような感光性被膜を用いる。このフォトレジ
ストは、所望のマスクパターンの通りに、その表面に直
接入射してくる入射光によって露光されるが、実際には
被パターン形成導電層からの反射光によっても露光され
る。そのため、被パターン形成導電層の表面に凹凸があ
る場合には、そこからの反射光の光路は入射光の光路と
は同一直線上に無いため、フォトレジストが所定のマス
クパターンとは異なる形状に露光されてしまう。
【０００３】図１１を参照してこれを説明すると、ま
ず、フォトレジスト２は、被パターン形成導電層である
金属層１上に形成される。この金属層１は、シリコンな
どの半導体基板１０上に設けられる。半導体基板１０上
にはゲート酸化膜を介して、例えば、ポリシリコンゲー
ト電極１１を形成し、その上にシリコン酸化膜などの絶
縁膜１２を形成する。金属層１は、この絶縁膜１２の上
に形成されている。このフォトレジスト２に光源から光
をレチクル（図示せず）を介して当てると、光はフォト
レジスト２にほぼ垂直に照射される。そして、照射され
た部分は、現像液中で溶解され、照射されなかったフォ
トレジスト部分は、溶解されないでマスクパターンとし
て残る。これは、ポジ型レジストといい、露光された部
分が現像液中で溶解されないネガ型レジストを用いる場
合もある。いずれにしても、半導体基板上に残されたフ
ォトレジストをマスクとしてパターニングすべき物質を
エッチングする。したがって、マスクパターンは、前記
レチクルを忠実に再生したものでなければならない。
ず、フォトレジスト２は、被パターン形成導電層である
金属層１上に形成される。この金属層１は、シリコンな
どの半導体基板１０上に設けられる。半導体基板１０上
にはゲート酸化膜を介して、例えば、ポリシリコンゲー
ト電極１１を形成し、その上にシリコン酸化膜などの絶
縁膜１２を形成する。金属層１は、この絶縁膜１２の上
に形成されている。このフォトレジスト２に光源から光
をレチクル（図示せず）を介して当てると、光はフォト
レジスト２にほぼ垂直に照射される。そして、照射され
た部分は、現像液中で溶解され、照射されなかったフォ
トレジスト部分は、溶解されないでマスクパターンとし
て残る。これは、ポジ型レジストといい、露光された部
分が現像液中で溶解されないネガ型レジストを用いる場
合もある。いずれにしても、半導体基板上に残されたフ
ォトレジストをマスクとしてパターニングすべき物質を
エッチングする。したがって、マスクパターンは、前記
レチクルを忠実に再生したものでなければならない。
【０００４】しかし、露光に用いる光は下地の金属層１
に当たると反射する。したがって、金属層１の平らなＡ
領域では矢印に示すように入射方向に反射するが、下に
ゲート電極１１などが形成されてその表面に段差部３が
形成されているＢ領域では、入射方向には反射しないで
反射光が斜め上方に進み、フォトレジストの側面部分に
当たり、その結果、マスクパターンとして残されるフォ
トレジスト２の側面に凹部４が形成されてしまう。この
凹部４があるために、選択的に露光され、現像されたフ
ォトレジスト２をマスクパターンとしてエッチングによ
り下地金属層１から配線などを形成しても、所望の配線
パターンは得られず、悪くすると配線の段線も起こりか
ねない。この様に、金属層の凹凸部近傍では、フォトレ
ジストの正確な現像処理が難しく、近年のような微細化
及び多層化の著しい半導体装置に対応することは非常に
困難になっている。
に当たると反射する。したがって、金属層１の平らなＡ
領域では矢印に示すように入射方向に反射するが、下に
ゲート電極１１などが形成されてその表面に段差部３が
形成されているＢ領域では、入射方向には反射しないで
反射光が斜め上方に進み、フォトレジストの側面部分に
当たり、その結果、マスクパターンとして残されるフォ
トレジスト２の側面に凹部４が形成されてしまう。この
凹部４があるために、選択的に露光され、現像されたフ
ォトレジスト２をマスクパターンとしてエッチングによ
り下地金属層１から配線などを形成しても、所望の配線
パターンは得られず、悪くすると配線の段線も起こりか
ねない。この様に、金属層の凹凸部近傍では、フォトレ
ジストの正確な現像処理が難しく、近年のような微細化
及び多層化の著しい半導体装置に対応することは非常に
困難になっている。
【０００５】以上のような問題を解決するための方法の
１つに被パターン形成導電層上に導電層からの反射を小
さくする反射防止膜を堆積し、その上にフォトレジスト
を塗布する方法がある。例えば、図１２は、このような
方法の一例を説明する半導体基板上の配線部分の断面図
である。半導体基板１０上に形成された金属層１上にア
ルカリ可溶性の反射防止膜５をスピンコートし、加熱処
理を行ってからフォトレジスト２を塗布する。このフォ
トレジスト２は露光してからアルカリ水溶液で現像す
る。このとき、フォトレジスト２が溶解された領域にあ
る反射防止膜も同時に溶解する。しかし、この方法で
は、フォトレジスト２のみならず反射防止膜もマスクと
して被パターン形成導電層としての金属層１を加工する
ために、その加工精度は反射防止膜のパターンで決まっ
てしまう。しかし、反射防止膜のパターン寸法を制御す
ることは、アルカリによる溶解量を制御することだけで
なく、反射防止膜の膜厚変動の制御も要求されるために
非常に困難であるという問題があった。また、被パター
ン形成導電層とフォトレジストとの間に反射率を抑える
ような金属層や金属化合物層を挿入する方法も知られて
いるが、この方法ではパターン形成後の膜質が不安定で
あり、後工程で支障が出たり、除去するための特別な工
程が必要など実用化を阻む種々の問題があった。
１つに被パターン形成導電層上に導電層からの反射を小
さくする反射防止膜を堆積し、その上にフォトレジスト
を塗布する方法がある。例えば、図１２は、このような
方法の一例を説明する半導体基板上の配線部分の断面図
である。半導体基板１０上に形成された金属層１上にア
ルカリ可溶性の反射防止膜５をスピンコートし、加熱処
理を行ってからフォトレジスト２を塗布する。このフォ
トレジスト２は露光してからアルカリ水溶液で現像す
る。このとき、フォトレジスト２が溶解された領域にあ
る反射防止膜も同時に溶解する。しかし、この方法で
は、フォトレジスト２のみならず反射防止膜もマスクと
して被パターン形成導電層としての金属層１を加工する
ために、その加工精度は反射防止膜のパターンで決まっ
てしまう。しかし、反射防止膜のパターン寸法を制御す
ることは、アルカリによる溶解量を制御することだけで
なく、反射防止膜の膜厚変動の制御も要求されるために
非常に困難であるという問題があった。また、被パター
ン形成導電層とフォトレジストとの間に反射率を抑える
ような金属層や金属化合物層を挿入する方法も知られて
いるが、この方法ではパターン形成後の膜質が不安定で
あり、後工程で支障が出たり、除去するための特別な工
程が必要など実用化を阻む種々の問題があった。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
方法では、被パターン形成導電層が露光波長に対して高
い反射率を持つ物質の場合、とくにその表面に凹凸があ
ると、パターン精度良く露光することが困難である。ま
た、反射防止のために特殊な膜を形成してもその膜厚変
動によるパターン寸法の制御が困難であったり、その膜
質に問題があったりまた除去するための特別な工程を必
要としていた。本発明は、このような事情によりなされ
たものであり、被パターン形成導電層が露光波長に対し
て高い反射率を持ち、かつその表面に凹凸があっても高
精度の微細パターンを形成する事のできる方法を提供す
る。
方法では、被パターン形成導電層が露光波長に対して高
い反射率を持つ物質の場合、とくにその表面に凹凸があ
ると、パターン精度良く露光することが困難である。ま
た、反射防止のために特殊な膜を形成してもその膜厚変
動によるパターン寸法の制御が困難であったり、その膜
質に問題があったりまた除去するための特別な工程を必
要としていた。本発明は、このような事情によりなされ
たものであり、被パターン形成導電層が露光波長に対し
て高い反射率を持ち、かつその表面に凹凸があっても高
精度の微細パターンを形成する事のできる方法を提供す
る。
【０００７】
【課題を解決するための手段】本発明は、被パターン形
成導電層上に互いに屈折率の異なる第１及び第２の絶縁
膜を形成し、この上に感光性被膜を形成してこの感光性
被膜を露光することを特徴としている。すなわち、本発
明の半導体装置の製造方法は、半導体基板主面に導電層
を形成する工程と、前記半導体基板主面に形成され、前
記導電層を被覆するように前記半導体基板主面に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜上にこの第
１の絶縁膜とは屈折率の異なる第２の絶縁膜を形成する
工程と、前記第２の絶縁膜上に感光性被膜を形成する工
程と、前記感光性被膜を所定の波長を有する光源によっ
て選択的に露光し、これを現像してマスクを形成する工
程と、前記マスクを用いて前記第２の絶縁膜、前記第１
の絶縁膜及び前記導電層を選択的にエッチング除去して
前記導電層に所望のパターンを形成する工程とを具備
し、前記第２の絶縁膜は、露光する前記光源の波長に対
する前記導電層からの反射率が前記第１の絶縁膜のみの
場合より低くなるような膜厚を有していることを第１の
特徴としている。
成導電層上に互いに屈折率の異なる第１及び第２の絶縁
膜を形成し、この上に感光性被膜を形成してこの感光性
被膜を露光することを特徴としている。すなわち、本発
明の半導体装置の製造方法は、半導体基板主面に導電層
を形成する工程と、前記半導体基板主面に形成され、前
記導電層を被覆するように前記半導体基板主面に第１の
絶縁膜を形成する工程と、前記第１の絶縁膜上にこの第
１の絶縁膜とは屈折率の異なる第２の絶縁膜を形成する
工程と、前記第２の絶縁膜上に感光性被膜を形成する工
程と、前記感光性被膜を所定の波長を有する光源によっ
て選択的に露光し、これを現像してマスクを形成する工
程と、前記マスクを用いて前記第２の絶縁膜、前記第１
の絶縁膜及び前記導電層を選択的にエッチング除去して
前記導電層に所望のパターンを形成する工程とを具備
し、前記第２の絶縁膜は、露光する前記光源の波長に対
する前記導電層からの反射率が前記第１の絶縁膜のみの
場合より低くなるような膜厚を有していることを第１の
特徴としている。
【０００８】また、半導体基板主面に導電層を形成する
工程と、前記半導体基板主面に形成され、前記導電層を
被覆するように前記半導体基板主面にシリコン窒化膜を
形成する工程と、前記シリコン窒化膜上にこのシリコン
窒化膜より厚いシリコン酸化膜を形成する工程と、前記
シリコン酸化膜上に感光性被膜を形成する工程と、前記
感光性被膜を所定の波長を有する光源によって選択的に
露光し、これを現像してマスクを形成する工程と、前記
マスクを用いて前記シリコン酸化膜、前記シリコン窒化
膜及び前記導電層を選択的にエッチング除去して前記導
電層に所望のパターンを形成する工程とを具備している
ことを第２の特徴としている。さらに、半導体基板主面
に導電層を形成する工程と、前記半導体基板主面に形成
され、前記導電層を被覆するように前記半導体基板主面
にシリコン酸化膜を形成する工程と、前記シリコン酸化
膜上にこのシリコン酸化膜より薄いシリコン窒化膜を形
成する工程と、前記シリコン窒化膜上に感光性被膜を形
成する工程と、前記感光性被膜を所定の波長を有する光
源によって選択的に露光し、これを現像してマスクを形
成する工程と、前記マスクを用いて前記シリコン窒化
膜、前記シリコン酸化膜及び前記導電層を選択的にエッ
チング除去して前記導電層に所望のパターンを形成する
工程とを具備していることを第３の特徴としている。
工程と、前記半導体基板主面に形成され、前記導電層を
被覆するように前記半導体基板主面にシリコン窒化膜を
形成する工程と、前記シリコン窒化膜上にこのシリコン
窒化膜より厚いシリコン酸化膜を形成する工程と、前記
シリコン酸化膜上に感光性被膜を形成する工程と、前記
感光性被膜を所定の波長を有する光源によって選択的に
露光し、これを現像してマスクを形成する工程と、前記
マスクを用いて前記シリコン酸化膜、前記シリコン窒化
膜及び前記導電層を選択的にエッチング除去して前記導
電層に所望のパターンを形成する工程とを具備している
ことを第２の特徴としている。さらに、半導体基板主面
に導電層を形成する工程と、前記半導体基板主面に形成
され、前記導電層を被覆するように前記半導体基板主面
にシリコン酸化膜を形成する工程と、前記シリコン酸化
膜上にこのシリコン酸化膜より薄いシリコン窒化膜を形
成する工程と、前記シリコン窒化膜上に感光性被膜を形
成する工程と、前記感光性被膜を所定の波長を有する光
源によって選択的に露光し、これを現像してマスクを形
成する工程と、前記マスクを用いて前記シリコン窒化
膜、前記シリコン酸化膜及び前記導電層を選択的にエッ
チング除去して前記導電層に所望のパターンを形成する
工程とを具備していることを第３の特徴としている。
【０００９】前記第１の絶縁膜及び前記第２の絶縁膜
は、それぞれ光源の波長に対して膜厚の変化に応じて周
期的に変わる反射率を有しており、この反射率の変化の
周期が大きい絶縁膜の膜厚を厚くすることができる。ま
た、本発明の半導体装置は、半導体基板と、前記半導体
基板の主面に形成された導電層と、前記導電層の上にの
み形成された第１の絶縁膜と、前記第１の絶縁膜の上に
のみ形成された第２の絶縁膜とを備えている事を特徴と
している。
は、それぞれ光源の波長に対して膜厚の変化に応じて周
期的に変わる反射率を有しており、この反射率の変化の
周期が大きい絶縁膜の膜厚を厚くすることができる。ま
た、本発明の半導体装置は、半導体基板と、前記半導体
基板の主面に形成された導電層と、前記導電層の上にの
み形成された第１の絶縁膜と、前記第１の絶縁膜の上に
のみ形成された第２の絶縁膜とを備えている事を特徴と
している。
【００１０】
【作用】第１の絶縁膜を第２の絶縁膜とを重ねることに
より、第１の絶縁膜が単層の場合より、露光光源の波長
に対する被パターン形成導電層からの反射が低くなるよ
うになる。その結果、反射に起因するパターン精度の低
下を防止することができる。また、被パターン形成導電
層が形成される半導体基板表面に凹凸があると、この導
電層表面も凹凸になるが、その場合でも反射光の反射方
向の変化に伴う感光性被膜への影響を小さく押さえる事
ができる。被パターン形成導電層と感光性被膜との間に
堆積する絶縁膜の膜厚を適宜変えることにより反射率の
変動を押さえる事ができる。また、反射防止膜がすべて
絶縁膜で構成されているために、反射防止膜を除去する
工程は不要であり、しかも設計の工夫によりそのまま被
パターン形成導電層から得られる配線などの上にこれら
絶縁膜をそのまま残して層間絶縁膜の補強などに使用す
ることもできる。
より、第１の絶縁膜が単層の場合より、露光光源の波長
に対する被パターン形成導電層からの反射が低くなるよ
うになる。その結果、反射に起因するパターン精度の低
下を防止することができる。また、被パターン形成導電
層が形成される半導体基板表面に凹凸があると、この導
電層表面も凹凸になるが、その場合でも反射光の反射方
向の変化に伴う感光性被膜への影響を小さく押さえる事
ができる。被パターン形成導電層と感光性被膜との間に
堆積する絶縁膜の膜厚を適宜変えることにより反射率の
変動を押さえる事ができる。また、反射防止膜がすべて
絶縁膜で構成されているために、反射防止膜を除去する
工程は不要であり、しかも設計の工夫によりそのまま被
パターン形成導電層から得られる配線などの上にこれら
絶縁膜をそのまま残して層間絶縁膜の補強などに使用す
ることもできる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１乃至図６を参照して第１の実施例を説明す
る。図１は、半導体装置の断面図、図２は、その製造工
程断面図、図３乃至図５は、絶縁膜の膜厚と光の反射率
との関係を示す特性図、そして、図６は、各絶縁膜の反
射率の膜厚依存性を示す特性図である。シリコンなどの
半導体基板１０上の、例えば、ゲート酸化膜を介して形
成した多結晶シリコンなどのゲート電極１１やフィール
ド酸化膜などが存在する凹凸のある表面を被覆するよう
に、例えば、ＣＶＤＳｉＯ2 などの絶縁膜１２を形成す
る。次いで、絶縁膜１２上の全面に被パターン形成導電
膜である多結晶シリコン膜１をＣＶＤ法などで堆積す
る。その後、この多結晶シリコン膜１の上に２００〜３
００オングストロ−ム程度の膜厚のシリコン窒化膜（Ｓ
ｉ3 Ｎ4 ）６を堆積し、その上に４００〜９００オング
ストロ−ム程度の膜厚のシリコン酸化（ＳｉＯ2 ）膜を
堆積する。その後、ｉ線用フォトレジスト２を塗布する
（図２（ａ））。この後、マスクを介して波長３６５ｎ
ｍのｉ線を光源として用いたステッパを用いて露光及び
現像を行ってフォトレジスト２からレジストパターンを
形成する（図２（ｂ））。
する。図１乃至図６を参照して第１の実施例を説明す
る。図１は、半導体装置の断面図、図２は、その製造工
程断面図、図３乃至図５は、絶縁膜の膜厚と光の反射率
との関係を示す特性図、そして、図６は、各絶縁膜の反
射率の膜厚依存性を示す特性図である。シリコンなどの
半導体基板１０上の、例えば、ゲート酸化膜を介して形
成した多結晶シリコンなどのゲート電極１１やフィール
ド酸化膜などが存在する凹凸のある表面を被覆するよう
に、例えば、ＣＶＤＳｉＯ2 などの絶縁膜１２を形成す
る。次いで、絶縁膜１２上の全面に被パターン形成導電
膜である多結晶シリコン膜１をＣＶＤ法などで堆積す
る。その後、この多結晶シリコン膜１の上に２００〜３
００オングストロ−ム程度の膜厚のシリコン窒化膜（Ｓ
ｉ3 Ｎ4 ）６を堆積し、その上に４００〜９００オング
ストロ−ム程度の膜厚のシリコン酸化（ＳｉＯ2 ）膜を
堆積する。その後、ｉ線用フォトレジスト２を塗布する
（図２（ａ））。この後、マスクを介して波長３６５ｎ
ｍのｉ線を光源として用いたステッパを用いて露光及び
現像を行ってフォトレジスト２からレジストパターンを
形成する（図２（ｂ））。
【００１２】これに続いて、このレジストパターン２を
マスクとして反応性イオンエッチング（Reactive Ion E
tching;RIE）などの異方性エッチングによりシリコン酸
化膜７とシリコン窒化膜６と多結晶シリコン膜１とをパ
ターニングして、表面が絶縁膜６、７で保護された多結
晶シリコンの配線１を形成する（図２（ｃ））。次い
で、半導体基板１０上に、例えば、ＣＶＤＳｉＯ2 など
の絶縁膜８を形成してこの多結晶シリコン配線１を被覆
保護する。次いで、図３乃至図５を参照してシリコン窒
化膜６とシリコン酸化膜７の膜厚が変化したときに被パ
ターン形成導電層の多結晶シリコン膜１からの反射率が
どの様に変化するか説明する。比較のために示す図６
は、フォトレジスト２と多結晶シリコン膜１との間にシ
リコン窒化膜或いはシリコン酸化膜のみを反射防止膜と
して介在させた半導体装置の露光工程における多結晶シ
リコン膜１表面からの光の反射率とその膜厚との関係を
示すものである。図では、シリコン窒化膜（Ｓｉ
3 Ｎ4 ）はＳｉＮで表わし、シリコン酸化膜はＳｉＯ2
で表わす。
マスクとして反応性イオンエッチング（Reactive Ion E
tching;RIE）などの異方性エッチングによりシリコン酸
化膜７とシリコン窒化膜６と多結晶シリコン膜１とをパ
ターニングして、表面が絶縁膜６、７で保護された多結
晶シリコンの配線１を形成する（図２（ｃ））。次い
で、半導体基板１０上に、例えば、ＣＶＤＳｉＯ2 など
の絶縁膜８を形成してこの多結晶シリコン配線１を被覆
保護する。次いで、図３乃至図５を参照してシリコン窒
化膜６とシリコン酸化膜７の膜厚が変化したときに被パ
ターン形成導電層の多結晶シリコン膜１からの反射率が
どの様に変化するか説明する。比較のために示す図６
は、フォトレジスト２と多結晶シリコン膜１との間にシ
リコン窒化膜或いはシリコン酸化膜のみを反射防止膜と
して介在させた半導体装置の露光工程における多結晶シ
リコン膜１表面からの光の反射率とその膜厚との関係を
示すものである。図では、シリコン窒化膜（Ｓｉ
3 Ｎ4 ）はＳｉＮで表わし、シリコン酸化膜はＳｉＯ2
で表わす。
【００１３】シリコン窒化膜及びシリコン酸化膜の最小
の反射率は、各０．４及び０．２５である。反射率を注
目すれば、シリコン窒化膜のみを反射防止膜として用い
るほうが光の反射を防ぐことができるが、図に示すよう
に、シリコン窒化膜は、膜厚に対する周期が９４０オン
グストロ−ムと短いので膜厚を制御することは非常に困
難である。そこで、本発明では、特性の異なる異種の絶
縁膜をそれぞれの膜厚を適宜変えることによって、感光
性被膜が形成されている被パターン形成導電層表面の水
平面とのなす角度を適宜変えても、即ち、その表面に凹
凸があっても被パターン形成導電層からの光の反射率を
低く抑えることが可能になる。また、前記膜厚に対する
周期の短い絶縁膜を薄く、かつ前記膜厚に対する周期の
長い絶縁膜を厚くすれば、絶縁膜の膜厚変動による反射
率の揺らぎを抑えることができる。
の反射率は、各０．４及び０．２５である。反射率を注
目すれば、シリコン窒化膜のみを反射防止膜として用い
るほうが光の反射を防ぐことができるが、図に示すよう
に、シリコン窒化膜は、膜厚に対する周期が９４０オン
グストロ−ムと短いので膜厚を制御することは非常に困
難である。そこで、本発明では、特性の異なる異種の絶
縁膜をそれぞれの膜厚を適宜変えることによって、感光
性被膜が形成されている被パターン形成導電層表面の水
平面とのなす角度を適宜変えても、即ち、その表面に凹
凸があっても被パターン形成導電層からの光の反射率を
低く抑えることが可能になる。また、前記膜厚に対する
周期の短い絶縁膜を薄く、かつ前記膜厚に対する周期の
長い絶縁膜を厚くすれば、絶縁膜の膜厚変動による反射
率の揺らぎを抑えることができる。
【００１４】この実施例では、図３乃至５の特性図にし
たがって、シリコン窒化膜６を薄くし、シリコン酸化膜
７を厚くしている。そして、凹凸の程度を示す多結晶シ
リコン膜１表面の水平面とのなす角度θを、０度、２０
度、４０度にしている。いずれの場合でも多結晶シリコ
ン膜１からの反射率を０．２以下に抑えることが可能に
なる。反射率は、それぞれの絶縁膜の膜厚に対して周期
的に変化するが、シリコン窒化膜の膜厚に対する周期よ
りもシリコン酸化膜の膜厚に対する周期のほうが長い。
例えば、多結晶シリコン膜表面の水平面とのなす角度θ
が０度の場合、シリコン窒化膜の膜厚に対する周期は約
９００オングストロ−ムであるが、シリコン酸化膜の膜
厚に対する周期は約１２４０オングストロ−ムである。
このため膜厚の制御を考慮して、薄いシリコン窒化膜６
の上に厚いシリコン酸化膜７を堆積することにより膜厚
変動による光の反射率の揺らぎを抑えることができる。
たがって、シリコン窒化膜６を薄くし、シリコン酸化膜
７を厚くしている。そして、凹凸の程度を示す多結晶シ
リコン膜１表面の水平面とのなす角度θを、０度、２０
度、４０度にしている。いずれの場合でも多結晶シリコ
ン膜１からの反射率を０．２以下に抑えることが可能に
なる。反射率は、それぞれの絶縁膜の膜厚に対して周期
的に変化するが、シリコン窒化膜の膜厚に対する周期よ
りもシリコン酸化膜の膜厚に対する周期のほうが長い。
例えば、多結晶シリコン膜表面の水平面とのなす角度θ
が０度の場合、シリコン窒化膜の膜厚に対する周期は約
９００オングストロ−ムであるが、シリコン酸化膜の膜
厚に対する周期は約１２４０オングストロ−ムである。
このため膜厚の制御を考慮して、薄いシリコン窒化膜６
の上に厚いシリコン酸化膜７を堆積することにより膜厚
変動による光の反射率の揺らぎを抑えることができる。
【００１５】さらに、絶縁膜の膜厚に対する周期は、多
結晶シリコン膜１表面の水平面とのなす角度θが変わっ
ても変化するが、２００〜３００オングストロ−ム程度
のシリコン窒化膜６上に４００〜９００オングストロ−
ム程度のシリコン酸化膜７を堆積することによって、そ
れぞれの膜厚が１０％程度の範囲内で変動しても、角度
θが０度、２０度、４０度のいずれの場合でも反射率を
０．２以下の低い値に抑えることができる。また、シリ
コン窒化膜６が２５０オングストロ−ムの時に最大の反
射率で０．３未満であるなど、シリコン酸化膜７の膜厚
が変化しても反射率はそれほど大きくならないことか
ら、シリコン窒化膜６の膜厚を２００〜３００オングス
トロ−ム程度の範囲に抑えさえすれば、シリコン酸化膜
７の膜厚は任意である。本発明の半導体装置において
は、図１に示すように、被パターン形成導電層１から得
られる配線上に反射防止に用いた２層の絶縁膜６、７を
そのまま残している。この様に、導電層上に２層の絶縁
膜を堆積することにより、単層の時と比較して絶縁耐圧
が向上する。単層絶縁膜の場合、導電層の側面はエッチ
ング後の酸化工程により絶縁耐圧の高い熱酸化膜が形成
されるが、導電層の上面は単層の絶縁膜があるために熱
酸化膜が形成されないので、垂直方向の絶縁耐圧は、層
間絶縁膜の絶縁耐圧のみで決まってしまう。本発明で
は、この耐圧の低い垂直方向の層間絶縁膜のみを耐圧の
高い２層構造にしているので、垂直方向の絶縁耐圧を横
方向同様に高くすることができる。
結晶シリコン膜１表面の水平面とのなす角度θが変わっ
ても変化するが、２００〜３００オングストロ−ム程度
のシリコン窒化膜６上に４００〜９００オングストロ−
ム程度のシリコン酸化膜７を堆積することによって、そ
れぞれの膜厚が１０％程度の範囲内で変動しても、角度
θが０度、２０度、４０度のいずれの場合でも反射率を
０．２以下の低い値に抑えることができる。また、シリ
コン窒化膜６が２５０オングストロ−ムの時に最大の反
射率で０．３未満であるなど、シリコン酸化膜７の膜厚
が変化しても反射率はそれほど大きくならないことか
ら、シリコン窒化膜６の膜厚を２００〜３００オングス
トロ−ム程度の範囲に抑えさえすれば、シリコン酸化膜
７の膜厚は任意である。本発明の半導体装置において
は、図１に示すように、被パターン形成導電層１から得
られる配線上に反射防止に用いた２層の絶縁膜６、７を
そのまま残している。この様に、導電層上に２層の絶縁
膜を堆積することにより、単層の時と比較して絶縁耐圧
が向上する。単層絶縁膜の場合、導電層の側面はエッチ
ング後の酸化工程により絶縁耐圧の高い熱酸化膜が形成
されるが、導電層の上面は単層の絶縁膜があるために熱
酸化膜が形成されないので、垂直方向の絶縁耐圧は、層
間絶縁膜の絶縁耐圧のみで決まってしまう。本発明で
は、この耐圧の低い垂直方向の層間絶縁膜のみを耐圧の
高い２層構造にしているので、垂直方向の絶縁耐圧を横
方向同様に高くすることができる。
【００１６】次ぎに、図７乃至図１０を参照して第２の
実施例を説明する。図７は、半導体装置の製造工程断面
図であり、図８乃至図１０は、この実施例に用いる絶縁
膜の膜厚と反射率との関係を示す特性図である。半導体
基板１０上の、例えば、ゲート酸化膜を介して形成した
ゲート電極１１やフィールド酸化膜などが存在する凹凸
のある表面を被覆するように、例えば、ＣＶＤＳｉＯ2
などの絶縁膜１２を形成する。次いで、絶縁膜１２上の
全面に被パターン形成導電膜である多結晶シリコン膜１
をＣＶＤ法などで堆積する。その後、この多結晶シリコ
ン膜１上に、まずシリコン酸化膜７を１０００〜１１０
０オングストロ−ム程度堆積する。その上にシリコン窒
化膜６を２００〜４００オングストロ−ム程度堆積す
る。このあと、ｉ線用フォトレジスト２を塗布する（図
７（ａ））。この後、マスクを介して波長３６５ｎｍの
ｉ線を光源として用いたステッパを用いて露光及び現像
を行ってフォトレジスト２からレジストパターンを形成
する（図７（ｂ））。続いてこのレジストパターン２を
マスクとしてＲＩＥなどによりシリコン窒化膜６とシリ
コン酸化膜７と多結晶シリコン膜１とをパターニングし
て、表面が絶縁膜６、７で保護された多結晶シリコンの
配線１を形成する（図７（ｃ））。次いで、図示はしな
いが半導体基板１０上に、例えば、ＣＶＤＳｉＯ2 など
の絶縁膜を形成してこの多結晶シリコン配線１を被覆保
護する。
実施例を説明する。図７は、半導体装置の製造工程断面
図であり、図８乃至図１０は、この実施例に用いる絶縁
膜の膜厚と反射率との関係を示す特性図である。半導体
基板１０上の、例えば、ゲート酸化膜を介して形成した
ゲート電極１１やフィールド酸化膜などが存在する凹凸
のある表面を被覆するように、例えば、ＣＶＤＳｉＯ2
などの絶縁膜１２を形成する。次いで、絶縁膜１２上の
全面に被パターン形成導電膜である多結晶シリコン膜１
をＣＶＤ法などで堆積する。その後、この多結晶シリコ
ン膜１上に、まずシリコン酸化膜７を１０００〜１１０
０オングストロ−ム程度堆積する。その上にシリコン窒
化膜６を２００〜４００オングストロ−ム程度堆積す
る。このあと、ｉ線用フォトレジスト２を塗布する（図
７（ａ））。この後、マスクを介して波長３６５ｎｍの
ｉ線を光源として用いたステッパを用いて露光及び現像
を行ってフォトレジスト２からレジストパターンを形成
する（図７（ｂ））。続いてこのレジストパターン２を
マスクとしてＲＩＥなどによりシリコン窒化膜６とシリ
コン酸化膜７と多結晶シリコン膜１とをパターニングし
て、表面が絶縁膜６、７で保護された多結晶シリコンの
配線１を形成する（図７（ｃ））。次いで、図示はしな
いが半導体基板１０上に、例えば、ＣＶＤＳｉＯ2 など
の絶縁膜を形成してこの多結晶シリコン配線１を被覆保
護する。
【００１７】図８乃至図１０にこの実施例におけるシリ
コン酸化膜とシリコン窒化膜の膜厚に対する反射率の変
化を示す。前記第１の実施例と比較すると、反射率の最
小値及び最大値が多少大きくなるものの、多結晶シリコ
ン膜の水平面に対する角度θが４０度の場合には反射率
が０．２未満になる各絶縁膜の膜厚の組合わせがあるの
で、多結晶シリコン膜が凹凸を持っている場合はやはり
効果的である。また、膜厚に対する反射率の周期から、
厚いシリコン酸化膜上に薄いシリコン窒化膜を堆積する
ことによって膜厚が変動することによる反射率に対する
影響を抑えることができる。本発明では、以上のように
２種類の絶縁膜を使用しているが、その組合わせは、シ
リコン酸化膜やシリコン窒化膜の組合わせに限らず、Ｂ
ＰＳＧ、ＰＳＧ、アルミナ、窒化シリケートグラス類、
タンタル酸化膜などの絶縁膜を用い、これらを適宜組み
合わせることが可能である。
コン酸化膜とシリコン窒化膜の膜厚に対する反射率の変
化を示す。前記第１の実施例と比較すると、反射率の最
小値及び最大値が多少大きくなるものの、多結晶シリコ
ン膜の水平面に対する角度θが４０度の場合には反射率
が０．２未満になる各絶縁膜の膜厚の組合わせがあるの
で、多結晶シリコン膜が凹凸を持っている場合はやはり
効果的である。また、膜厚に対する反射率の周期から、
厚いシリコン酸化膜上に薄いシリコン窒化膜を堆積する
ことによって膜厚が変動することによる反射率に対する
影響を抑えることができる。本発明では、以上のように
２種類の絶縁膜を使用しているが、その組合わせは、シ
リコン酸化膜やシリコン窒化膜の組合わせに限らず、Ｂ
ＰＳＧ、ＰＳＧ、アルミナ、窒化シリケートグラス類、
タンタル酸化膜などの絶縁膜を用い、これらを適宜組み
合わせることが可能である。
【００１８】また、前記いずれの実施例においても被パ
ターン形成導電層には、多結晶シリコン膜を用いたが、
この発明では、アモルファスシリコン、モリブデンシリ
サイドやタングステンシリサイドなどのシリサイド、ア
ルミニウム、アルミニウム合金、タングステンやモリブ
デンなどの高融点金属、銅、銅合金などを用いることも
可能である。さらに、前記実施例では、露光工程に用い
る光源としてｉ線を用いたが、ｇ線、エキシマレーザ、
電子線或いはＸ線などを用いることも可能である。これ
らを用いて、被パターン形成導電層とそれぞれの光源に
合った感光性被膜との間に、互いに屈折率の異なる２層
の絶縁膜を、膜厚が１０％程度変動する範囲でも、加え
て角度θが０〜４０度等で変化しても単層のときに比較
して光源の波長に対する前記導電層からの反射率が低く
なるような膜厚で堆積後、それぞれの光源で露光しても
良い。
ターン形成導電層には、多結晶シリコン膜を用いたが、
この発明では、アモルファスシリコン、モリブデンシリ
サイドやタングステンシリサイドなどのシリサイド、ア
ルミニウム、アルミニウム合金、タングステンやモリブ
デンなどの高融点金属、銅、銅合金などを用いることも
可能である。さらに、前記実施例では、露光工程に用い
る光源としてｉ線を用いたが、ｇ線、エキシマレーザ、
電子線或いはＸ線などを用いることも可能である。これ
らを用いて、被パターン形成導電層とそれぞれの光源に
合った感光性被膜との間に、互いに屈折率の異なる２層
の絶縁膜を、膜厚が１０％程度変動する範囲でも、加え
て角度θが０〜４０度等で変化しても単層のときに比較
して光源の波長に対する前記導電層からの反射率が低く
なるような膜厚で堆積後、それぞれの光源で露光しても
良い。
【００１９】
【発明の効果】以上のように、凹凸のある被パターン形
成導電層をパターニングする場合にもこの被パターン形
成導電層からの反射を著しく減少させると共に、反射に
起因するパターン精度の劣化を抑制してその精度を向上
させることができる。
成導電層をパターニングする場合にもこの被パターン形
成導電層からの反射を著しく減少させると共に、反射に
起因するパターン精度の劣化を抑制してその精度を向上
させることができる。
【図１】本発明の第１の実施例に係る半導体装置の断面
図。
図。
【図２】第１の実施例の半導体装置の製造工程断面図。
【図３】第１の実施例の絶縁膜の膜厚と反射率との関係
を示す特性図。
を示す特性図。
【図４】第１の実施例の絶縁膜の膜厚と反射率との関係
を示す特性図。
を示す特性図。
【図５】第１の実施例の絶縁膜の膜厚と反射率との関係
を示す特性図。
を示す特性図。
【図６】絶縁膜が単層である場合のその膜厚と反射率と
の関係を示す特性図。
の関係を示す特性図。
【図７】第２の実施例の半導体装置の製造工程断面図。
【図８】第２の実施例の絶縁膜の膜厚と反射率との関係
を示す特性図。
を示す特性図。
【図９】第２の実施例の絶縁膜の膜厚と反射率との関係
を示す特性図。
を示す特性図。
【図１０】第２の実施例の絶縁膜の膜厚と反射率との関
係を示す特性図。
係を示す特性図。
【図１１】従来の半導体装置の製造工程断面図。
【図１２】従来の半導体装置の製造工程断面図。
１ 被パターン形成導電層（多結晶シリコン
膜） ２ 感光性被膜（フォトレジスト） ３ 非パターン形成導電層の段差部 ４ 感光性被膜側面の凹部 ５ 反射防止膜 ６ シリコン窒化膜 ７ シリコン酸化膜 ８ 保護絶縁膜 １０ 半導体基板 １１ ゲート電極 １２ 絶縁膜
膜） ２ 感光性被膜（フォトレジスト） ３ 非パターン形成導電層の段差部 ４ 感光性被膜側面の凹部 ５ 反射防止膜 ６ シリコン窒化膜 ７ シリコン酸化膜 ８ 保護絶縁膜 １０ 半導体基板 １１ ゲート電極 １２ 絶縁膜
Claims (6)
- 【請求項１】 半導体基板主面に導電層を形成する工程
と、 前記半導体基板主面に形成され、前記導電層を被覆する
ように前記半導体基板主面に第１の絶縁膜を形成する工
程と、 前記第１の絶縁膜上にこの第１の絶縁膜とは屈折率の異
なる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に感光性被膜を形成する工程と、 前記感光性被膜を所定の波長を有する光源によって選択
的に露光し、これを現像してマスクを形成する工程と、 前記マスクを用いて前記第２の絶縁膜、前記第１の絶縁
膜及び前記導電層を選択的にエッチング除去して前記導
電層に所望のパターンを形成する工程とを具備し、 前記第１及び第２の絶縁膜は、前記光源からの光の波長
に対する前記導電層からの反射率が前記第１の絶縁膜の
みの場合又は前記第２の絶縁膜のみの場合より低くなる
ような膜厚を有していることを特徴とする半導体装置の
製造方法。 - 【請求項２】 半導体基板主面に導電層を形成する工程
と、 前記半導体基板主面に形成され、前記導電層を被覆する
ように前記半導体基板主面にシリコン窒化膜を形成する
工程と、 前記シリコン窒化膜上にこのシリコン窒化膜より厚いシ
リコン酸化膜を形成する工程と、 前記シリコン酸化膜上に感光性被膜を形成する工程と、 前記感光性被膜を所定の波長を有する光源によって選択
的に露光し、これを現像してマスクを形成する工程と、 前記マスクを用いて前記シリコン酸化膜、前記シリコン
窒化膜及び前記導電層を選択的にエッチング除去して前
記導電層に所望のパターンを形成する工程とを具備して
いることを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板主面に導電層を形成する工程
と、 前記半導体基板主面に形成され、前記導電層を被覆する
ように前記半導体基板主面にシリコン酸化膜を形成する
工程と、 前記シリコン酸化膜上にこのシリコン酸化膜より薄いシ
リコン窒化膜を形成する工程と、 前記シリコン窒化膜上に感光性被膜を形成する工程と、 前記感光性被膜を所定の波長を有する光源によって選択
的に露光し、これを現像してマスクを形成する工程と、 前記マスクを用いて前記シリコン窒化膜、前記シリコン
酸化膜及び前記導電層を選択的にエッチング除去して前
記導電層に所望のパターンを形成する工程とを具備して
いることを特徴とする半導体装置の製造方法。 - 【請求項４】 前記第１の絶縁膜及び前記第２の絶縁膜
は、それぞれ前記光源からの光の波長に対して膜厚の変
化に応じて周期的に変わる前記導電層からの反射率を有
しており、この反射率の変化の周期が大きい絶縁膜の膜
厚を厚くすることを特徴とする請求項１乃至請求項３の
いずれかに記載の半導体装置の製造方法。 - 【請求項５】 前記反射率の変化の周期が大きく厚い絶
縁膜は、反射率の変化の周期が小さく薄い絶縁膜の上に
形成することを特徴とする請求項４に記載の半導体装置
の製造方法。 - 【請求項６】 半導体基板と、 前記半導体基板の主面に形成された導電層と、 前記導電層の上にのみ形成された第１の絶縁膜と、 前記第１の絶縁膜の上にのみ形成された第２の絶縁膜と
を具備していることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112194A JPH06302539A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置及び半導体装置の製造方法 |
| US08/227,519 US5486719A (en) | 1993-04-15 | 1994-04-14 | Semiconductor device including insulating film arrangement having low reflectance |
| US08/500,835 US5719072A (en) | 1993-04-15 | 1995-07-11 | Method of manufacturing a semiconductor using multi-layer antireflective layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112194A JPH06302539A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302539A true JPH06302539A (ja) | 1994-10-28 |
Family
ID=14580621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5112194A Pending JPH06302539A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5486719A (ja) |
| JP (1) | JPH06302539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057271A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체소자의 패턴형성용 하부막의 형성방법 |
| KR100436131B1 (ko) * | 1996-12-20 | 2004-08-25 | 주식회사 하이닉스반도체 | 반도체소자의미세패턴형성방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302539A (ja) * | 1993-04-15 | 1994-10-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP3284687B2 (ja) * | 1993-08-31 | 2002-05-20 | ソニー株式会社 | 配線パターンの製造方法 |
| US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
| JPH09260383A (ja) * | 1996-03-22 | 1997-10-03 | Sony Corp | 半導体装置の製造方法 |
| US5841179A (en) * | 1996-08-28 | 1998-11-24 | Advanced Micro Devices, Inc. | Conductive layer with anti-reflective surface portion |
| US5760483A (en) * | 1996-12-23 | 1998-06-02 | International, Business Machines Corporation | Method for improving visibility of alignment targets in semiconductor processing |
| US6501188B1 (en) * | 1997-07-03 | 2002-12-31 | Micron Technology, Inc. | Method for improving a stepper signal in a planarized surface over alignment topography |
| US6200734B1 (en) * | 1998-06-15 | 2001-03-13 | Lucent Technologies Inc. | Method for fabricating semiconductor devices |
| KR100269330B1 (ko) * | 1998-06-29 | 2000-12-01 | 윤종용 | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 |
| AU769964B2 (en) * | 1998-11-27 | 2004-02-12 | Synaptics (Uk) Limited | Position sensor |
| JP3354901B2 (ja) * | 1999-06-21 | 2002-12-09 | 株式会社半導体先端テクノロジーズ | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 |
| US6833575B2 (en) * | 2002-08-29 | 2004-12-21 | Micron Technology, Inc. | Dopant barrier for doped glass in memory devices |
| JP5063875B2 (ja) * | 2005-07-27 | 2012-10-31 | パナソニック株式会社 | 光半導体装置の製造方法 |
| JP5962522B2 (ja) * | 2012-03-22 | 2016-08-03 | 日亜化学工業株式会社 | 半導体レーザ装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3884698A (en) * | 1972-08-23 | 1975-05-20 | Hewlett Packard Co | Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer |
| US4070689A (en) * | 1975-12-31 | 1978-01-24 | Motorola Inc. | Semiconductor solar energy device |
| US4910122A (en) * | 1982-09-30 | 1990-03-20 | Brewer Science, Inc. | Anti-reflective coating |
| JPH0652702B2 (ja) * | 1984-05-15 | 1994-07-06 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS61170067A (ja) * | 1985-01-23 | 1986-07-31 | Nec Corp | 半導体装置 |
| US5130259A (en) * | 1988-08-01 | 1992-07-14 | Northrop Corporation | Infrared staring imaging array and method of manufacture |
| JPH04147142A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | フォトマスクおよびその製造方法 |
| JP3080400B2 (ja) * | 1990-11-30 | 2000-08-28 | 三菱電機株式会社 | 半導体装置 |
| US5219788A (en) * | 1991-02-25 | 1993-06-15 | Ibm Corporation | Bilayer metallization cap for photolithography |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| JPH06302539A (ja) * | 1993-04-15 | 1994-10-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US5441914A (en) * | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
| US5580701A (en) * | 1994-06-16 | 1996-12-03 | United Microelectronics Corporation | Process for elimination of standing wave effect of photoresist |
-
1993
- 1993-04-15 JP JP5112194A patent/JPH06302539A/ja active Pending
-
1994
- 1994-04-14 US US08/227,519 patent/US5486719A/en not_active Expired - Lifetime
-
1995
- 1995-07-11 US US08/500,835 patent/US5719072A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436131B1 (ko) * | 1996-12-20 | 2004-08-25 | 주식회사 하이닉스반도체 | 반도체소자의미세패턴형성방법 |
| KR19990057271A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체소자의 패턴형성용 하부막의 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5486719A (en) | 1996-01-23 |
| US5719072A (en) | 1998-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136679A (en) | Gate micro-patterning process | |
| JPH06302539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6057587A (en) | Semiconductor device with anti-reflective structure | |
| US20070023916A1 (en) | Semiconductor structure with multiple bottom anti-reflective coating layer and method of forming photoresist pattern and pattern of semiconductor device using the same structure | |
| US6713234B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| JPS6074529A (ja) | 写真食刻による集積回路のパタ−ン形成法 | |
| US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| JP3455442B2 (ja) | 配線構造の製造方法 | |
| US5422312A (en) | Method for forming metal via | |
| JP2000106343A (ja) | 半導体デバイスを製造するための方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| US6709986B2 (en) | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| JP3612297B2 (ja) | パターン形成方法、半導体装置の製造方法、及び、半導体装置 | |
| JP2993003B2 (ja) | パターン形成方法 | |
| JP3948263B2 (ja) | 半導体装置の製造方法 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| KR100516748B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| JPH0547936A (ja) | 半導体装置の製造方法 | |
| JPH0936017A (ja) | パタン形成方法及びそれを用いた半導体素子の製造方法 |