JPS6074529A - 写真食刻による集積回路のパタ−ン形成法 - Google Patents

写真食刻による集積回路のパタ−ン形成法

Info

Publication number
JPS6074529A
JPS6074529A JP15563384A JP15563384A JPS6074529A JP S6074529 A JPS6074529 A JP S6074529A JP 15563384 A JP15563384 A JP 15563384A JP 15563384 A JP15563384 A JP 15563384A JP S6074529 A JPS6074529 A JP S6074529A
Authority
JP
Japan
Prior art keywords
layer
light
amorphous silicon
aluminum
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15563384A
Other languages
English (en)
Inventor
ブルース・フレデリツク・グリフイング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS6074529A publication Critical patent/JPS6074529A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路の製造に関するものであって、更に詳
しく言えば、写真食刻によるパターン形成に関連して感
光材料で被覆された導電性部材の表面からの反射光を低
減させることに関する。
集積回路製造プロセスの最終工程近くにおいては、その
表面上に金属層が設置されるのが普通である。この製造
段階では、集積回路を形成すべきウェーハの表面は一般
に平坦でなく、急な階段部を含んでいることが多い。写
真食刻技術によってその金属層にパターン形成を施す場
合、金属層の高い反射率および基板中における階段部の
存在のためにホトレジストの露光量が不均一となり、従
って形成されるパターンが不規則なものとなる。
その結果、パターン化されたホトレジストを用いて金属
層中に食刻されたパターンの線幅は階段部の近傍におい
て不均一となる。また、反射がもたらす輻射線の定常波
のためにホトレジストの露光量が不均一になる結果、基
板の平坦部分上に位置する金属層のパターンの線幅も不
均一となる。
本発明の目的の1つは、集積回路ウェーハ中の高反射性
表面を持った層上に位置する感光材料層の露光量を実質
的に均一にするための方法を提供することにある。
また、集積回路の製造に際して金属のごとき材料から成
る層の反射性表面がもたらす悪影響を低減させるのに役
立つ、現行の製造プロセスに適合した簡単な方法を提供
することも本発明の目的の1つである。
本発明は、感光材料層の使用によりパターンを印刻した
マスクから金属のごとき反射性材料の層に対してそのパ
ターンを光学的に転写するため反射性材F1層に前処理
を施す方法に関する。かがる方法に従えば、反射性材料
層からの反射光を低減させるための非晶質シリコン層が
反射性材料層上に設置され、次いでその非晶質シリコン
層上に感光材料層が設置される。
本発明に固有のものと信じられる新規な特徴は、前記特
許請求の範囲中に詳細に記載されている。
とは言え、本発明の構成や実施方法並びに上記以外の目
的や利点は、添付の図面を参照しながら以下の説明を考
察することによって最も良く理解できよう。
先ず第1図を見ると、各種厚さのスパッタリング形成シ
リコン層または非晶質シリコン層で被覆されたアルミニ
ウム表面のアルミニウム露出面に対する相対反射率を波
長の関数として表わした1群のグラフが示されている。
グラフ11をめるに当っては、スパッタリングによって
シリコンウニ3− 一ハ上に厚さ約5000オングストロームのアルミニウ
ム層を形成しかつやはリスバッタリングによってその上
に厚さ約200オングストロームのシリコン層を形成し
て成る試験片を使用し、そしてスパッタリング形成シリ
コン層の表面から得られる反射光を200〜750ni
の範囲内の各波長において測定した。他方、シリコンウ
ェーハをアルミニウム層のみで被覆して成る対照試験片
からの反射光も同じ波長で測定し、そしてシリコン被覆
アルミニウム表面からの反射光と比較することにより、
グラフ上の各点がめられた。同様にグラフ12は、スパ
ッタリングによってシリコンウェーハ上にアルミニウム
層を形成しかつやはりスパッタリングによってその上に
厚さ400オングストロームのシリコン層を形成した試
験片を使用してめたものである。すなわち、厚さ400
オングストロームの非晶質シリコン層の表面からの反射
光をアルミニウム層のみで被覆されたシリコンウェーへ
の表面からの反射光と各波長で比較することによってグ
ラフ12がめられた。またグラフ13は、スパッタ4− リングによってシリコンウェーハ上にアルミニウム層お
よび厚さ600オングストロームのシリコン層を相次い
で形成して成る試験片からの反射光をアルミニウム層の
みで被覆されたシリコンウェーハからの反射光と各波長
で比較することによってめたものである。スパッタリン
グによってアルミニウムの反射性表面上に形成された各
種厚さのシリコン層に関するグラフ11.12および1
3を検討すれば明らかな通り、概して言えば、スパッタ
リング形成シリコン層の厚さの増大に伴って吸収光が増
加し、従って反射光が減少する。また、相対反射率が谷
を成す波長はスパッタリング形成シリコン層の厚さに応
じて順次に変化する。たとえば、非晶質シリコン層の厚
さが200オングストロームである場合、約400nl
の波長に谷が生じるのである。今、関係式 %式% によって与えられるような屈折率Nの光学パラメータn
およびkを考える。かかる光学パラメータを用いた光学
計算によれば、非晶質シリコン層の厚さが約50オング
ストロームである場合、グラフの谷は約250nmの波
長に生じることが確認された。
なお、この谷における相対反射率は約50%となるはず
である。
所望ならば、200オングストロームより小さいか60
0オングストロームより大きいスパッタリング形成シリ
コン層の厚さ並びにグラフ中に示された厚さの中間の厚
さについても、グラフ11.12および13と同様なグ
ラフを上記のごとき方法によってめることができる。ま
た、所望ならば、かかるグラフを200nlllより小
さい波長および700nmより大ぎい波長まで延長する
こともできる。
スパッタリングによって形成されたシリコン層は非晶質
であって、本質的に結晶構造を有していない。約400
〜約450nlllの波長範囲の輻射線について見れば
、かかる非晶質シリコンの吸収長さは結晶質シリコンの
吸収長さの約1/10である。なお吸収長さとは、非晶
質シリコン層の表面に入射した輻射線の63%が吸収さ
れるような侵入深さとして定義される。それ故、スパッ
タリングによって形成された非晶質シリコン層は、上記
の波長範囲内における反射性表面からの反射光を実質的
に低減させるために極めて有利である。
第1図中に示されたグラフは、非晶質シリコン層から空
気中への相対反射率に関するものである。
これらのグラフは、非晶質シリコン層からホトレジスト
層中への相対反射率を示すグラフに近似している。なお
、非晶質シリコン層からホトレジスト層中への相対反射
率に関する同様なグラフをめることもできる。かかるグ
ラフの特徴は、空気の場合と異なり、ホトレジストの屈
折率の実数成分(n)および虚数成分(k )の関数と
なる点である。シプレー(S hipley)社のA 
Z 1470形ホトレジストの場合、450nmのにお
けるnおよびkの値はそれぞれ1.7および0.02と
なる。空気について言えば、これらの定数はn=1およ
びに=0である。これらの定数を用いて確認される通り
、非晶質シリコン層上にホトレジスト層が存在する場合
(すなわち405nmにおいてn= 4.13かつに=
 2.13である場合)の対応グラフはやや下方7− へ移動し、またその谷は短波長側へ少しだけ移動するこ
とになる。
第1図中のグラフを利用すれば、パターン形成時におけ
る反射光を低減させるためアルミニウム層上に設置すべ
き非晶質シリコン層の厚さを容易に選定することができ
る。たとえば、非晶質シリコン層上に設置されたホトレ
ジスト層を露光するためにオプティメトリクス(Q p
timetrix )社の8010形写真食刻投射装置
を使用する場合、露光波長は436nmである。それ故
、第1図中のグラフを検討すると、グラフ12によって
表わされる厚さ400オングストロームの非晶質シリコ
ン層が436nmにおいて反射光をアルミニウム露出面
の場合の34%にまで低減させ、従ってアルミニウム層
の表面上に設置すべき非晶質シリコン層の厚さは400
オングストロームであることが明らかとなる。伯の投射
装置は様々に異なる波長で動作するから、反射光の低減
を達成するためには様々に異なる厚さの非晶質シリコン
層が使用されるわけである。
かかる非晶質シリコン層の使用は、アルミニラ8− ム表面から上部のホトレジスト層中への反射光を低減さ
せるという望ましい性質を有するばかりでなく、集積回
路ウェーハの加工操作に適合するという点でも特に有利
である。アルミニウムの乾式エツチングに際しては四塩
化炭素ガスが使用される。このガスはまた、シリコンを
も腐食する。更にまた、塩素を含有する他の乾式エツチ
ングガスもアルミニウムおよびシリコンの両方を腐食す
る。
従って、アルミニウム層上に設置された非晶質シリコン
層のエツチングはアルミニウム層のエツチングと同じ工
程において行うことができる。非晶質シリコン層の使用
に伴うもう1つの利点は、アルミニウム層中に少量のシ
リコンが通例含有される結果、シリコン基板上にアルミ
ニウムを設置した後にシリコンがアルミニウム中に溶解
する温度まで昇温した場合に起こるシリコン基板中への
アルミニウムスパイクの形成が低減されることである。
このように、スパッタリングによって形成された非晶質
シリコン層は2つの機能を果たすのである。本発明方法
のその他の利点としては、プロセスを複雑化することな
しに反射光低減工程を容易に実施し得ることが挙げられ
る。シリコンのスパッタリングは、基板上へのアルミニ
ウムのスパッタリングと同じ装置内において行えばよい
第1図中のグラフはアルミニウム支持層に関するもので
あるが、集積回路の製造に際して通例使用されるその伯
の導電性材料たとえばモリブデン、タングステン、チタ
ンおよび白金に関する同様なグラフも容易にめることが
できる。更にまた、上記金属のケイ化物に関する同様な
グラフもめることができる。上記のごとき各種の金属材
料のエツチング用として通例使用される塩素またはフッ
素含有ガス中においてシリコンは容易に腐食されるから
、非晶質シリコン層および下部の金属層のエツチングは
1つの工程で行うことができる。
次に第2図を見ると、本発明方法の特定の応用例を説明
するために役立つ構造物20の断面図が示されている。
先ず、10Ω・印の抵抗率を示しかつ結晶の(100)
面に平行な主面22を有する厚さ約20ミルのP形シリ
コン半導体材料製基板21が用意される。清浄処理を施
した後、かかる基板を乾燥酸素中において1000℃で
酸化することによって厚さ1000オングストロームの
二酸化シリコン層23が生成される。次いで、通常のス
パッタリング装置の使用により、二酸化シリコン層23
上に厚さ5000オングストロームのアルミニウム層2
4が形成される。かかるスパッタリング装置とは、アル
ミニウム製のターゲットを不活性ガスイオンで衝撃する
ことによってアルミニウムを二酸化シリコン層上に沈着
させるようなものである。その俊、基板上にアルミニウ
ム層を形成するために使用したものと同じスパッタリン
グ装置内において、所望厚さくたとえば厚さ400オン
グストローム)の非晶質シリコン層25がスパッタリン
グによってアルミニウム層上に形成される。前述の通り
、この厚さの非晶質シリコン層によれば、436nmの
波長における非晶質シリコン層の上面からの反射光はア
ルミニウム層24の表面からの反射光の約34%にまで
低減されるのである。その後、非晶質シリコン層25上
に適当なホトレジスト層26が設置される。ホト11 
− レジスト層中への像形成のために使用される装置が約4
36nlllの波長で動作するオプティメトリクス社の
8010形投射装置である場合、かかる目的のために適
するホトレジストはシブレー社のA Z 1470形ホ
トレジストである。各種の材料層を有する基板20を投
射装置内に配置してホトレジスト層中に像を形成した後
、現像によってホトレジスト層の露光部分が除去される
。こうしてパターン化されたホト1971〜層を利用す
ることにより、非晶質シリコン層で被覆されたアルミニ
ウム層中にパターンが食刻される。その場合のエツチン
グ法としては、非晶質シリコンおよびアルミニウムの両
方を腐食する四塩化炭素を用いた乾式エツチング法が適
当である。次いで、残留するホトレジスト層が除去され
る。以後、集積回路において所望される最終構造に応じ
た所要の加工操作が構造物20に対して施される。前記
に指摘された通り、シリコン基板中へのアルミニウムス
パイクの形成を低減させるため、非晶質シリコン層をア
ルミニウム層上に残留させることができる。また所望な
らば、12− 水酸化ナトリウムのごときエツチング剤を用いて非晶質
シリコン層を除去することもできる。
第1図中に示された結果は、一般に、非晶質シリコン層
で被覆された任意の反射性表面について成立つものであ
る。その中には、金属表面ばかりでなく、モリブデン、
タングステン、チタンおよび白金のケイ化物のように金
属様の性質を持った材料層の表面も含まれる。
上記においてはスパッタリングによって非晶質シリコン
層を形成したが、その他の手段(たとえばプラズマ利用
化学蒸着)によってそれを形成することも可能である。
以上、特定の実施の態様に関連して本発明を記載したが
、たとえば上記のごとき変更を加え得ることは当業者に
とって自明であろう。それ故、前記特許請求の範囲は本
発明の精神および範囲に反しない限りあらゆる実施の態
様を包括するように意図されている。
【図面の簡単な説明】
第1図はアルミニウム支持層上に設置された各種厚さの
スパッタリング形成シリコン層または非晶質シリコン層
のアルミニウム露出面に対する相対反射率を波長の関数
として表わした1群のグラフ、そして第2図は本発明の
実施の一態様を説明するために役立つ構造物の断面図で
ある。 図中、21は基板、22は主面、23は二酸化シリコン
層、24はアルミニウム層、25は非晶質シリコン層、
そして26はホトレジスト層を表わす。 特許出願人 ゼネラル・エレクトリック・カンパニイ代理人 (76
30) 生 沼 徳 二15− Fηg→l 多り表伏ppt)

Claims (1)

  1. 【特許請求の範囲】 1、約200〜約700nmの波長範囲内の光および前
    記波長範囲内の光に対して感受性を有する感光材料層の
    使用によりパターンを印刻したマスクから光反射性材料
    層に対して前記パターンを光学的に転写するため前記光
    反射性材料層に前処理を施す方法において、前記光反射
    性材料層からの反射光を低減させるための非晶質シリコ
    ン層を前記光反射性材料層上に設置し、次いで前記非晶
    質シリコン層上に前記光反射性材料層を設置することを
    特徴とする方法。 2、前記非晶質シリコン層の厚さが約50〜約600オ
    ングストロームの範囲内にある特許請求の範囲第1項記
    載の方法。 3、前記光反射性材料が金属である特許請求の範囲第1
    項記載の方法。 4、前記金属がアルミニウムである特許請求の範囲第3
    項記載の方法。 5、前記金属がモリブデン、タングステン、チタンおよ
    び白金から成る群より選ばれた1者である特許請求の範
    囲第3項記載の方法。 6、前記光反射性材料がモリブデン、タングステン、チ
    タンおにび白金から成る群より選ばれた金属のケイ化物
    である特許請求の範囲第1項記載の方法。 7、前記非晶質シリコン層がスパッタリングによって形
    成される特許請求の範囲第5項記載の方法。
JP15563384A 1983-08-18 1984-07-27 写真食刻による集積回路のパタ−ン形成法 Pending JPS6074529A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52449783A 1983-08-18 1983-08-18
US524497 1990-05-17

Publications (1)

Publication Number Publication Date
JPS6074529A true JPS6074529A (ja) 1985-04-26

Family

ID=24089455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15563384A Pending JPS6074529A (ja) 1983-08-18 1984-07-27 写真食刻による集積回路のパタ−ン形成法

Country Status (3)

Country Link
JP (1) JPS6074529A (ja)
DE (1) DE3428565A1 (ja)
GB (1) GB2145243B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2170649A (en) * 1985-01-18 1986-08-06 Intel Corp Sputtered silicon as an anti-reflective coating for metal layer lithography
JPH0719842B2 (ja) * 1985-05-23 1995-03-06 三菱電機株式会社 半導体装置の冗長回路
DE3930655A1 (de) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung
JPH0279463A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体記憶装置
ATE123345T1 (de) * 1989-01-23 1995-06-15 Siemens Ag Verfahren zum herstellen einer siliziumnitridschicht, wie sie als antireflexschicht in photolithographieprozessen bei der herstellung hochintegrierter halbleiterschaltungen verwendet wird.
KR950011563B1 (ko) * 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0590224A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
DE4231312C2 (de) * 1992-09-18 1996-10-02 Siemens Ag Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
US6300253B1 (en) 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US6323139B1 (en) 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US5926739A (en) 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US5985771A (en) 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US6635530B2 (en) 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
WO2001009683A1 (en) * 1999-08-02 2001-02-08 Infineon Technologies North America Corp. Reduction of resist poisoning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680133A (en) * 1979-12-06 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of pattern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching
GB2061615A (en) * 1979-10-25 1981-05-13 Gen Electric Composite conductors for integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680133A (en) * 1979-12-06 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2145243B (en) 1987-08-26
GB2145243A (en) 1985-03-20
DE3428565A1 (de) 1985-03-07
GB8416345D0 (en) 1984-08-01

Similar Documents

Publication Publication Date Title
JPS6074529A (ja) 写真食刻による集積回路のパタ−ン形成法
KR100242364B1 (ko) 포토 마스크와 그의 제조방법
JP4635610B2 (ja) 反射型フォトマスクブランク、反射型フォトマスク、及び反射型フォトマスクの製造方法
EP1813983B1 (en) Halftone phase shifting mask blank, halftone phase shifting mask, and pattern transfer method
US4820611A (en) Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US8409772B2 (en) Mask blank and method of manufacturing a transfer mask
TWI424264B (zh) A mask blank and its manufacturing method, manufacturing method of a mask, and manufacturing method of a semiconductor device
US6043547A (en) Circuit structure with an anti-reflective layer
US6410421B1 (en) Semiconductor device with anti-reflective structure and methods of manufacture
KR950011563B1 (ko) 반도체장치의 제조방법
JP2001308002A (ja) フォトマスクを用いたパターン作製方法、及びパターン作製装置
JP2001051424A (ja) 微細パターン形成方法
JPH08501190A (ja) 反射防止層及びリソグラフィにより層を構造化するための方法
TW201921090A (zh) 遮罩基板、相移遮罩及半導體元件之製造方法
US5948598A (en) Anti-reflective silicon nitride film using in-situ deposition
US7264908B2 (en) Photo mask blank and photo mask
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
JPH10186632A (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
JP4900656B2 (ja) 反射型マスクブランク、反射型フォトマスク、及び反射型フォトマスクの製造方法
JPH07201700A (ja) 半導体装置の製造方法
JP3289606B2 (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
JPH05114558A (ja) 半導体装置の製造方法
JPH05114559A (ja) 半導体装置の製造方法
JPH09167733A (ja) パターン形成方法
JP2517357B2 (ja) 光の量を減じるための方法