JPH0590224A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0590224A
JPH0590224A JP4003372A JP337292A JPH0590224A JP H0590224 A JPH0590224 A JP H0590224A JP 4003372 A JP4003372 A JP 4003372A JP 337292 A JP337292 A JP 337292A JP H0590224 A JPH0590224 A JP H0590224A
Authority
JP
Japan
Prior art keywords
film
etching
pattern
carbon film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4003372A
Other languages
English (en)
Inventor
Masaru Hori
勝 堀
Hiroyuki Yano
博之 矢野
Keiji Horioka
啓治 堀岡
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4003372A priority Critical patent/JPH0590224A/ja
Priority to KR1019920000837A priority patent/KR960000372B1/ko
Priority to DE4201661A priority patent/DE4201661A1/de
Publication of JPH0590224A publication Critical patent/JPH0590224A/ja
Priority to US08/332,504 priority patent/US5707487A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Abstract

(57)【要約】 【目的】 ドライエッチングによる高精度の加工を可能
とし、配線，キャパシタ等のデバイスの信頼性を向上さ
せることを目的とする。 【構成】 Ｓｉ基板１１の表面にＡｌＳｉＣｕ等の膜１
３を有する被処理基体表面上に炭素膜１４を被着した
後、この炭素膜１４上に所定パターンのレジスト１５を
形成し、このレジスト１５をマスクとして炭素膜１４を
パターニングし、しかるのち炭素膜１４をマスクとして
高密度プラズマを用いて膜１３を選択的にドライエッチ
ングすることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路等の半
導体装置の製造方法に係わり、特にドライエッチング工
程の改良をはかった半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の進歩に伴い素子
の微細化は進む一方であり、パターン寸法の高精度化へ
の要求が高まっている。一般に、半導体集積回路はシリ
コン基板等の半導体基板上に所定のパターンの酸化シリ
コン等の絶縁性薄膜や、多結晶シリコン，アルミニウ
ム，銅，タングステン，シリサイド等の導電性薄膜等を
積層することによって形成される。
【０００３】これらの薄膜を所望のパターンに加工する
ための技術として、この薄膜上に感光性のレジストを塗
布した後、光や紫外線で所望のパターンにレジストを露
光し、現像によって露光部又は未露光部を選択的に除去
することによりレジストにパターンを形成するリソグラ
フィ技術、次にこのレジストパターンをマスクとして下
地の薄膜をエッチング加工するドライエッチング技術、
さらにこのレジストを除去する剥離技術が用いられてい
る。
【０００４】しかし、半導体素子の集積度の増大に伴
い、要求されるパターンの最小寸法及び寸法精度は小さ
くなる一方であり、最近では０．５μｍ以下の微細パタ
ーンの形成が必要となっている。このような微細領域の
パターンに対応するためには、上述したパターン形成の
ための技術に種々な問題が生じ、大幅な技術の向上が必
要とされる。
【０００５】以下に、これらの問題について具体的に説
明する。
【０００６】現在、微細なレジストパターンを用いて、
下地の薄膜を加工する一つの方法として、プラズマを用
いるＲＩＥ技術が広く用いられている。この方法は、例
えば一対の平行平板電極を具備した真空容器内に被加工
膜の堆積された基板を入れ、容器内を真空に引いた後、
ハロゲン元素等を含有する反応性のガスを導入し、高周
波電力の印加による放電によってガスをプラズマ化し、
発生したプラズマを用いて被加工膜をエッチングする方
法である。
【０００７】このエッチング方法によれば、プラズマ中
の各種の粒子のうち、イオンが電極表面のイオンシース
に発生する直流電界によって加速され、大きなエネルギ
ーを持って被加工膜を衝撃し、イオン促進化学反応を起
こす。このため、エッチングはイオンの入射方向に進
み、アンダーカットのない方向性エッチングが可能とな
る。
【０００８】しかし、このイオン衝撃によってあらゆる
材料が励起又は活性化されるため、ラジカルだけを利用
するエッチングに比べると、物質固有の反応性の差がで
にくく、一般に材料の違いによるエッチング速度の比、
即ち選択比が小さいことがある。例えば、Ａｌのエッチ
ングではレジストのエッチング速度が大きいため、パタ
ーン変換差が大きく高精度にパターンを形成できない。
さらに、段差形状部ではレジストの膜厚が薄くなるため
に、配線部分がエッチングされて配線切れが生じる等の
問題がある。
【０００９】この問題を解決するために、例えばＡｌの
エッチングにおいて、Ａｌ上に多層レジストを形成し、
高アスペクト比を有するパターンを形成し、これをマス
クとしてＡｌをエッチングする方法がある。
【００１０】多層レジストにおいては、例えば３層レジ
ストプロセスの場合、まず凹凸のある基板上に有機質の
薄膜を塗布して平坦化する。次いで、中間層としてシリ
コン酸化物等の無機薄膜を形成する。そして、上層のレ
ジストを塗布し、通常のリソグラフィ手段により最上層
レジストパターンを形成する。このようにして３層のレ
ジストを形成した後、最上層レジストパターンをマスク
として、ハロゲンを含有するガスをエッチングガスとし
て用いた反応性イオンエッチング等の異方性エッチング
により中間層をエッチングし、続いて酸素を含むガスを
用いて下層の平坦化層をエッチングしてレジストパター
ンを転写する。
【００１１】従って、３層レジスト法では、下層レジス
トにより基板平坦化が行われ、上層の高解像のレジスト
を用いてこれをパターンニングすることにより、下地の
凹凸の影響を受けることなく、良好に露光現像を行うこ
とができ、高解像で寸法精度の良いレジストパターンを
形成することができる。しかしながら、３層レジストで
は、工程数が極めて複雑であり、コストが増大する。高
アスペクト比であるため、被加工層のエッチング時にマ
イクロローディング効果が生じ、パターン線幅にエッチ
ング速度が大きく依存する等の問題が生じる。
【００１２】ところで、このような多層レジストの最大
の問題は、これらの多層レジスト構造における無機薄膜
等のマスクの剥離が困難な点にある。
【００１３】通常、マスクの剥離工程では、レジストを
下地の材料に応じて硫酸や過酸化水素水等を用いて溶解
せしめるか、或いは酸素ガスを用いたプラズマアッシン
グ法により除去するのが一般的である。しかし、上述し
た多層レジスト法により形成したマスクは、シリコン酸
化膜等の無機薄膜層を含有している。このために、上記
に示したようなマスク剥離手段で除去できるのは、有機
質の薄膜のみであり、無機系のマスクは除去するのが極
めて困難である。
【００１４】また、これらの無機質のマスクを弗素や塩
素等のハロゲンを含んだガス等を用いてドライエッチン
グにより除去することは可能であるが、同時に下地の被
処理基板のシリコン酸化膜やシリコン或いはＡｌ等まで
がダメージを受けてしまうという問題があった。
【００１５】さらに、マスク材料として絶縁性膜を用い
た場合、プラズマを用いたエッチング方法においては、
プラズマ中のイオンと電子が入射される。これらのイオ
ンや電子により、マスクには電荷が蓄積される（チャー
ジアップ）。例えば、マスクパターンに対して電子が斜
めから入射すると片方の壁にだけ当たるため、左右のマ
スクパターンの壁に蓄積される電荷が相異なってくる。
このような電荷の非対称が生ずると、壁の左右方向に新
たに生じた電界がイオンに作用して運動方向を曲げ、形
状の異方性を劣化させてしまうという問題があり、微細
なパターンを高精度にエッチングすることを困難にす
る。
【００１６】また、金属材料、特にＡｌＳｉＣｕ等をエ
ッチングする場合、エッチングマスクであるレジスト膜
を剥離した後、放置すると腐食（コロージョン）が生
じ、デバイス特性を劣化させるという問題が生じ、高信
頼性を有したデバイス作成が困難であった。
【００１７】一方、マスク材料として炭素膜を用い、ド
ライエッチングを行う方法が提案されている（例えば特
開昭５８−２１２１３６号公報）。この技術は、炭素膜
の耐エッチング性が高いことに基づき、エッチングマス
クとして耐エッチング性に優れている炭素膜を用い、Ａ
ｌのドライエッチングを行ったものである。しかしなが
ら、このような炭素膜は、レジストに対するエッチング
選択比が小さいという問題がある。
【００１８】半導体素子の微細化に対応するためには、
露光波長を短くして解像度を上げることにより微細パタ
−ンを形成するリソグラフィ−技術が必要である。しか
し、このようなリソグラフィ−技術では、露光波長が短
くなるに従って焦点深度が浅くなり、レジストの膜厚を
薄くする必要がある。従って、レジストパタ−ンをマス
クとして用いて充分な膜厚の炭素膜の加工を行なうこと
は困難であり、レジストパタ−ンをマスクとして用いて
炭素膜をドライエッチング技術により加工し、得られた
炭素膜パタ−ンをマスクとして用いてＡｌのドライエッ
チングを行なう場合、炭素膜の膜厚は、レジストパタ−
ンの膜厚より充分薄いことが要求される。従って、炭素
膜をマスクとして用いた場合、通常の反応性イオンエッ
チングでは、被処理基体とプラズマとの間に印加される
直流電圧（Ｖdc）が高く、Ａｌのエッチングが終了する
前に炭素膜はエッチングされてしまい、高精度の加工は
困難であった。
【００１９】炭素膜とＡｌ又はＳｉとの選択比を更に大
きくするために、例えば圧力を高くし、Ｖdcを小さくす
ると、炭素膜のエッチング速度は低下するが、Ａｌ又は
Ｓｉとエッチング種である塩素又は臭素の分子や原子と
が容易に反応するため、パタ−ン側壁部にサイドエッチ
ングが生じ、垂直又はテ−パ−形状の加工が困難とな
る。エッチング速度のパタ−ン寸法依存性（マイクロロ
−ディング効果）が顕著となり、高精度のエッチングが
困難となる。また、パタ−ン側壁部での塩素又は臭素の
分子や原子との反応を抑制するために、エッチング圧力
を低くすると、Ｖdcが大きくなり、選択比が小さくなっ
たり、Ａｌ又はＳｉのエッチング速度が低下したり、放
電が維持出来なくなるなどの問題が生じる。
【００２０】
【発明が解決しようとする課題】このように従来、反応
性イオンエッチング技術により、Ａｌ、Ａｌ合金膜又は
Ｓｉ膜を異方的に加工する際には、次のような問題があ
った。
【００２１】即ち、有機材料からなるレジストマスクの
Ａｌ、Ａｌ合金膜、又はＳｉ膜に対するドライエッチン
グ選択比が小さいため、加工中のレジストマスクの膜減
りが激しく、高精度のパターンを得ることができない。
【００２２】また、レジストマスクでは、アスペクト比
が高くなり、エッチング速度のパタ−ン寸法依存性（マ
イクロロ−ディング効果）が顕著となり、高精度のエッ
チングが困難となる。更に、エッチングマスクとして用
いた後の剥離を容易に行うことが出来ないことがある。
【００２３】マスク材料が有機質等の絶縁性膜の場合に
おいては、プラズマ中でこれらの膜中に入射するイオン
と電子のバランスによりマスク中に蓄積される電荷量に
より、マスクパターンがチャージアップし、これによ
り、イオンの入射方向が曲げられるために、微細なパタ
ーンを高精度に加工できない。
【００２４】有機質膜をマスク材料として用いた場合に
は、膜中に不純物が含有されているために、反応性イオ
ンエッチング中にこれらの不純物がプラズマ中に混入
し、Ａｌ、Ａｌ合金膜、又はＳｉ膜が汚染される。特
に、汚染に誘起された腐食（コロージョン）が生じると
いう問題がある。
【００２５】更にまた、マスク材料として耐エッチング
性の大きな炭素膜を用いてＡｌやＡｌ合金膜のドライエ
ッチングを行なう場合、レジストと炭素膜とのエッチン
グ選択比が小さいため、充分な膜厚の炭素膜を加工する
ことが出来ず、エッチング圧力を高くして炭素膜とＡｌ
又はＳｉとの選択比を大きくすると、パタ−ン側壁部に
サイドエッチングが生じ、垂直又はテ−パ−形状の加工
が困難となったり、マイクロフロ−ディング効果が顕著
となる。一方、エッチング圧力を低くすると、Ａｌ又は
Ｓｉのエッチング速度が低下したり、放電が維持出来な
くなるなどの問題が生じる。
【００２６】本発明は、以上のような事情を考慮してな
されたもので、Ａｌ、Ａｌ合金又はＳｉ膜を異方性エッ
チングする際の、レジストマスクに起因する種々の問題
を解決し、高精度のパタ−ンの形成を可能とする半導体
装置の製造方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】本発明の骨子は、被加工
膜上にドライエッチングのエッチングマスクとして、炭
素膜パタ−ンを形成し、この炭素膜パタ−ンをマスクと
して用いて、高密度プラズマを用いて、被加工膜を異方
的にドライエッチングすることにある。
【００２８】即ち、本発明（請求項１）は、被処理基体
表面上に炭素膜を被着する工程と、前記炭素膜上にマス
クパタ−ンを形成する工程と、前記マスクパターンに沿
って前記炭素膜をエッチングして炭素膜パタ−ンを形成
する工程と、高周波と磁界、マイクロ波、電子ビ−ム、
２７ＭＨｚ以上の高周波、又は誘導結合型方式による高
周波の印加により形成された高密度プラズマを用いて、
前記炭素膜パターンに沿って前記被処理基体を異方的に
ドライエッチングする工程とを具備することを特徴とす
る半導体装置の製造方法を提供する。
【００２９】また、本発明（請求項２）は、アルミニウ
ムを主成分とする層を表面に有する被処理基体表面上に
炭素膜を被着する工程と、前記炭素膜上にマスクパタ−
ンを形成する工程と、前記マスクパターンに沿って前記
炭素膜をエッチングして炭素膜パタ−ンを形成する工程
と、高周波と磁界、マイクロ波、電子ビ−ム、２７ＭＨ
ｚ以上の高周波、又は誘導結合型方式による高周波の印
加により形成された高密度プラズマを用い、このプラズ
マと前記被処理基体との間の直流電圧が２００Ｖ未満で
ある条件で、前記炭素膜パターンに沿って前記被処理基
体を異方的にドライエッチングする工程とを具備するこ
とを特徴とする半導体装置の製造方法を提供する。
【００３０】なお、この場合、ドライエッチングは、エ
ッチングガスとして塩素を主成分とするガスを用いて行
われることが好ましい。
【００３１】更に、本発明（請求項４）は、シリコンを
主成分とする層を表面に有する被処理基体表面上に炭素
膜を被着する工程と、前記炭素膜上にマスクパタ−ンを
形成する工程と、前記マスクパターンに沿って前記炭素
膜をエッチングして炭素膜パタ−ンを形成する工程と、
高周波と磁界、マイクロ波、電子ビ−ム、２７ＭＨｚ以
上の高周波、又は誘導結合型方式による高周波の印加に
より形成された高密度プラズマを用い、このプラズマと
前記被処理基体との間の直流電圧が１００Ｖ以下である
条件で、前記炭素膜パターンに沿って前記被処理基体を
異方的にドライエッチングする工程とを具備することを
特徴とする半導体装置の製造方法を提供する。
【００３２】なお、この場合、ドライエッチングは、エ
ッチングガスとして塩素又は臭素を主成分とするガスを
用いて行われることが好ましい。
【００３３】ここで、本発明における望ましい実施態様
としては、次のものが上げられる。
【００３４】(1) 炭素膜のエッチング工程において、
エッチングガスとして、酸素，水素，ネオン，アルゴ
ン，クリプトン，キセノンなどの不活性ガス或いは窒素
或いはＳＦ6 ，ＣＦ4 等のハロゲンガスのいずれかのガ
スを用いること。
【００３５】(2) 被処理基体の温度は、−１００℃以
上５０℃以下の範囲で温度制御されること。
【００３６】(3) 炭素膜は、スパッタリング法、真空
蒸着法、或いはＣＶＤ法により成膜すること。
【００３７】(4) 被処理基体の異方性エッチング工程
後、該基体を真空容器内に設置し、酸素ガスを含むエッ
チングガスを用いて、炭素膜を除去する工程を含むこ
と。
【００３８】(5) 被処理基体として、Ａｌ、又はＡｌ
合金膜を用い、レジストを剥離する工程後、エッチング
ガスとして塩素又は臭素を含むガスを用いて、被処理基
体を異方的にエッチングすること。
【００３９】(6) 被処理基体として、Ａｌ又はＡｌ合
金膜を用い、カ−ボンを被着する工程前、被処理基体を
酸素ガスを用いてプラズマ処理すること。
【００４０】(7)レジストパターンを剥離する手段とし
て被処理基体を真空容器内に設置し、該容器とは別の領
域で、少なくとも弗素元素を含むガスと酸素ガスからな
る混合ガスを励起し、励起により生成される活性種を真
空容器内に供給するダウンフローエッチングを用いるこ
と。
【００４１】(8)有機質薄膜よりなる所定のマスクパタ
ーンにおいて、該有機質薄膜にはハロゲンが含有されて
いること。
【００４２】
【作用】本発明において、炭素膜のドライエッチング耐
性を調べるために、通常の真空容器内に設置された一対
の平行平板電極を有する反応性イオンエッチング装置、
及びマグネトロンを載置した一対の平行平板電極を有す
る反応性イオンエッチング装置により、塩素と三塩化硼
素の混合ガス、塩素又は臭化水素を用い、エッチングガ
ス圧、高周波電力密度、及び基板温度を変化させ、炭素
膜、ＡｌＳｉＣｕ膜，Ｓｉ膜のエッチング速度を測定し
た。
【００４３】上記実験の結果、炭素膜とレジストは、エ
ッチングガス圧が低いほど、又は高周波電力密度が大き
いほど、エッチング速度が大きくなることが判明した。
また、基板温度依存性は小さいことがわかった。一方、
ＡｌＳｉＣｕ膜及びＳｉ膜は、エッチング圧力が高い程
エッチング速度が大きくなる。高周波電力密度に対して
は、ＡｌＳｉＣｕ膜は大きな変化が観測されなかった
が、Ｓｉ膜は高周波電力密度が大きいほど、エッチング
速度が大きくなることがわかった。従って、高周波電力
密度が小さいほど、又はエッチング圧力が高いほど、炭
素膜とレジストに対するＡｌＳｉＣｕ膜又はＳｉ膜のエ
ッチング選択比を大きくすることが可能である。
【００４４】更に、エッチング特性を詳細に調べるため
に、高周波電力密度を変化させながらプラズマと基板と
に印加される直流電圧とエッチング速度との関係を調べ
たところ、塩素又は臭素に対して、炭素膜のエッチング
速度は、直流電圧０〜１００Ｖまでは全くエッチングさ
れず、１００Ｖ近辺から直流電圧の増加とともにエッチ
ング速度も増加することがわかった。一方、レジスト又
はＳｉ膜のエッチング速度は、直流電圧の増加とともに
直線的に増加することがわかった。なお、また、塩素と
三塩化ホウ素との混合ガスについては、炭素膜のエッチ
ング速度は、直流電圧０〜７０Ｖまでは全くエッチング
されず、７０Ｖ近辺から直流電圧の増加とともにエッチ
ング速度も増加することがわかった。ＡｌＳｉＣｕ膜の
エッチング速度は、直流電圧の増加に対し、大きくは変
化しない。
【００４５】従って、直流電圧０〜２５０Ｖ付近では、
レジストに対するＡｌＳｉＣｕ膜又はＳｉ膜の選択比
は、約１．５〜３とほぼ一定であるのに対し、炭素膜に
対するＡｌＳｉＣｕ膜又はＳｉ膜の選択比は、５〜無限
大とすることが可能である。
【００４６】通常の一対の平行平板電極を有する反応性
イオンエッチング装置では、圧力が高くなるに従って直
流電圧も小さくなるため、炭素膜に対するＡｌＳｉＣｕ
膜の選択比は大きくなる。しかし、Ａｌ又はＳｉ膜と、
エッチング種である塩素又は臭素の分子又は原子との反
応が容易に進行するため、パタ−ン側壁部にサイドエッ
チングが生じ、垂直又はテ−パ形状の加工が出来なくな
る。
【００４７】更に、エッチング速度のパタ−ン寸法依存
性（マイクロロ−ディング効果）が顕著となり、高精度
のエッチングは困難となった。従って、パタ−ン側壁部
での塩素又は臭素の分子又は原子との反応を抑制するた
め、エッチング圧力を低くする必要がある。
【００４８】これに対し、マグネトロンを載置した一対
の平行平板電極を有する反応性イオンエッチングでは、
低圧力領域でも放電を維持することが出来、大きな選択
比を得ることが可能である。
【００４９】
【実施例】以下、本発明の各実施例について、図面を参
照して説明する。
【００５０】〈実施例１〉図１は、本発明の一実施例方
法に係わるＡｌ合金膜パターンの形成工程を示す断面図
である。
【００５１】まず、図１（ａ）に示すように、Ｓｉ基板
１１上にＳｉＯ2 膜１２を形成し、このＳｉＯ2 膜１２
上にＡｌＳｉＣｕ（Ｓｉ濃度１ｗｔ％、Ｃｕ濃度０．５
ｗｔ％）膜１３を０．８μｍ堆積する。次いで、図１
（ｂ）に示す如く、膜１３上に炭素膜１４（膜厚３００
ｎｍ）を形成する。
【００５２】ここで、炭素膜１４はマグネトロンスパッ
タリング装置にて堆積した。スパッタリング前の真空度
は１０-8Torr台であり、スパッタリングガスとしてＡｒ
ガスを用い、Ａｒガスを真空度が５×１０-3Torrとなる
まで導入した後、高周波電力１ｋＷで炭素ターゲットを
Ａｒイオンにてスパッタリングすることにより堆積し
た。堆積膜の厚さは、スパッタリング時間を変化させる
ことにより制御可能であった。しかし、ＡｌＳｉＣｕ膜
１３上に上記方法にて炭素膜１４を形成したところ、Ｓ
ｉ基板に炭素膜１４が剥れるという現象が生じた。
【００５３】そこで、ＡｌＳｉＣｕ膜１３と炭素膜１４
との密着性を向上させるために、炭素膜堆積前に、Ａｌ
ＳｉＣｕ膜表面を酸素ガスを用いたプラズマに晒すこと
により、ＡｌＳｉＣｕ膜表面の改質を行った。酸素ガス
プラズマ処理をしたＡｌＳｉＣｕ膜と処理をしないＡｌ
ＳｉＣｕ膜とをオージェ電子分光法（ＡＥＳ）により分
析したところ、プラズマ処理を実施したＡｌＳｉＣｕ膜
では表面の酸素濃度の増大が観察された。
【００５４】このように酸素ガスプラズマ処理を施した
ＡｌＳｉＣｕ膜１３上に、前述した如く同一条件にて、
炭素膜１４（２００ｎｍ厚）の堆積を行った。炭素膜１
４の堆積後、膜の剥がれを観察したところ、Ｓｉ基板１
１上全域に渡って、炭素膜１４の剥がれは見当たらなか
った。形成した炭素膜１４の結晶構造を明らかにするた
め、Ｘ線回析法（ＸＲＤ）による膜分析を行ったとこ
ろ、膜は非晶質構造であることが判明した。さらに、二
次イオン質量分析法（ＳＩＭＳ）により、形成した炭素
膜１４を分析したところ、炭素以外の他の不純物原子
は、膜中にてＡＥＳ法の検出感度以下であることが判明
した。
【００５５】次いで、図１（ｃ）に示すように、炭素膜
１４上にノボラック系のフォトレジスト１５（膜厚１．
３μｍ）を塗布し、通常のリソグラフィ技術を用いて、
レジスト１５を露光し、続いて、図１（ｄ）に示す如
く、レジスト１５を現像して、０．５μｍのラインアン
ドスペ−スのレジストパターン１５ａを形成した。この
図１（ｄ）に示す工程では、現像液として、アルカリ性
有機溶剤を用いたが、現像時に炭素膜１４の溶出，剥離
などの問題は生じなかった。
【００５６】次いで、図１（ｅ）及び（ｆ）に示すよう
に、レジストパターン１５ａをマスクとして用いて、Ｒ
ＩＥにて、炭素膜１４及びＡｌＳｉＣｕ膜１３を選択エ
ッチングし、炭素膜パタ−ン１４ａ及びＡｌＳｉＣｕ膜
パタ−ン１３ａを形成した。
【００５７】次に、図１（ｅ）及び（ｆ）の工程につい
て詳細に説明する。
【００５８】まず、図２を用いて、この実施例に適用し
たドライエッチング装置から説明する。
【００５９】この装置は、エッチング室２０，導入用予
備室３０及び排出用予備室４０から構成されており、エ
ッチング室２０と導入用予備室３０及び排出用予備室４
０との間は、ゲートバルブ３１及び４１によりそれぞれ
仕切られている。そして、エッチング室２０を真空に保
持したまま、導入用予備室３０に配置されたゲートバル
ブ３２から被処理基体を導入し、排出用予備室４０に配
置されたゲートバルブ４２から被処理基体を排出するこ
とにより、大気中の水分や酸素等の悪影響を避けること
ができるようになっている。また、予備室３０，４０内
には、基板載置台３３及び４３がそれぞれ設置されてい
る。
【００６０】エッチング室２０は、真空容器２０ａ内に
配置された被処理基板２１を載置するための第１の電極
２２と、この第１の電極２２に１３．５６ＭＨｚの高周
波電力を印加すべく、ブロッキングキャパシタ２９を介
して接続された高周波電源２４と、第１の電極２２を冷
却し、被処理基板２１の基板温度を所望の温度に制御す
るための冷却管２５とを具備している。一方、加熱する
場合は管２５に加熱状態の流体を流すようになってい
る。
【００６１】また、塩素ガス（Ｃｌ2 ）供給ライン２８
ａ，三塩化硼素（ＢＣｌ3 ）供給ライン２８ｂ，臭化水
素ガス（ＨＢｒ）供給ライン２８ｃ，酸素ガス（Ｏ2 ）
供給ライン２８ｄ，不活性ガス（Ｈｅ、Ａｒ或いはＫ
ｒ）供給ライン２８ｅ及び水素ガス（Ｈ2 ）供給ライン
２８ｆから、真空容器２０ａ内にＣｌ2 ，ＢＣｌ3 ，Ｈ
Ｂｒ，Ｏ2 ，Ｈ2 ，Ｈｅ（或いはＡｒ，Ｋｒ）を導入し
つつ、第１の電極２２と第２の電極を兼ねた真空容器２
０ａの内壁（上壁）との間に高周波電圧が印加されるよ
うになっている。
【００６２】ここで、真空容器２０ａはアースに接続さ
れている。ガス供給ライン２８ａ〜２８ｆは、各々バル
ブと流量調整器２９ａ〜２９ｆを具備し、流量及びガス
圧を所望の値に調整できるようになっている。
【００６３】また、真空容器２０ａの第２の電極部分の
上方には、サマリウムコバルト（Ｓｍ−Ｃｏ）製の永久
磁石２６が設置されており、モータにより回転軸２７の
まわりで偏心回転せしめられ、この永久磁石２６の発す
る５０〜５００ガウスの磁界により１０-3Torr台、又は
それ以下の高真空でも高密度のプラズマを発生維持する
ことが可能となるように構成されている。このようにし
て生成された高密度プラズマから大量のイオンが引出さ
れ、被処理基板２１に照射されエッチングが行われる。
ここでは、被処理基板２１と永久磁石２６との間隔を２
８ｍｍとし、被処理基板２１表面の磁場強度を１５０ガ
ウスに設定した。
【００６４】次に、上述のドライエッチング装置を使用
し、図１（ｅ）に示す如く、エッチングガスとしてＯ2
或いはＨ2 を用いて、被エッチング材料である炭素膜１
４をレジストパターン１５ａをマスクとしてエッチング
した例を説明する。
【００６５】まず、エッチングガスにＯ2 を用い、基板
温度を変化させて、図１（ｅ）に示す如く、炭素膜１４
をエッチングした。エッチング条件はＯ2 ガス（流量１
００SCCM）圧力は１．５Ｐａとし、高周波電力を１．７
Ｗ／ｃｍ2 印加するようにした。
【００６６】基板温度を−５０℃に保持した場合、炭素
膜１４が約３００ｎｍ／分の速度でエッチングされたの
に対して、レジスト１５ａは１μｍ／分であり、炭素膜
１４とレジストパタ−ン１５ａとの選択比は約０．３で
ある。また、エッチングされた炭素膜パタ−ン１４ａの
形状をＳＥＭにて観察したところ、図３（ａ）に示す如
く、ほぼ垂直形状が得られた。
【００６７】一方、基板温度を７０℃に保持した場合、
炭素膜１４とレジストパタ−ン１５ａの選択比は約０．
３であり、基板温度を−５０℃の場合とほぼ同じである
のに対して、エッチングした炭素膜パタ−ン１４ａの形
状をＳＥＭにて観察したところ、炭素膜パタ−ン１４ａ
は図３（ｂ）に示す如くテーパ形状であることが判明し
た。
【００６８】これは、図３（ｂ）に示すように、炭素膜
パタ−ン１４ａ上に残存するレジストパターン１５ａに
サイドエッチングが生じ、このサイドエッチングにより
レジストパターン１５ａが細るためである。つまり、基
板温度を低温にした場合においては、レジスト１５のサ
イドエッチング量が著しく抑制されるために、炭素膜１
４をほぼ垂直にエッチング可能であることが判った。
【００６９】レジストパタ−ン１５ａのサイドエッチン
グ量は、Ｏ2 ＲＩＥ中にレジストパターンの側壁に入射
する酸素イオン及び酸素ラジカル量とレジストとの反応
速度、或いは反応生成物の脱離量により決定される。基
板温度を低温にすることにより、反応速度の低下、側壁
からの反応生成物の脱離量の低下、さらには側壁保護膜
等の形成などが生じ、レジストのサイドエッチング量が
抑制されると考えられる。種々のガスを用い、レジスト
をエッチングした結果、Ｈ2 ガスを用いることによっ
て、比較的高温でしかも、炭素膜とレジストとの選択比
が向上する現象が見い出された。
【００７０】上述のドライエッチング装置を用いて、エ
ッチングガスとしてＨ2 （総量１００SCCM）圧力１．５
Ｐａ、高周波電力１．７Ｗ／ｃｍ2 、基板温度２５℃に
保持して、レジスト１５をマスクとして、炭素膜１４の
選択エッチングを行った。このとき、炭素膜１４が３３
ｎｍ／分でエッチングされるのに対して、レジストパタ
−ン１５ａのエッチング速度は６７ｎｍ／分であった。
従って、炭素膜１４とレジストパタ−ン１５ａとの選択
比は約０．５であった。また、エッチング後のパターン
形状をＳＥＭにより観察したところ、レジストパターン
１５ａにサイドエッチングは生じなく、且つ炭素膜パタ
−ン１４ａも図３（ａ）に示すようにほぼ垂直であるこ
とが判明した。
【００７１】また、エッチングガスとして不活性ガスを
用い、スパッタ効果により炭素膜１４をエッチングした
例について説明する。上述のドライエッチング装置を用
い、エッチングガスとしてＡｒ（総量１００SCCM）圧力
１．５Ｐａ、高周波電力１．７Ｗ／ｃｍ2 、基板温度２
５℃で、レジストパタ−ン１５ａをマスクとして炭素膜
１４のエッチングを行った。
【００７２】このとき、炭素膜１４は４０ｎｍ／分でス
パッタエッチングされるのに対し、レジストパタ−ン１
５ａのエッチング速度は１００ｎｍ／分であった。従っ
て、炭素膜１４とレジストパタ−ン１５ａとの選択比は
０．４であった。また、エッチング後のパターン形状を
ＳＥＭにより観察したところ、レジストパターン１５ａ
にサイドエッチングが生じず、且つ炭素膜１４も垂直に
加工されることが可能であった。これは、不活性ガスを
用いた場合、スパッタ効果によりエッチングが進行する
ため、垂直形状の炭素膜１４の加工が可能となると考え
られる。
【００７３】本実施例では、炭素のエッチング速度が比
較的速いＯ2 ガスを用いた反応性イオンエッチングによ
り炭素膜１４を加工し、炭素膜パタ−ン１４ａを形成し
た。
【００７４】上述の如く、Ｏ2 ガスを用いた場合、炭素
膜のエッチング速度は、レジストのエッチング速度の約
０．３倍であるため、上記反応性イオンエッチングによ
りマイクロロ−ディング効果等を考慮してオ−バ−エッ
チングを行なうと、炭素膜厚２００ｍｍ、レジスト膜厚
１．３μｍの場合、レジストの残膜厚は約０．５μｍ程
度であった。
【００７５】次いで、図１（ｆ）に示す如く、レジスト
パターン１５ａ及び炭素膜パタ−ン１４ａをエッチング
マスクとして用いて、ＡｌＳｉＣｕ膜１３の選択エッチ
ングを行った。このＡｌＳｉＣｕ膜１３のエッチングに
おいても、前述した図２に示すドライエッチング装置を
用いた。エッチング条件は、基板温度を５０℃に保持
し、エッチングガスとしてＣｌ2 とＢＣｌ3 との混合ガ
ス（流量１００SCCM）を用いた。エッチング圧力は例え
ば４．０Ｐａ以下で、ここでは２．０Ｐａ、ＲＦ電力
は、０．８Ｗ／ｃｍ2 から３Ｗ／ｃｍ2 まで変化させ
た。
【００７６】図４は、ＲＦ電力密度を変化させてＣｌ2
とＢＣｌ3 の混合ガスを用いて種々の膜をエッチングし
た場合の、プラズマと基板とに印加される陰極降下電
圧、即ち直流電圧（Ｖｄｃ）とエッチング速度との関係
を測定した結果を示す図である。
【００７７】図４から、ＲＦ印加電力０．８Ｗ／ｃｍ2
（Ｖｄｃ：１００Ｖ）にて、ＡｌＳｉＣｕ膜１３のエッ
チング速度が約３３０ｎｍ／分、炭素膜１４のエッチン
グ速度は、約２５ｎｍ／分であり、ＡｌＳｉＣｕ膜１３
と炭素膜１４との選択比は約１３であることがわかる。
一方、ＡｌＳｉＣｕ膜１３とレジスト１５との選択比は
約３である。
【００７８】次に、エッチングしたＡｌＳｉＣｕ膜パタ
−ン１３ａの形状をＳＥＭにより評価たところ、テーパ
角８８°のテーパ形状であることが判った。また、テー
パ形状は、ＲＦ印加電力密度の増大とともに大きく（テ
ーパ角度が小さく）なることが分った。
【００７９】また、ＲＦ印加電力１．３Ｗ／ｃｍ2 （Ｖ
ｄｃ：１５０Ｖ）以上でレジストパタ−ン１５ａをマス
クとして用いてエッチングして得たＡｌＳｉＣｕ膜パタ
−ン１３ａにおいては、２０％のオ−バ−エッチング
後、ＡｌＳｉＣｕ膜パタ−ン１３ａ上にレジストパタ−
ン１５ａは残存していないことが、上記同様ＳＥＭによ
り確認された。
【００８０】比較のため、炭素膜を形成しないでＡｌＳ
ｉＣｕ膜１３上にレジスト膜１５（膜厚１．３μｍ）を
形成し、このレジスト膜１５を露光、現像し、０．４μ
ｍラインアンドスペ−スのパタ−ンを形成した。次い
で、前述したマグネトロンを載置したドライエッチング
装置を用いて、レジストパタ−ン１５ａをマスクとして
用いて、直流電圧（Ｖｄｃ）を変化させて、ＡｌＳｉＣ
ｕ膜１３エッチングした。
【００８１】炭素膜１４の膜厚をｔｃ、レジスト膜１５
の膜厚をｔR とし、炭素膜１４の加工時の炭素膜のレジ
ストに対するエッチング選択比をｋ（炭素／レジスト）
とする。そして、ＡｌＳｉＣｕ膜１３のエッチング時に
おけるＡｌＳｉＣｕ膜と炭素膜、レジスト膜とのエッチ
ング選択比をそれぞれＳｃ（ＡｌＳｉＣｕ／レジスト）
とする。すると、炭素膜１４加工時にはレジストはｔｃ
／ｋだけ膜厚が減少するから、この分だけレジストをマ
スクとした比較例のほうがレジスト膜が厚く残っている
とすると、ＡｌＳｉＣｕ膜のエッチング時にｔｃ・Ｓｃ
＞ｔｃ・１／ｋ・ＳR 、即ちＳｃ＞１／ｋ・ＳR という
条件を満たせば、レジスト膜厚を同じにした場合、炭素
膜を介在させたほうがマスク性が向上することになる。
【００８２】Ｏ2 ガスを用いた反応性イオンエッチング
により炭素膜１４を加工する工程においては、炭素膜の
エッチング速度はレジストのエッチング速度の約０．３
倍であるため、ＡｌＳｉＣｕ膜１３のエッチング工程に
おいては、ＡｌＳｉＣｕ膜１３とレジスト１５との選択
比の３．３倍よりもＡｌＳｉＣｕ膜１３と炭素膜１４と
の選択比のほうが大きくなる直流電圧、即ちＶｄｃ＝２
００Ｖ未満ＮＯ場合にエッチングマスクとして炭素を用
いたほうがレジストを用いるよりも有利であることがわ
かる。
【００８３】最後に、図１（ｇ）に示す如く、レジスト
パターン１５ａ及び炭素膜パタ−ン１４ａの除去を行っ
た。エッチング装置としては通常のバレル型プラズマエ
ッチング装置を用いた。レジストパターン１５ａ及び炭
素膜パタ−ン１４ａを上記装置にて、酸素プラズマによ
りアッシングしたところ、両者を容易に除去できること
が判明した。
【００８４】他の剥離方法としては、最初にレジストパ
ターン１５ａを炭素膜パタ−ン１４ａに対し選択的に剥
離した後、炭素膜パタ−ン１４ａの除去を行なう方法が
ある。まずレジストパターン１５ａを完全に除去するた
めに、図５に示すようなダウンフロー型エッチング装置
を用いた。図５に示すのは、本実施例において用いられ
た炭素膜パタ−ン１４ａに対してレジストパタ−ン１５
ａを選択的に剥離するためのダウンフロー型エッチング
装置の概略図である。
【００８５】この装置の主要部は、真空容器５０とこの
容器内に試料５１を載置する試料台５２と、ガス導入さ
れるガス導入口５３と、ガス導入口５３から導入された
ガスを放電するための石英製の放電管５４と、容器内に
導入されたガスを排気するガス排気口５５からなる。な
お、放電管５４には導波管５６を介して周波数２．４５
ＧＨｚのマイクロ波がマイクロ波電源５７より印加さ
れ、内部に無電極放電が発生してガス導入口５３から導
入されたガスを分解するものとなっている。
【００８６】次に、上記エッチング装置を用いて、前述
の試料におけるレジストパタ−ンの剥離を行った。レジ
ストパターンをマスクに炭素膜をＲＩＥにて垂直加工
し、パターン開口部に下地ＡｌＳｉＣｕ膜が露出した構
造（レジスト／炭素／ＡｌＳｉＣｕ／ＳｉＯ2 ）を有し
た試料５１を、図５に示すダウンフロー型エッチング装
置に搬入し、試料台５２上に固定した。次いで、真空度
１０-3Torrまで排気口５５から真空排気した後、エッチ
ングガスとしてＣＦ4 ／Ｏ2 混合ガスを導入した。ＣＦ
4 ／Ｏ2 の流量は１５／５００SCCM一定とし、圧力０．
３Torrに保持した。また、温度は室温に保持した。次い
で、マイクロ波を印加して放電を生じさせ、エッチング
を行った。
【００８７】このような工程により、エッチングガスと
して四弗化炭素（ＣＦ4 ）ガスと酸素との混合ガスを用
い、圧力０．３Torrにて上記ダウンフロー型エッチング
装置にてアッシングを試みたところ、レジストパターン
は残存物が生じず、完全に除去可能であった。
【００８８】また、上記レジストパターンを完全に除去
できる条件にて、炭素膜パタ−ンのエッチングを調べた
ところ、ダウンフロー型エッチングにおいては、例えば
レジストのエッチング速度１μｍに対し炭素膜は１６オ
ングストロ−ム／分で、炭素膜パタ−ンは実質的にエッ
チングされないことが分った。
【００８９】従って、レジストパターンが残存している
場合のマスクパターンを剥離するに際しては、ＣＦ4 ガ
スとＯ2 ガスとの混合ガスを用いたダウンフロー型エッ
チングにてレジストを除去した後、前述の如くバレル型
エッチング装置を用い、通常のＯ2 プラズマアッシング
処理を施すことによって、炭素膜パタ−ンは容易に剥離
されることが確認できた。剥離後、ＡｌＳｉＣｕ膜パタ
ーンをＳＥＭにて評価したところ、テーパ形状でライン
／スペースの線幅０．４μｍ／０．４μｍのＡｌＳｉＣ
ｕ膜が良好に形成されていることが判った。
【００９０】また、前述したように炭素膜のパターニン
グ方法として、レジストをマスクとしてＯ2 の他、
Ｈ2 、不活性ガス（Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、Ｎ2 或
いはＳＦ6 ，ＣＦ4 等のハロゲンガスや、これらの混合
ガスを用いて炭素膜のドライエッチングを行ったが、上
記ガス或いは混合ガスのいずれを用いてエッチングした
場合も良好な炭素膜の加工が可能であり、これをマスク
に上記例と同様に形成されたＡｌＳｉＣｕ膜パターンに
ついても良好な形状で残渣のないもの得られた。
【００９１】〈実施例２〉次に、本発明の第２の実施例
として、レジスト膜を剥離してＡｌＳｉＣｕ膜をエッチ
ングする方法について説明する。図６は、本発明の第２
の実施例に係るパターン形成工程を示す断面図である。
【００９２】まず、図６（ａ）に示すように、Ｓｉ基板
１１上にＳｉＯ2 膜１２を形成し、このＳｉＯ2 膜１２
の表面にＡｌＳｉＣｕ（Ｓｉ濃度１ｗｔ％、Ｃｕ濃度
０．５ｗｔ％）膜１３を堆積する。その後、ＡｌＳｉＣ
ｕ膜１３の表面をＯ2 プラズマにより改質した。
【００９３】次いで、図６（ｂ）に示す如く、膜１３上
に炭素膜１４（膜厚２００ｎｍ）を形成する。また、同
時に比較のためスパッタリング法により、炭素膜に代え
てシリコン酸化膜（ＳｉＯ2 ）（１４´とする）を膜厚
２００ｎｍに形成した試料も作成した。ここで、炭素膜
１４の堆積は、実施例１にて記述したものと同様の方法
にて行った。
【００９４】次いで、図６（ｃ）に示すように、炭素膜
１４及びＳｉＯ2 膜１４´上に各々１．３μｍのレジス
ト１５を堆積し、図６（ｄ）に示す如く通常のリソグラ
フィ技術を用いて、レジスト１５を露光，現像すること
により、レジストパターン１５ａの形成を行った。この
図６（ｄ）に示す工程において、炭素膜１４或いはＳｉ
Ｏ2 膜の溶出，剥離などの問題は全く生じなかった。
【００９５】次いで、図６（ｅ）に示す如く、レジスト
パターン１５ａをマスクとしてＲＩＥにて炭素膜１４の
パターニングを実施した。用いたドライエッチング装置
は、前述したマグネトロン載置のＲＩＥ装置である。実
施例１で記述した如く、Ｏ2 ガス流量１００SCCM，圧力
１．５Ｐａ，ＲＦ印加電力１．７Ｗ／ｃｍ2 ，基板温度
−５０℃において、レジストパターン１５ａをマスクと
して炭素膜１４をエッチングした。これにより、図６
（ｅ）に示す如く、炭素膜１４のパターニングがなされ
た。なお、得られた炭素膜パタ−ン１４ａ上にはレジス
トパターン１５ａが残存している。
【００９６】一方、上記と同一のエッチング装置にて、
レジストパターン１５ａをマスクとしてＳｉＯ2 膜１４
´のパターニングを行った。即ち、ＣＦ4 ／Ｈ2 ガス流
量７０／３０SCCM、圧力１．５Ｐａ，ＲＦ電力 1.7Ｗ／
cm2 ，基板温度２５℃において、レジストパターンをマ
スクとしてＳｉＯ2 膜１４´をエッチングした。これに
より、図６（ｅ）に示すのと同様に、ＳｉＯ2 膜１４´
のパターニングがなされた。このＳｉＯ2 膜１４´上に
もレジストパターンが残存している。
【００９７】次いで、図６（ｆ）に示す如く、これらの
膜上に残存するレジストパターンを除去するために実施
例１で述べたＣＦ4 ／Ｏ2 ガスを用いたダウンフローア
ッシング装置にてレジストパターン１５ａの剥離を行っ
た。これにより、炭素膜パタ−ン１４ａ及びＳｉＯ2 膜
１４´上のレジストパターン１５ａは全てエッチング除
去され、炭素膜パタ−ン１４ａ及びＳｉＯ2 膜１４´か
らなるエッチングマスクパターンが形成された。そして
純水で洗浄した。
【００９８】次いで、図６（ｇ）に示す如く、炭素膜１
４をエッチングマスクとして、ＡｌＳｉＣｕ膜１３のエ
ッチングを行った。ＡｌＳｉＣｕ膜１３のエッチング
は、マグネトロン型ドライエッチング装置を用いて、エ
ッチングガスとして、Ｃｌ2 とＢＣｌ3 の混合ガスを用
い、エッチング圧力２．０Ｐａで、直流電圧を変化させ
て行なった。直流電圧２５０Ｖで炭素膜のＡｌＳｉＣｕ
膜に対する選択比は約５、２００Ｖ未満では６．５以上
が得られた。
【００９９】次に、エッチング圧力０．５Ｐａ、高周波
電力０．８Ｗ／ｃｍ2 で、エッチングガスとしてＣｌ2
とＢＣｌ3 の混合ガスを用い、炭素膜パタ−ン１４ａ及
びＳｉＯ2 膜パタ−ン１４´をマスクとして用いて、Ａ
ｌＳｉＣｕ膜１３のエッチングを行なった。
【０１００】このとき、ＡｌＳｉＣｕ膜１３はエッチン
グ速度が約３００ｎｍ／ｍｉｎ、炭素膜パタ−ン１４ａ
のエッチング速度は約３５ｎｍ／ｍｉｎ、ＳｉＯ2 膜パ
タ−ン１４´のエッチング速度は約４０ｎｍ／ｍｉｎで
あり、ＡｌＳｉＣｕと炭素の選択比は約９、ＡｌＳｉＣ
ｕとＳｉＯ2 の選択比は約８．５であった。
【０１０１】また、この条件の下で、ウェハ上に発生す
る残渣量を観察したところ炭素膜パタ−ン１４ａをマス
クとした場合には残渣は全く見られなかった。一方、Ｓ
ｉＯ2 膜パタ−ン１４´をマスクとした場合にはわずか
ではあるが残渣の発生が観察された。この残渣発生の相
違はＳｉＯ2 マスクの場合は、ＲＩＥにおけるイオン衝
撃により酸素がマスクより発生するため残留酸素量が大
きくなり、Ａｌ酸化物が生じるためと考えられる。
【０１０２】エッチングされたＡｌＳｉＣｕ膜１３の形
状をＳＥＭにて観察したところ、図７（ａ）に示す如く
炭素膜パタ−ン１４ａをマスクとして用いた場合、パタ
ーンのラインアンドスペース（Ｌ／Ｓ）部ではほぼ垂直
形状のパターンが得られた。ところが、図７（ｂ）に示
す如くＳｉＯ2 膜パタ−ン１４′又はレジストパタ−ン
１５ａのみをマスクとして用いた場合においては、Ｌ／
Ｓパターンのパターン端部において、片側（Ｌ／Ｓパタ
ーンの無い側）が大きなテーパ形状になっていることが
判明した。炭素膜パタ−ン１４ａをマスクとして用いた
場合においては、極端に左右非対称のパターンになると
いう現象は観察されなかった。
【０１０３】これは、次のような現象に基づくものと考
えられる。即ち、エッチング中にマスクパターンには、
イオンシースに発生する電界によって加速された電子及
びイオンが入射される。被エッチング物（マスク材料）
が絶縁物である場合は、これらの入射するイオンや電子
により絶縁物中に電荷が蓄積される（チャージアッ
プ）。これに対し、被エッチング物が導電性材料の場合
においては、チャージアップは生じない。
【０１０４】従って、上記実験においてはマスクパター
ンに対して例えば斜めから入射した荷電粒子により、絶
縁物であるＳｉＯ2 膜パタ−ン１４′又はレジストパタ
−ン１５ａの側壁にはチャージアップが生じ、電荷が蓄
積される。Ｌ／Ｓパターンの中央部では、パターンの両
側に蓄積される電荷量が等しいために左右対称にイオン
は曲げられ、エッチングは垂直方向に進行する。しか
し、Ｌ／Ｓパターン端部においては、ＳｉＯ2 膜１４′
のパターンは片側にしか存在しないため、チャージアッ
プしたＳｉＯ2 マスクによりイオンは曲げられるため
に、左右非対称の形状となると考えられる。
【０１０５】一方、炭素膜パタ−ン１４ａをエッチング
マスクとして用いた場合には、炭素膜の抵抗率は、１０
-4Ωｃｍと低く導電性材料である。従って、チャージア
ップが生じないために、図７（ａ）に示した如く、Ｌ／
Ｓパターンの端部においてもエッチング形状は左右対称
で垂直形状を示す。
【０１０６】そこで、ドライエッチングにおいて、プラ
ズマ電位と試料の載置されている電極とに形成されるバ
イアス電圧（陰極降下電圧）を変化させ、ＳｉＯ2 及び
炭素膜をエッチングパターンとして、ＡｌＳｉＣｕ膜を
エッチングした時のＬ／Ｓパターン端部パターンの形状
を評価した。パターン形状は、前述の如く、チャージア
ップ効果の影響が大きい場合、テーパ形状となる。ま
た、チャージアップ効果が小さければ、垂直形状とな
る。
【０１０７】図８に、バイアス電圧を変化させたときの
エッチングされたＡｌＳｉＣｕ膜の形状をＳＥＭにて観
察し、Ｌ／Ｓパターン端部でのテーパ角を調べた結果を
示す。これにより、炭素膜をマスクとした場合、マスク
パターンがチャージアップを受けないために、バイアス
電圧が低くとも高精度のエッチングが可能である。
【０１０８】また、図９に示す如く、マスク膜厚に対す
る開口寸法（アスペクト比）のエッチング速度依存性
（マイクロロ−ディング効果）を調べたところ、炭素膜
パタ−ンからなるマスクを用いることで、マイクロロ−
ディング効果の少ない高精度のエッチングが可能となっ
た。
【０１０９】次いで、図６（ｈ）に示すように、炭素膜
パタ−ン１４ａ及びＳｉＯ2 膜パタ−ン１４′の剥離を
行った。炭素膜パタ−ン１４ａの剥離には、実施例１と
同様に、通常のＯ2 プラズマエッチング装置を用いた。
これにより、炭素膜パタ−ン１４ａを容易に除去するこ
とが可能であった。
【０１１０】一方、ＳｉＯ2 膜パタ−ン１４′はＯ2 プ
ラズマエッチングにて全くエッチングされなかった。そ
こで、ＳｉＯ2 膜パタ−ン１４′の剥離には、ＣＦ4 ／
Ｏ2 ガスを用いたダウンフロー型装置にてエッチングを
試みたところ、ＳｉＯ2 膜パタ−ン１４′は除去可能で
あった。しかし、上記ダウンフローにてＳｉＯ2 膜パタ
−ン１４′を除去したものでは、ＡｌＳｉＣｕ膜１３に
多量の腐食が発生した。また、下地のＳｉＯ2 膜１２も
同様にエッチングされるためにＡｌＳｉＣｕパターン下
にえぐれが生じた。
【０１１１】炭素膜１４をマスクとしたものについて
は、Ｏ2 プラズマエッチングについて炭素膜剥離後、Ａ
ｌＳｉＣｕ膜１３に腐食は全く観察されなかった。さら
に、下地ＳｉＯ2 膜１２のえぐれや損傷も全く観察され
なかった。また、ＳｉＯ2 膜１４′の剥離に関しては、
ＨＦ等のウェットエッチング液を用いて種々試みてみた
が、ＡｌＳｉＣｕ膜１３や下地ＳｉＯ2 膜１２へのダメ
ージを生じさせないで剥離することは不可能であった。
【０１１２】次に、実施例１及び実施例２で示したプロ
セスにて形成したＡｌＳｉＣｕ膜の腐食について評価し
た。用いた試料は、Ｓｉ基板上にＳｉＯ2 膜を形成し、
この表面に順次Ｔｉ膜（膜厚２０ｎｍ），ＴｉＮ膜（膜
厚７０ｎｍ）及びＡｌＳｉＣｕ（Ｓｉ濃度１ｗｔ％，Ｃ
ｕ濃度０．５ｗｔ％）膜を堆積したものである。さら
に、図１（ｂ）で述べた如く、ＡｌＳｉＣｕ膜の表面を
Ｏ2 プラズマ処理して改質した。
【０１１３】上記プロセスにて形成されたＡｌＳｉＣｕ
／ＴｉＮ／Ｔｉ／ＳｉＯ2 積層膜構造上に対し、実施例
１に示した図１（ｂ）〜（ｇ）及び実施例２に示した図
６（ｂ）〜（ｈ）の工程により、上記試料の加工を行っ
た。
【０１１４】なお、このプロセスにおいて、ＴｉＮ／Ｔ
ｉ膜のエッチングは、ＡｌＳｉＣｕのエッチングと全く
同一条件にて、ＡｌＳｉＣｕのエッチング後に引き続い
て実施した。この試料の加工形状をＳＥＭにて調べたと
ころ、実施例１及び実施例２で示した両プロセスとも、
ＡｌＳｉＣｕ／ＴｉＮ／Ｔｉ構造がほぼ垂直形状にてエ
ッチングされていること確認した。
【０１１５】エッチング後、上記試料をＮ2 雰囲気中で
２００℃、２分間の基板加熱処理を行なった後、大気中
に放置し、腐食の様子を光学顕微鏡により評価した。チ
ップ内にて発生した腐食量を評価した結果を、図１０に
示す。レジストをマスクとして用いてエッチングしたも
のは、放置後２４時間後にコロージョンの発生が観察さ
れた。これに対し、炭素膜をマスクとして用いてエッチ
ングしたものは、１週間放置してもコロージョンの発生
は全く認められなかった。炭素膜中にはハロゲン等の不
純物は殆ど含有されていないため（前述の如くＳＩＭＳ
分析にて検出感度以下）、長期間の大気放置後もコロー
ジョンの発生は生じないものと考えられる。
【０１１６】この要因を調べるために、エッチング後の
ウェハを純水に浸し、イオンクロマトグラフィ法による
分析を行ったところ、図１１に示すように不純物とし
て、Ｃｌ及びＦが検出された。特に、炭素膜マスクに比
べレジストをマスクとして用いたものはＣｌ及びＦの量
が高いことが判明した。
【０１１７】即ち、コロージョンの要因としては、エッ
チング後に大気中に放置しておくと、ＡｌＳｉＣｕ膜と
その表面に存在するＦあるいはＣｌを含む不純物と空気
中の水分によりＦ- あるいはＣｌ- イオンが形成され
る。水分中にこれらイオンが含まれると水は電解質とな
り、次のような反応が容易に生じる。
【０１１８】 Ａｌ＋３Ｃｌ- →ＡｌＣｌ3 ＋３ｅ- ２ＡｌＣｌ3 ＋６Ｈ2 Ｏ→２Ａｌ（ＯＨ）3 ＋６Ｈ+ ＋６Ｃｌ- この反応が一度始まると、生成されるＣｌによって、Ａ
ｌＳｉＣｕの腐食が促進されると考えられる。
【０１１９】〈実施例３〉次に、本発明の第３の実施例
として、炭素膜マスクを用いたＡｌＳｉＣｕ膜のエッチ
ングにおいて、エッチングパタ−ン形状を制御する方法
について説明する。
【０１２０】実施例２における図６（ａ）〜（ｆ）の工
程に従って、ＡｌＳｉＣｕ膜１３上に炭素膜パタ−ン１
４ａを形成した。次いで、図６（ｇ）に示すように、炭
素膜パタ−ンをマスクとして用いて、ＡｌＳｉＣｕ膜１
３の選択エッチングを行なった。このＡｌＳｉＣｕ膜１
３のエッチングにおいても、マグネトロンを載置したド
ライエッチング装置を用いた。
【０１２１】エッチング条件は、基板温度50℃に保持
し、エッチングガスとして、Ｃｌ2 とＢＣｌ3 との混合
ガス（流量100SCCM ）あるいは、Ｃｌ2 とＨＢｒあるい
はＣｌ2 とＢＢｒ3 の混合ガス（流量100SCCM ）を用い
た。推積ガスとしてＣＯ（流量０〜100SCCM ）を用い
た。
【０１２２】エッチング圧力は、2.0pa 、ＲＦ電圧密度
0.8 Ｗ／cm2 でエッチングを行なった。
【０１２３】図１２は、推積ガスＣＯの流量を変化させ
て、エッチングした膜のエッチング速度及び形状を測定
した結果を示す図である。このときの圧力は、２．０Ｐ
ａ、ＲＦ電力は0.8 Ｗ／cm2 ガスＣｌ2 ／ＢＣｌ3 混合
ガス（流量50／50SCCM）、基板温度50℃である。
【０１２４】ＣＯ流量増加とともに、ＡｌＳｉＣｕ膜パ
ターン１３ａのテーパ角が90°から77°まで変化し、Ｃ
Ｏ流量によって、形状を制御できることが判明した。カ
ーボンのエッチング速度は、ＣＯ流量にかかわらず、一
定であるのに対し、ＡｌＳｉＣｕ膜１３のエッチング速
度は、ＣＯ流量の増加とともにわずかであるが減少し
た。
【０１２５】しかし、炭素に対するＡｌＳｉＣｕのエッ
チング選択比は、ＣＯ流量100 ＳＣＣＭの場合でも10で
あり、高選択比が得られることが分かった。
【０１２６】また、エッチング後、残渣を光学顕微鏡に
て、観察したところ、ＣＯ流量50ＳＣＣＭまでは全く、
残渣はみられなかったが、50ＳＣＣＭを越えると、残渣
の発生が観察された。
【０１２７】これにより、ＣＯの添加量は、エッチング
ガスであるＣｌ2 とＢＣｌ3 の流量の50％以下であるこ
とが有効であることが分かった。
【０１２８】次に、エッチング圧力を1.0 Ｐａ 〜10Ｐ
ａまで変化させ、高周波電力密度0.8 Ｗ／cm2 、基板温
度50℃、エッチングガスとしてＣｌ2 とＢＣｌ3 の混合
ガス（流量50／50SCCM）にＣＯを約30ＳＣＣＭ添加し
て、エッチングを行なった。
【０１２９】図１３に圧力を変化させたときのＡｌＳｉ
Ｃｕ及び炭素のエッチング速度ＷＯ示す。また、同図に
ＣＯ流量をＣｌ2 ＋ＢＣｌ3 流量ＮＩ対して０％、３０
％、５０％としたときのＡｌＳｉＣｕ膜パターン１３ａ
のテーパ角を測定した結果を示す。
【０１３０】圧力の上昇とともにＡｌＳｉＣｕのエッチ
ング速度は増大する。逆に炭素のエッチング速度は減少
した。従って、圧力を上昇させることにより、選択比を
大きくすることが可能であることが判った。一方、圧力
を６．０Ｐａよりも上昇させるとエッチング後、残渣が
生じることがわかった。しかし、ＣＯを全く添加しない
場合、圧力3.0 Ｐａ以上でエッチングしたＡｌＳｉＣｕ
膜パターン１３ａにサイドエッチングが生じ、形状が逆
テーパになることが判明した。そこで、ＣＯを０〜５０
％まで添加し、エッチングを行ったところ、ＣＯ流量50
％の下では、７Ｐａまでサイドエッチングが生じなく順
テーパ形状が得られることが判った。
【０１３１】次に、実施例２の図６（ａ）〜（ｈ）にお
いてエッチングガスとして、Ｃｌ2 とＨＢｒの混合ガス
（Ｃｌ2 ／ＨＢｒ／50／50SCCM）を用い、エッチングガ
ス圧力を1.0 Ｐａ〜10Ｐａまで変化させ、高周波電力密
度2.5 Ｗ／cm2 、基板温度70℃でエッチングを行なっ
た。
【０１３２】エッチング圧力６Ｐａにおいて、ＡｌＳｉ
Ｃｕ膜１３のエッチング速度700 オングストロウム／mi
n 炭素膜１４のエッチング速度700 オングストロウム／
minが得られ、残渣なく、テーパ形状でＡｌＳｉＣｕ膜
１３をエッチングできることが判明した。
【０１３３】しかし、エッチング圧力を７Ｐａ以上にす
るとエッチングされたＡｌＳｉＣｕ膜パターン１３ａの
表面が荒れ、高精度のエッチングができないことが分か
った。そこで、この条件において、Ｃｌ2 ＋ＨＢｒ流量
の約30％ＣＯを添加し、エッチングを行った。エッチン
グパターン形状はテーパ角85°のテーパ形状であった。
エッチングしたパターンの側壁形態をＳＥＭにて観察し
たところ、表面荒れはなく、平滑な表面形態であること
がわかった。また、上記ＣＯ流量において、残渣の発生
は全くみられなかった。
【０１３４】エッチング後のＡｌＳｉＣｕ膜パターン１
３ａをＳＥＭにて観察したところ図６（ｇ）に示すよう
に0.4 μm Ｌ／Ｓ（ラインアンドスペース）のパターン
が良好にエッチングされていることが判った。また、Ｌ
／Ｓパターン端部でテーパ角を調べた結果、Ｌ／Ｓパタ
ーン中央部と端部とでテーパ角に変化はなく、エッチン
グ形状は左右対称であることがわかった。
【０１３５】最後に、図６（ｈ）に示す如く、炭素膜パ
タ−ン１４ａの除去を行った。エッチング装置として通
常のバレル型プラズマエッチング装置を用いエッチング
ガスとしてＯ2 を用い、プラズマアッシング処理を施し
たところ、炭素膜パタ−ン１４ａは容易に剥離されるこ
とが確認できた。
【０１３６】剥離後、ＡｌＳｉＣｕパターンをＳＥＭに
て評価したところ、Ｃｌ2 とＢＣｌ3 混合ガス同様、Ｃ
ｌ2 とＨＢｒの混合ガスを用いた場合も、テーパ形状で
ライン／スペースの線幅0.4 μｍ／0.4 μｍのＡｌＳｉ
Ｃｕ膜パタ−ン１３ａが良好に形成されていることが判
った。
【０１３７】次にエッチング試料として、ＡｌＳｉＣｕ
／ＴｉＮ／Ｔｉ／ＳｉＯ2 の種層構造の膜に対して、前
述のＣＯを添加した条件で、エッチングした後、炭素膜
パターンを剥離した試料を大気中に放置し、腐食の様子
を光学顕微鏡により評価したところ、１週間放置して
も、コロージョンの発生を全く認められなかった。
【０１３８】〈実施例４〉次に本発明の第４の実施例と
してｎ+ Ｓｉ膜パターンの形成方法について図１４を用
いて説明する。図１４は、本発明の一実施例方法に係わ
るｎ+ Ｓｉ膜のパターンの形成工程を示す断面図であ
る。
【０１３９】まず、図１４（ａ）に示すようにＳｉ基板
２１上にＳｉＯ2 膜２２を膜厚100オングストロ−ム形
成し、このＳｉＯ2 膜２２上にＣＶＤ法により、膜膜30
00オングストロームの多結晶シリコン膜２３を堆積す
る。この多結晶シリコン膜２３中にリンを拡散し、ｎ+
型の多結晶シリコン膜２３を形成する。
【０１４０】図１４（ｂ）に示すように、スパッタリン
グ法により、炭素膜（膜厚1500オングストロウム）２４
を形成する。
【０１４１】次に、図１４（ｃ）に示すように、炭素膜
２４上にフォトレジスト２５（膜厚1.3 μｍ）を塗布
し、通常のリソグラフィ技術を用いて、フォトレジスト
２５を露光した。続いて、図１４（ｄ）に示す如く、レ
ジスト２５を現像して、レジストパターン２５ａを形成
した。この図１４（ｄ）に示す工程では、現像液とし
て、アルカリ溶液を用いたが、炭素膜２４の溶出、剥離
などの問題は生じなかった。
【０１４２】次いで、図１４（ｅ）及び（ｆ）に示すよ
うに、レジストパターン２５ａをマスクとして用いて、
前述のドライエッチング装置を使用して、ＲＩＥにて、
炭素膜２４を選択エッチングして炭素膜パタ−ン２４ａ
を形成し、次いでこの炭素膜パタ−ン２４ａをマスクと
して用いてｎ+ Ｓｉ膜２３を選択エッチングし、ｎ+ Ｓ
ｉ膜パタ−ン２３ａを形成した。
【０１４３】炭素膜２４のエッチングはＯ2 ガスを用
い、実施例１で述べたように基板温度を冷却してエッチ
ングし、垂直形状の炭素膜２４のパターニングが可能で
あった。 ｎ+ Ｓｉ膜２３のエッチングにおいても、前
述したマグネトロン載置のドライエッチング装置を用い
た。エッチング条件は、圧力１１Ｐａに維持し、ガスの
総量を１００ＳＣＣＭで一定とし、Ｃｌ2 ガス、ＨＢｒ
ガスを用い、直流電圧Ｖｄｃ即ち陰極降下電圧を変化さ
せた。
【０１４４】図１５（Ｃｌ2 ）及び図１６（ＨＢｒ）
は、それぞれＣｌ2 、ＨＢｒガスを用い、高周波電力密
度を変化させてエッチングした場合のプラズマと基板と
に生ずる直流電圧（Ｖｄｃ）とエッチング速度との関係
を調べた結果である。
【０１４５】図１５及び図１６に示す結果から、Ｖｄｃ
の増加とともに、下地のＳｉＯ2 膜２２、ｎ+ Ｓｉ膜２
３及び炭素膜２４のエッチング速度は増加するが、Ｓｉ
／ＳｉＯ2 選択比及びＳｉ／炭素選択比は減少すること
が判明した。更に、炭素膜２４のエッチング速度は、直
流電圧１００Ｖ近傍までは殆どエッチングされないこと
が判明した。従って、Ｖｄｃ１００Ｖ以下の直流電圧下
では、炭素マスクに対してＳｉを大きな選択比にてエッ
チング可能であることが分かった。
【０１４６】そこで、Ｖｄｃ１００Ｖにて基板温度−３
０℃に冷却し、Ｃｌ2 ガスを用いて、炭素膜パタ−ンを
マスクとして用いてｎ+ Ｓｉ膜２３をエッチングしたと
ころ、ｎ+ Ｓｉ膜２３のエッチング速度が約２４０ｎｍ
／分、炭素膜２４のエッチング速度が約２ｎｍ／分であ
り、ｎ+ Ｓｉ膜２３と炭素膜２４との選択比は約１２０
である。このときのＳｉＯ2 膜２２のエッチング速度は
約１２ｎｍ／分であり、ｎ+ Ｓｉ膜２３とＳｉＯ2 膜２
２との選択比は約２０である。エッチングしたｎ+ Ｓｉ
膜２３の形状をＳＥＭにより評価したところ、ほぼ垂直
形状であることがわかった。
【０１４７】一方、上記条件でレジストパタ−ンをマス
クとしてｎ+ Ｓｉ膜２３のエッチングを行なったとこ
ろ、レジシト膜２５のエッチング速度は約８０ｎｍ／分
であった。従って、ｎ+ Ｓｉ膜２３とレジスト膜２５と
の選択比は約３であった。しかし、このときのＳｉＯ2
膜２２のエッチング速度は約２０ｎｍ／分であり、ｎ+
Ｓｉ膜２３とＳｉＯ2 膜２２の選択比は約１２である。
従って、炭素膜パタ−ン２４を用いることにより、ｎ+
Ｓｉ膜２３とＳｉＯ2 膜２２の選択比を大きくすること
が可能であることが分かった。
【０１４８】次いで、Ｖｄｃ１００Ｖにて基板温度６０
℃にてＨＢｒガスを用いて、炭素膜をマスクとして用い
てｎ+ Ｓｉ膜をエッチングしたところ、ｎ+ Ｓｉ膜２３
のエッチング速度が約１００ｎｍ／分、炭素膜２４のエ
ッチング速度は約１ｎｍ／分であり、ｎ+ Ｓｉ膜２３と
ＳｉＯ2 膜２２の選択比は約１００である。このときの
ＳｉＯ2 膜２２のエッチング速度は約４ｎｍ／分であ
り、ｎ+ Ｓｉ膜２３とＳｉＯ2 膜２２の選択比は約２５
である。エッチングしたｎ+ Ｓｉ膜２３の形状をＳＥＭ
により評価したところ、ほぼ垂直形状であることが分か
った。
【０１４９】一方、上記条件にてレジストパタ−ンをマ
スクとしてｎ+ Ｓｉ膜２３のエッチングを行ったこと
ろ、レジスト膜２５エッチング速度は約２５ｎｍ／分で
あった。従って、ｎ+ Ｓｉ膜２３とレジスト膜２５との
選択比は約４であった。しかし、このときのＳｉＯ2 膜
２２のエッチング速度は約７ｎｍ／分であり、ｎ+ Ｓｉ
膜２３とＳｉＯ2 膜２２との選択比は約１３であり、Ｃ
ｌ2 を用いた場合と同様、炭素膜パタ−ン２３ａを用い
ることにより、ｎ+ Ｓｉ膜２３とＳｉＯ2 膜２２との選
択比を大きくすることが可能であることが分かった。
【０１５０】即ち、炭素膜パタ−ン２４ａをエッチング
マスクとして用いることにより、ｎ+ Ｓｉ膜２３を高い
選択比でエッチングすることが可能であり、更に、ｎ+
Ｓｉ／ＳｉＯ2 の選択比を大きくすることが可能であっ
た。
【０１５１】最後に、図１４（ｇ）に示す如く、通常の
Ｏ2 プラズマアッシングを用いて炭素膜パタ−ン２４ａ
の剥離を行なったところ、残渣なく、炭素膜パタ−ン２
４ａを除去することが可能であった。
【０１５２】このようにして形成された構造は、ポリシ
リコン配線やＭＯＳキャパシタに使用することが出来
る。
【０１５３】以上の実施例では、エッチング装置とし
て、平行平板電極を有したマグネトロン型の反応性イオ
ンエッチング装置を用いているが、高密度プラズマを生
成できるマイクロ波を印加したＥＣＲ放電を用いた反応
性イオンエッチング装置、又は、マイクロ波印加若しく
は電子線を照射することによって生成された放電プラズ
マ下で被エッチング基体に電圧を印加する反応性イオン
エッチング装置を用いてもよい。
【０１５４】更に、平行平板電極を有するエッチング装
置において、２７．１２ＭＨｚ等、２７ＭＨｚ以上の高
周波を印加するか、又は高周波コイル誘等、導結合型に
より高周波を印加する方法により放電プラズマを生成
し、被エッチング基体に電圧を印加した反応性イオンエ
ッチング装置を用いることも可能である。
【０１５５】また、以上の実施例では、エッチングガス
としてＢＣｌ3 、Ｃｌ2 、ＨＢｒ、ＢＢｒ3 等を組み合
わせて、或いは単独で、Ｂｒ2 等の臭素原子を含むする
ガスや、ＨＣｌ等の塩素原子を含むガスを用いることも
可能である。
【０１５６】更に、以上の実施例では、ＡｌＳｉＣｕ膜
又はＳｉ膜のエッチングについて説明したが、Ａｌ、Ａ
ｌＳ、ＡｌＣｕでも同様の結果が得られる。ＳｉＯ
2 や、タングステン又はモリブデン等の高融点金属ある
いは、高融点金属の硅化物をエッチングすることも可能
である。
【０１５７】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
【０１５８】
【発明の効果】本発明による炭素膜をドライエッチング
時のマスクパターンとして用いる方法によれば、ドライ
エッチング時のエッチングマスクと被エッチング材料と
のエッチング選択比を大きくすることが可能である。ま
た、マスク材料が導電性膜であるため、エッチング中の
荷電粒子の照射により、マスクパターンがチャージアッ
プを生じるのを防止することが出来る。また、アスペク
ト比を小さく出来、マイクロロ−ディング効果も低減す
ることが出来る。従って、高精度な微細加工が可能であ
る。
【０１５９】更に、炭素膜は高純度化が可能であるた
め、プラズマ等のエネルギーの大きな粒子の衝突によ
り、分解されたエッチング生成物中にデバイスに悪影響
を与える不純物（例えば、重金属、ハロゲン等）が含ま
れることがないため、金属配線等の腐食等は生じない。
また、ｎ+ Ｓｉ膜をＳｉ膜に対して高選択比でエッチン
グすることが可能である。
【０１６０】また、Ｏ2 ガスを用いたプラズマエッチン
グにより、炭素膜は選択的に容易に剥離することが可能
であるため、剥離工程中に他の材料へダメージ等を与え
ることがない。
【０１６１】従って、半導体集積回路製造工程におい
て、微細なパターンを高精度に加工することが可能とな
る。さらに、配線やゲ−ト電極等を高信頼性をもって形
成することが可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施例に係わるパターン形成
工程を示す断面図。
【図２】 第１の実施例に用いたエッチング装置の概略
構成を示す図。
【図３】 第１の実施例におけるパターン形状の変化を
示す断面図。
【図４】 ＲＦ印加電力を変化させたときの、エッチン
グ速度とエッチング選択比の関係を示す特性図。
【図５】 第１の実施例方法に用いたダウンフロー型エ
ッチング装置の概略を示す図。
【図６】 本発明の第２の実施例に係わるパターン形成
工程を示す断面図。
【図７】 チャージアップ現象を説明するためのパター
ン断面図。
【図８】 直流電圧とエッチングパターンのテーパ角の
関係を示す特性図。
【図９】 アスペクト比とエッチング速度との関係を示
す特性図。
【図１０】 大気放置時間と腐食量との関係を示す特性
図。
【図１１】 炭素膜パタ−ンとレジストパタ−ンとをマ
スクとして用いた場合の不純物量を比較して示す特性
図。
【図１２】 堆積ガスであるＣＯの流量を変化させてエ
ッチング速度及び形状を測定した結果を示す特性図。
【図１３】 圧力を変化させたときのＡｌＳｉＣｕ及び
炭素膜のエッチング速度とＡｌＳｉＣｕ膜パタ−ンのテ
−パ角を測定した結果を示す特性図。
【図１４】 本発明の第４の実施例に係るＳｉ膜パタ−
ンの形成工程を示す断面図。
【図１５】 エッチングガスとしてＣｌ2 ガスを用い、
ＲＦ印加電力を変化させたときのエッチング速度と選択
比との関係を示す特性図。
【図１６】 エッチングガスとしてＨＢｒガスを用い、
ＲＦ印加電力を変化させたときのエッチング速度と選択
比との関係を示す特性図。
【符号の説明】
１１…Ｓｉ基板、 １２…ＳｉＯ2 膜、 １３…ＡｌＳ
ｉＣｕ膜、１４…炭素膜、 １５…フォトレジスト。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】半導体素子の微細化に対応するためには、
露光波長を短くして解像度を上げることにより微細パタ
ーンを形成するリソグラフィー技術が必要である。しか
し、このようなリソグラフィー技術では、露光波長が短
くなるに従って焦点深度が浅くなり、レジストの膜厚を
薄くする必要がある。従って、このようなレジストパタ
ーンをマスクとして用いて充分な膜厚の炭素膜の加工を
行なうことは困難であり、レジストパターンをマスクと
して用いて炭素膜をドライエッチング技術により加工
し、得られた炭素膜パターンをマスクとして用いてＡｌ
のドライエッチングを行なう場合、炭素膜の膜厚は、レ
ジストパターンの膜厚より充分薄いことが要求される。
従って、炭素膜をマスクとして用いた場合、通常の反応
性イオンエッチングでは、被処理基体とプラズマとの間
に印加される直流電圧（Ｖｄｃ）が高く、Ａｌのエッチ
ングが終了する前に炭素膜はエッチングされてしまい、
高精度の加工は困難であった。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】更にまた、マスク材料として耐エッチング
性の大きな炭素膜を用いてＡｌやＡｌ合金膜のドライエ
ッチングを行なう場合、レジストと炭素膜とのエッチン
グ選択比が小さいため、充分な膜厚の炭素膜を加工する
ことが出来ず、エッチング圧力を高くして炭素膜とＡｌ
又はＳｉとの選択比を大きくすると、パターン側壁部に
サイドエッチングが生じ、垂直又はテーパー形状の加工
が困難となったり、マイクロローディング効果が顕著と
なる。一方、エッチング圧力を低くすると、Ａｌ又はＳ
ｉのエッチング速度が低下したり、放電が維持出来なく
なるなどの問題が生じる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】更に、エッチング特性を詳細に調べるため
に、高周波電力密度を変化させながらプラズマと基板と
に印加される直流電圧とエッチング速度との関係を調べ
たところ、塩素及び臭素に対して、炭素膜のエッチング
速度は、それぞれ直流電圧０〜７０，０〜１００Ｖまで
は全くエッチングされず、また、それぞれ７０，１００
Ｖ近辺から直流電圧の増加とともにエッチング速度も増
加することがわかった。一方、レジスト又はＳｉ膜のエ
ッチング速度は、直流電圧の増加とともに直線的に増加
することがわかった。なお、また、塩素と三塩化ホウ素
との混合ガスについては、炭素膜のエッチング速度は、
直流電圧０〜７０Ｖまでは全くエッチングされず、７０
Ｖ近辺から直流電圧の増加とともにエッチング速度も増
加することがわかった。ＡｌＳｉＣｕ膜のエッチング速
度は、直流電圧の増加に対し、大きくは変化しない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】まず、図１（ａ）に示すように、Ｓｉ基板
１１上にＳｉＯ２膜１２を形成し、このＳｉＯ２膜１２
上にＡｌＳｉＣｕ（Ｓｉ濃度１ｗｔ％、Ｃｕ濃度０．５
ｗｔ％）膜１３を０．８μｍ堆積する。次いで、図１
（ｂ）に示す如く、膜１３上に炭素膜１４（膜厚１２０
０ｎｍ）を形成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】ここで、炭素膜１４はマグネトロンスパッ
タリング装置にて堆積した。スパッタリング前の真空度
は１０−８Ｔｏｒｒ台であり、スパッタリングガスとし
てＡｒガスを用い、Ａｒガスを真空度が５×１０−３Ｔ
ｏｒｒとなるまで導入した後、高周波電力１ｋＷで炭素
ターゲットをＡｒイオンにてスパッタリングすることに
より堆積した。堆積膜の厚さは、スパッタリング時間を
変化させることにより制御可能であった。しかし、Ａｌ
ＳｉＣｕ膜１３上に上記方法にて炭素膜１４を形成した
ところ、部分的に炭素膜１４が剥れるという現象が生じ
た。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】次いで、図１（ｃ）に示すように、炭素膜
１４上にノボラック系のフォトレジスト１５（東京応
化：商品名ＴＳＭＲ−ＣＲＢ１）を膜厚１．３μｍに塗
布し、通常のリソグラフィ技術を用いて、レジスト１５
を露光し、続いて、図１（ｄ）に示す如く、レジスト１
５を現像して、０．４μｍのラインアンドスペースのレ
ジストパターン１５ａを形成した。この図１（ｄ）に示
す工程では、現像液として、アルカリ性有機溶剤を用い
たが、現像時に炭素膜１４の溶出，剥離などの問題は生
じなかった。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正内容】
【００８１】炭素膜１４の膜厚をｔｃ、レジスト膜１５
の膜厚をｔＲとし、炭素膜１４の加工時の炭素膜のレジ
ストに対するエッチング選択比をｋ（炭素／レジスト）
とする。そして、ＡｌＳｉＣｕ膜１３のエッチング時に
おけるＡｌＳｉＣｕ膜と炭素膜、レジスト膜とのエッチ
ング選択比をそれぞれＳｃ（ＡｌＳｉＣｕ／炭素）、Ｓ
Ｒ （ＡｌＳｉＣｕ／レジスト）とする。すると、炭素膜
１４加工時にはレジストはｔｃ／ｋだけ膜厚が減少する
から、この分だけレジストをマスクとした比較例のほう
がレジスト膜が厚く残っているとすると、ＡｌＳｉＣｕ
膜のエッチング時にｔｃ・Ｓｃ＞ｔｃ・１／ｋ・ＳＲ、
即ちＳｃ＞１／ｋ・ＳＲという条件を満たせば、レジス
ト膜厚を同じにした場合、炭素膜を介在させたほうがマ
スク性が向上することになる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正内容】
【００８２】Ｏ２ガスを用いた反応性イオンエッチング
により炭素膜１４を加工する工程においては、炭素膜の
エッチング速度はレジストのエッチング速度の約０．３
倍であるため、ＡｌＳｉＣｕ膜１３のエッチング工程に
おいては、ＡｌＳｉＣｕ膜１３とレジスト１５との選択
比の３．３倍よりもＡｌＳｉＣｕ膜１３と炭素膜１４と
の選択比のほうが大きくなる直流電圧、即ちＶｄｃ＝２
００Ｖ未満の場合にエッチングマスクとして炭素を用い
たほうがレジストを用いるよりも有利であることがわか
る。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正内容】
【００８８】また、上記レジストパターンを完全に除去
できる条件にて、炭素膜パターンのエッチングを調べた
ところ、ダウンフロー型エッチングにおいては、例えば
レジストのエッチング速度１μｍ／分に対し炭素膜は１
６オングストローム／分で、炭素膜パターンは実質的に
エッチングされないことが分った。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正内容】
【０１０９】次いで、図６（ｈ）に示すように、炭素膜
パターン１４ａ及びＳｉＯ２膜パターン１４′の剥離を
行った。炭素膜パターン１４ａの剥離には、実施例１と
同様に、通常のバレル型Ｏ２プラズマエッチング装置を
用いた。これにより、炭素膜パターン１４ａを容易に除
去することが可能であった。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正内容】
【０１２２】エッチング圧力は、２．０Ｐａ、ＲＦ電圧
密度０．８Ｗ／ｃｍ２でエッチングを行なった。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正内容】
【０１２３】図１２は、推積ガスＣＯの流量を変化させ
て、エッチングした膜のエッチング速度及び形状を測定
した結果を示す図である。このときの圧力は、２．０Ｐ
ａ、ＲＦ電力は０．８Ｗ／ｃｍ ２、エッチングガスはＣ
ｌ２／ＢＣｌ３混合ガス（流量５０／５０ＳＣＣＭ）、
基板温度５０℃である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正内容】
【０１２９】図１３に圧力を変化させたときのＡｌＳｉ
Ｃｕ及び炭素のエッチング速度を示す。また、同図にＣ
Ｏ流量をＣｌ２＋ＢＣｌ３流量に対して０％、３０％、
５０％としたときのＡｌＳｉＣｕ膜パターン１３ａのテ
ーパ角を測定した結果を示す。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正内容】
【０１３２】エッチング圧力６Ｐａにおいて、ＡｌＳｉ
Ｃｕ膜１３のエッチング速度７０００オングストロウム
／ｍｉｎ炭素膜１４のエッチング速度７００オングスト
ロウム／ｍｉｎが得られ、残渣なく、テーパ形状でＡｌ
ＳｉＣｕ膜１３をエッチングできることが判明した。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正内容】
【０１４３】炭素膜２４のエッチングはＯ２ガスを用
い、実施例１で述べたように基板温度を冷却してエッチ
ングし、垂直形状の炭素膜２４のパターニングが可能で
あった。ｎ＋Ｓｉ膜２３のエッチングにおいても、前述
したマグネトロン載置のドライエッチング装置を用い
た。エッチング条件は、圧力１１Ｐａに維持し、ガスの
総量を１００ＳＣＣＭで一定とし、Ｃｌ２ガス、あるい
はＨＢｒガスを用い、直流電圧Ｖｄｃ即ち陰極降下電圧
を変化させた。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１５４
【補正方法】変更
【補正内容】
【０１５４】更に、平行平板電極を有するエッチング装
置において、２７．１２ＭＨｚ等、２７ＭＨｚ以上の高
周波を印加するか、又は高周波コイル等の誘導結合型に
より高周波を印加する方法により放電プラズマを生成
し、被エッチング基体に電圧を印加した反応性イオンエ
ッチング装置を用いることも可能である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正内容】
【０１５５】また、以上の実施例では、エッチングガス
としてＢＣｌ３、Ｃｌ２、ＨＢｒ、ＢＢｒ３等を組み合
わせて、或いは単独で用いたが、Ｂｒ２等の臭素原子を
含むするガスや、ＨＣｌ等の塩素原子を含むガスを用い
ることも可能である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正内容】
【０１５６】更に、以上の実施例では、ＡｌＳｉＣｕ膜
又はＳｉ膜のエッチングについて説明したが、Ａｌ、Ａ
ｌＳｉ、ＡｌＣｕでも同様の結果が得られる。また、Ｓ
ｉＯ２や、タングステン又はモリブデン等の高融点金属
あるいは、高融点金属の硅化物をエッチングすることも
可能である。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】変更
【補正内容】
【０１５９】更に、炭素膜は高純度化が可能であるた
め、プラズマ等のエネルギーの大きな粒子の衝突によ
り、分解されたエッチング生成物中にデバイスに悪影響
を与える不純物（例えば、重金属、ハロゲン等）が含ま
れることがないため、金属配線等の腐食等は生じない。
また、ｎ＋Ｓｉ膜をＳｉＯ２ 膜に対して高選択比でエッ
チングすることが可能である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 晴雄 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】被処理基体表面上に炭素膜を被着する工程
    と、前記炭素膜上にマスクパタ−ンを形成する工程と、
    前記マスクパターンに沿って前記炭素膜をエッチングし
    て炭素膜パタ−ンを形成する工程と、高周波と磁界、マ
    イクロ波、電子ビ−ム、２７ＭＨｚ以上の高周波、又は
    誘導結合型方式による高周波の印加により形成された高
    密度プラズマを用いて、前記炭素膜パターンに沿って前
    記被処理基体を異方的にドライエッチングする工程とを
    具備することを特徴とする半導体装置の製造方法。
  2. 【請求項２】アルミニウムを主成分とする層を表面に有
    する被処理基体表面上に炭素膜を被着する工程と、前記
    炭素膜上にマスクパタ−ンを形成する工程と、前記マス
    クパターンに沿って前記炭素膜をエッチングして炭素膜
    パタ−ンを形成する工程と、高周波と磁界、マイクロ
    波、電子ビ−ム、２７ＭＨｚ以上の高周波、又は誘導結
    合型方式による高周波の印加により形成された高密度プ
    ラズマを用い、このプラズマと前記被処理基体との間の
    直流電圧が２００Ｖ未満である条件で、前記炭素膜パタ
    ーンに沿って前記被処理基体を異方的にドライエッチン
    グする工程とを具備することを特徴とする半導体装置の
    製造方法。
  3. 【請求項３】前記ドライエッチングは、エッチングガス
    として塩素を主成分とするガスを用いて行われることを
    特徴とする請求項２に記載の半導体装置の製造方法。
  4. 【請求項４】シリコンを主成分とする層を表面に有する
    被処理基体表面上に炭素膜を被着する工程と、前記炭素
    膜上にマスクパタ−ンを形成する工程と、前記マスクパ
    ターンに沿って前記炭素膜をエッチングして炭素膜パタ
    −ンを形成する工程と、高周波と磁界、マイクロ波、電
    子ビ−ム、２７ＭＨｚ以上の高周波、又は誘導結合型方
    式による高周波の印加により形成された高密度プラズマ
    を用い、このプラズマと前記被処理基体との間の直流電
    圧が１００Ｖ以下である条件で、前記炭素膜パターンに
    沿って前記被処理基体を異方的にドライエッチングする
    工程とを具備することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】前記ドライエッチングは、エッチングガス
    として塩素又は臭素を主成分とするガスを用いて行われ
    ることを特徴とする請求項４に記載の半導体装置の製造
    方法。
JP4003372A 1991-01-22 1992-01-10 半導体装置の製造方法 Pending JPH0590224A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4003372A JPH0590224A (ja) 1991-01-22 1992-01-10 半導体装置の製造方法
KR1019920000837A KR960000372B1 (ko) 1991-01-22 1992-01-22 반도체장치의 제조방법
DE4201661A DE4201661A1 (de) 1991-01-22 1992-01-22 Verfahren zur herstellung einer halbleiteranordnung
US08/332,504 US5707487A (en) 1991-01-22 1994-10-31 Method of manufacturing semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2156991 1991-01-22
JP3-21569 1991-01-22
JP21130291 1991-07-30
JP3-211302 1991-07-30
JP4003372A JPH0590224A (ja) 1991-01-22 1992-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0590224A true JPH0590224A (ja) 1993-04-09

Family

ID=27275792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4003372A Pending JPH0590224A (ja) 1991-01-22 1992-01-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5707487A (ja)
JP (1) JPH0590224A (ja)
KR (1) KR960000372B1 (ja)
DE (1) DE4201661A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
US6007732A (en) * 1993-03-26 1999-12-28 Fujitsu Limited Reduction of reflection by amorphous carbon
US6376388B1 (en) 1993-07-16 2002-04-23 Fujitsu Limited Dry etching with reduced damage to MOS device
JP2007103942A (ja) * 2005-10-05 2007-04-19 Applied Materials Inc 炭素系ハードマスクを開く方法
JP2007110112A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2011146662A (ja) * 2009-04-15 2011-07-28 Mes Afty Corp ＳｉＣ半導体素子の製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465679B1 (en) * 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
US5882537A (en) * 1996-11-25 1999-03-16 United Microelectronic Corp. Metallic precipitate monitoring method
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
KR20000004485A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 미세패턴 형성방법
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
DE19907621B4 (de) * 1999-02-23 2005-12-15 Robert Bosch Gmbh Ätzmaskierung
US6153504A (en) * 1999-08-16 2000-11-28 Advanced Micro Devices, Inc. Method of using a silicon oxynitride ARC for final metal layer
KR100307623B1 (ko) * 1999-10-21 2001-11-02 윤종용 엠.에이.피 화자 적응 조건에서 파라미터의 분별적 추정 방법 및 장치 및 이를 각각 포함한 음성 인식 방법 및 장치
TW440992B (en) * 2000-03-06 2001-06-16 United Microelectronics Corp Manufacturing method for wide-bottom box capacitor with semi-spherical silicon grains
JP2002280354A (ja) * 2001-03-19 2002-09-27 Osaka Prefecture 炭素薄膜のエッチング方法及びエッチング装置
US6564811B2 (en) * 2001-03-26 2003-05-20 Intel Corporation Method of reducing residue deposition onto ash chamber base surfaces
US6823880B2 (en) * 2001-04-25 2004-11-30 Kabushiki Kaisha Kobe Seiko Sho High pressure processing apparatus and high pressure processing method
US20050181604A1 (en) * 2002-07-11 2005-08-18 Hans-Peter Sperlich Method for structuring metal by means of a carbon mask
DE10231533A1 (de) * 2002-07-11 2004-01-29 Infineon Technologies Ag Verfahren zur Metallstrukturierung
DE10240099A1 (de) 2002-08-30 2004-03-11 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
KR100523671B1 (ko) 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
JP5499920B2 (ja) * 2010-06-09 2014-05-21 住友電気工業株式会社 半導体光デバイスの製造方法
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
TWI595691B (zh) * 2010-07-28 2017-08-11 應用材料股份有限公司 用於磁性媒材圖案化之阻劑強化
US8841196B1 (en) 2010-09-29 2014-09-23 Crossbar, Inc. Selective deposition of silver for non-volatile memory device fabrication
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8258020B2 (en) 2010-11-04 2012-09-04 Crossbar Inc. Interconnects for stacked non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946667B1 (en) 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9070859B1 (en) 2012-05-25 2015-06-30 Crossbar, Inc. Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device
US8883603B1 (en) * 2012-08-01 2014-11-11 Crossbar, Inc. Silver deposition method for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8796102B1 (en) 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE235010C (ja) *
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
JPS5894078A (ja) * 1981-11-30 1983-06-04 Silver Seiko Ltd カ−ド選出装置
JPS58212136A (ja) * 1982-06-03 1983-12-09 Toshiba Corp 微細パタ−ンの形成方法
KR840006728A (ko) * 1982-11-01 1984-12-01 오레그 이. 엘버 집적회로 제조방법
DD235010A3 (de) * 1983-05-20 1986-04-23 Andreas Bertz Plasmachemisches aetzverfahren fuer doppelschichten
GB2145243B (en) * 1983-08-18 1987-08-26 Gen Electric Optical lithographic processes
US4496448A (en) * 1983-10-13 1985-01-29 At&T Bell Laboratories Method for fabricating devices with DC bias-controlled reactive ion etching
JPS60117723A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 微細パタ−ンの形成方法
JPS60119731A (ja) * 1983-12-02 1985-06-27 Nippon Telegr & Teleph Corp <Ntt> 絶縁性薄膜
JPS60235426A (ja) * 1984-05-09 1985-11-22 Seiko Instr & Electronics Ltd 半導体集積回路装置の製造方法
US4592800A (en) * 1984-11-02 1986-06-03 Oerlikon-Buhrle U.S.A. Inc. Method of inhibiting corrosion after aluminum etching
US4704342A (en) * 1985-04-02 1987-11-03 Fairchild Semiconductor Corporation Photomask having a patterned carbon light-blocking coating
US4620898A (en) * 1985-09-13 1986-11-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Ion beam sputter etching
JPS62136025A (ja) * 1985-12-10 1987-06-19 Nippon Telegr & Teleph Corp <Ntt> 極微細パタン加工用カ−ボン膜及び極微細パタン加工方法
JPS62136820A (ja) * 1985-12-11 1987-06-19 Nippon Telegr & Teleph Corp <Ntt> 極微細パタ−ン形成法
JPS6376438A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd パタ−ン形成方法
JPS63232334A (ja) * 1987-03-20 1988-09-28 Hitachi Ltd ドライエツチング方法
JPS63244848A (ja) * 1987-03-31 1988-10-12 Toshiba Corp ドライエツチング方法
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US4956043A (en) * 1987-05-25 1990-09-11 Hitachi, Ltd. Dry etching apparatus
JP2650970B2 (ja) * 1987-07-31 1997-09-10 株式会社日立製作所 ドライエッチング方法
US5147500A (en) * 1987-07-31 1992-09-15 Hitachi, Ltd. Dry etching method
US4975144A (en) * 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
DE3821614A1 (de) * 1988-06-27 1989-12-28 Licentia Gmbh Deckschicht aus amorphem kohlenstoff auf einem substrat, verfahren zur herstellung der deckschicht und verwendung der deckschicht
JPH0258221A (ja) * 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
US4904338A (en) * 1988-09-23 1990-02-27 Arizona Board Of Regents Carbon enhanced vapor etching
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
US6007732A (en) * 1993-03-26 1999-12-28 Fujitsu Limited Reduction of reflection by amorphous carbon
US6376388B1 (en) 1993-07-16 2002-04-23 Fujitsu Limited Dry etching with reduced damage to MOS device
US6884670B2 (en) 1993-07-16 2005-04-26 Fujitsu Limited Dry etching with reduced damage to MOS device
JP2007103942A (ja) * 2005-10-05 2007-04-19 Applied Materials Inc 炭素系ハードマスクを開く方法
JP2007110112A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2011146662A (ja) * 2009-04-15 2011-07-28 Mes Afty Corp ＳｉＣ半導体素子の製造方法

Also Published As

Publication number Publication date
US5707487A (en) 1998-01-13
KR960000372B1 (ko) 1996-01-05
DE4201661A1 (de) 1992-07-30

Similar Documents

Publication Publication Date Title
JPH0590224A (ja) 半導体装置の製造方法
US5302240A (en) Method of manufacturing semiconductor device
KR960000375B1 (ko) 반도체장치의 제조방법
KR100239026B1 (ko) 드라이에칭방법
US5397432A (en) Method for producing semiconductor integrated circuits and apparatus used in such method
JPH1056001A (ja) エッチング方法
US5378653A (en) Method of forming aluminum based pattern
JPH06326059A (ja) 銅薄膜のエッチング方法
JPH0336300B2 (ja)
JP3339920B2 (ja) ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
JP3318801B2 (ja) ドライエッチング方法
JP3183929B2 (ja) 半導体装置の製造方法
JP4013308B2 (ja) 配線形成方法
US5277757A (en) Dry etching method
JPH10189537A (ja) ドライエッチング方法
JPH0590225A (ja) 半導体装置の製造方法
JPH04240729A (ja) パターン形成方法
JPH0697127A (ja) 配線形成方法
KR101977132B1 (ko) 구리 박막의 건식 식각방법
JPH03174724A (ja) パターン形成方法
JPH0637058A (ja) ドライエッチング方法
JP3160389B2 (ja) ドライエッチング方法
US6596625B2 (en) Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
JP3105905B2 (ja) パターン形成方法
JP3238563B2 (ja) 半導体装置の製造方法