JPS62136820A - 極微細パタ−ン形成法 - Google Patents

極微細パタ−ン形成法

Info

Publication number
JPS62136820A
JPS62136820A JP27817985A JP27817985A JPS62136820A JP S62136820 A JPS62136820 A JP S62136820A JP 27817985 A JP27817985 A JP 27817985A JP 27817985 A JP27817985 A JP 27817985A JP S62136820 A JPS62136820 A JP S62136820A
Authority
JP
Japan
Prior art keywords
etching
pattern
resist
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27817985A
Other languages
English (en)
Inventor
Makoto Hikita
疋田 真
Masami Kakuchi
覚知 正美
Toshiaki Tamamura
敏昭 玉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP27817985A priority Critical patent/JPS62136820A/ja
Publication of JPS62136820A publication Critical patent/JPS62136820A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、CVD法によυ作製したカーボン膜をレジス
トとして用い、反応性イオンエツチング法により 極値
aバタ4を形成する方法に関するものである。
(従来の技術) 近年、I、SIから超LSIへと技術が進展するに伴い
、lμ惧以下の寸法を精度よく加工する手段が求められ
ている。このような状況の中で反応性イオンエツチング
法は、従来、サブミクロンからナノメータ領域の微細加
工法として用いられていたイオンエツチング法に比べ、
(1)被加工基板へのダメージが少い、 (i+)エツ
チング残さが残らない、0ii)被加工基板によっては
、エツチング速度が速い等の利点があることから近年注
目されているエツチング法である。
また、サブミクロンからナノメータ領域のパターン形成
法には、電子線や波長の短い紫外線やX線等の高エネル
ギー線を被加工基板上に塗布されたレジスト薄膜に露光
、現像する技術が用いられている。上記高エネルギー線
によシバターン形成する際、高エネルギー線が被加工基
板よ)反射されて、設計よシ余分の領域のレジスト層を
露光するため特に極微細パターン形成には重要な問題と
なる。この問題を回避するため、従来2層レジスト法、
3層レジスト法が行われている。この中で最も構造が簡
単な2層レジスト法について、第≠図にそって説明する
。lの被加工基板上に、高エネルギー線に対し、反射、
散乱の少ないしかも露光されないポリマー2を塗布する
。次にその上に高エネルギー線で露光可能なしかも酸素
プラズマに対し、ドライエツチング耐性が優れたレジス
トJを塗布する。次に参の高エネルギー線で、3のレジ
ストを露光し、現像すると第≠図Φ)のようなパターン
が形成される。次に酸素プラズマによるドライエツチン
グによシコのポリマーをエツチングし、第≠図(C)の
ようなパターンを形成する。このとき、コのポリマーが
3のレジストパターン形状をそのまま反映するように、
酸素ドライエツチング条件を適当に選ぶ必要がある。
しかし、パターン寸法が0./pfrL前後の極微細な
領域になると、先に説明した反応性ドライエツチング法
によシ、被加工基板を加工する場合、上記2層レジスト
を反応性ドライエツチングのマスクとして用いることが
困難になる。これは、第参図2のポリマーが反応性イオ
ンエツチングに用いるフッ素l塩素を含む反応性ガスに
対し、耐性が十分高くないためである。従って、実際に
は上記レジストパターンを反応性ガスに対し、耐性の高
い材料に転写し、その材料をマスクに、反応性ドライエ
ツチングを行う必要があった。
第3図に、3層レジスト法と反応性ドライエツチング法
によシ実際に8i基板をエツチングして、極微細パター
ンを形成した例を示す。
まず、乙のS五基板の上に、7のポリマーを210μ風
の厚さに塗布し、その上に、tのゲルマニウムを蒸着法
によ1)2J−μ惟の厚さに付着させる。さらに1その
上に100μ毒のPMMAレジストタを塗布する。次に
IOの電子線を基板上に照射し、走査することによシ、
PMMAを露光し、現像を行うと第1図(a)のような
PMMAの微細パターンが形成される。
次に反応性イオンエツチングによシ、3層レジストパタ
ーンを第3図(b)のように形成する。ここでゲルマニ
ウムのエツチングには、OF4 ガスを、ポリマーのエ
ツチングには酸素ガスを用いる。
ここで、ゲルマニウム層はPMMAレジストが酸素エツ
チング耐性に劣るため、耐性の優れた材料として設けら
れている。しかし、7. r、りのポリマー、ゲルマニ
ウム、  PMMAは、SMのエツチング用ガスとして
優れている0BrF’3ガスに対して、ドライエツチン
グ耐性に劣る。とのため、0BrFsでS・i基板をエ
ツチング中にレジストパターンが細くなシ、加工後のS
iパターンの寸法が変化する。従って、QBrF3エツ
チング耐性に優れ九N1−0r合金を第1図(b)の基
板上に、蒸着しリフトオフ法により第5図(d)のより
なNi−0層合金のパターンを形成する。第5図(C)
に示したポリマーp  Ge l PMMA + Ni
 Or金合金層は、ポリマーの溶ける有機溶媒中に基板
を浸すことKより、ポリマーが溶けると同時に取シ除か
れる。すなわち、す7トオフエ程によシ取シ除かれるS
iおよびN1−C!r合金は、この有機溶媒には、侵さ
れない。次に、このNi−0層合金をマスクとして、/
3に示したCBrF3ガスを用いた反応性イオンエツチ
ングにより、第1図(e)のようなSiの100μ常以
下で高さが300μ惜程度の極微細パターンが形成され
た。
以上、例を上げて示したように、極微細パターン形成に
は、2層または、3層の多層レジスト系が有利であるが
、下層に用いるポリマーがフッ素。
塩素を含むドライエツチングガスに対して耐性が無いた
め、被加工基板上にドライエツチング耐性に侵れた材料
によるマスクパターン層を形成する必要があった。その
ため、パターン形成プロセス数が多くなるばかシか、最
初に形成したレジストパターンを被加工基板を加工する
まえに、なんども転写して、被加工基板上のマスクとし
て形成するため、変換誤差が大きくなるという問題があ
った。
(発明が解決しようとする問題点) 本発明の目的は、極微細パターン形成における工程数の
増大とそれに伴うパターン変換誤差の増大という2つの
問題点を同時に解決した工程数の少ないパターン変換誤
差の小さい極微細パターン形成法を提供することにある
″(問題点を解決するための手段) 本発明を概説すれば、本発明は0. /μm前後の寸法
をもつ極微細パターン形成法に関する発明であって、被
加工基板上にCVD法によシカ−ボン膜を付着させ、そ
の上層に酸素ガスドライエツチングに耐性を有するレジ
スト層を設け、高エネルギー線によシレジスト層を真先
し、その後、レジスト層を現像し、このレジスト層をマ
スクとして用いることによシ、下層のカーボン膜を酸素
ガスドライエツチングによシエッチングして形成された
レジストとカーボン膜の21Hg造をマスクとして、フ
ッ素、塩素等の元素を含むガスを用いて、反応性イオン
エツチングにより被加工基板を加工することを特徴とす
る。
(作 用) 従来、2層あるいは3層構造レジストは、フッ素、塩素
等の元素を含むガスのドライエツチングに対し耐性が劣
るため、0. /μ、前後の極微細レジストパターンを
該ガスのドライエツチング用マスクとして直接用いるこ
とができなかった。
しかし7ながら、本発明者等はCVD法にょシ作製した
カーボン膜が従来下層に用いられていたポリマーに比べ
、フッ素、塩素等の元素を含む反応性イオンエツチング
に対し、耐性が優れていることを見出した。
第3図は、2層あるいは3層構造レジストの下層に用い
られる代表的なポリマーである。d系ホトレジスト二マ
イクロボジット/婦□(シプレー社)とφ−MAOとC
VD法で作製したカーボン膜の各種反応性ガスを用いて
反応性イオンエツチングを行った時のエツチング速度の
比を示したものである。ここでd系ホトレジスト:マイ
クロポジット(シプレー社)とφ−MACは、200’
Cで約7時間ベーキングしたものを使用した。また、反
応性ガスの圧力が弘Paのときのデータである。第3図
を見て明らかなように、CVD法で作製したカーボン膜
は、従来のポリマーに比べ各種反応性ガスに対し、λ〜
≠倍の耐性を示す。またこの他、塩素系のガスに対して
カーボン膜とAZ系ホトレジスト二マイクロボジッ) 
/1AtO(シプレー社、200で、7時間ベーク)の
エツチング速度比を比較したところ、00t4で/:3
.J−1ct、でi : 1A4L、 ct2(、to
%)+Ar (30% ) テ1 : J−J’、 0
01z (+3%(h )f / +3.3.8i01
4で/:j、2となシ、いずれでもカーボン膜は著しく
高いエツチング耐性を示した。
カーボン膜は、従来、Arのイオンエツチングに対して
、エツチング耐性が高いことが知られていたが、反応性
ガスに対してのエツチング耐性にっいては、知られてい
なかった。2層あるいは3層構造レジストの下層に用い
る材料には、高エネルギー線の反射、散乱が少なく、酸
素プラズマにより、ドライエツチングが可能であること
が必要条件であるがCVD法で作製したカーボン膜はこ
の条件を満足していることが知られていた。本発明者等
は、さらにCVD法で作製したカーボン膜が反応性ガス
による反応性イオンエツチングに対してエツチング耐性
が高いことを見い出し、該カーボン膜とレジストの2層
構造を直接マスクとして、反応性イオンエツチングを行
うことによシ、従来に比ベニ程数を著しく低減し、それ
に伴いパターン変換誤差を低減させることを可能にした
(実施例/) 第1図は、本発明の第1の実施例を説明する図であって
、/11tはSi基板、/J″はSi基板上にCVD法
で形成されたカーボン膜であり膜厚は0.2μmでちる
。/乙はこの上にスピンコード法によシ宰布され九〇、
 /μm厚のシリコーン系ネガ型レジスト(感度ざ0μ
Olr:M )である。このレジストに/7に示した2
 0 KVの電子線を0.2μ惰ピツチで長さ7μmに
わたつて、格子パターン状に照射した。その後、ジイソ
ブチルケトン−シクロヘキサン(/:l)の混合溶媒に
10秒浸して現像し、シクロヘキサン中で20秒リンス
すると第1図Φ)のような線幅0.0 jμ濯のレジス
トパターンが得られた。このレジストパターンをマスク
として、lrに示した酸素ガスの反応性イオンエツチン
グ(酸素流量j O500M 1真空室圧力/Pa、R
Fパワー0. / W/i )を3分行うと、第7図(
C)に示したような線幅約0.02μ常とサイドエツチ
ングのないカーボン膜のパターンが得られた。次に、/
りに示した0BrP3ガスの反応性イオンエツチング(
ガス流量、20SOC!M 、真空室圧力/Pa1几F
パワー0.JW/ad)を1分行うて、第1図(d)の
ような線幅0.0!μ駕でSiの深さ0.6μ惧のバタ
ー/を得た。このとき、シリコン系ネガ型レジストは、
0BrF@によってエツチングされているが、カーボン
は残っている。
0BrF3に対するカーボンのエツチング速度はstの
//jであった。次にこのカーボン膜を除去するため、
酸素ガス反応性イオンエツチング(流量jO8OOM 
、真空室圧力/Pa1几Fパワー0. / W/d )
を行う。すると、第1図(e)のような線幅0.0/μ
m。
深さ0.11μ惧の極微細Siパターンが形成された。
カーボンレジストパターンからStパターンの変換差は
o、o o zμ惧以下でるうた。
〔実施例λ〕
SiQ、基板上にスパッタ法によp T層を0.3−μ
m堆積させる。その後、実施例1と同様な方法と条件に
より 、Ta上にカーボン膜とレジストを堆積する。
Taは、Siに比べ電子線の反射率が大きくなるため、
カーボンの膜厚は300μmとする。レジストの上方よ
1)20KVの電子線を0.2μ常ピツチで長さ/μ漢
にわたって格子パターン状に照射した。
その後、実施例/と同一の条件によシ、露光。
現象し、リンスすると線幅O1/μ等の格子状パターン
が形成された。その後、実施例/と同一の条件によシ酸
索ドライエツチングを行うと、線幅0./μ溝のサイド
エツチングのないカーボ/のパタンが形成された。次に
、0BrPsガスの反応性イオンエツチング(ガス流i
 30500M 、真空室圧力jPa %RFパワーO
,JW/ctA)をlr分行って、線幅0./pmのカ
ーポン/TaO積層した格子状パターンを得た。C!B
 r F3ガスに対するカーボンのエツチング速度はT
aの//♂であった。次にカーボン膜を実施例/と同様
の条件によシ除去した。すると、5i01基板上に線幅
0、/μ慣、深さ0.J″μ毒のTaの格子パターンを
得た。
カーボンレジストパターンからTaパターンへの転写の
変換差は0.00よμ偽以下であった。
〔実施例3〕 第2図は、本発明の第3の実施例を説明する図であって
、2/はSi基板、2λはSi基板上にCVD法で形成
されたカーボン膜であり、膜厚は0.2μ、である。2
3は、この上に蒸着法によ)形成された膜厚0.O!μ
倶のGeである。2≠は、その上にスピンコード法によ
シ塗布し、その後iro’cで約7時間ベーキングを行
ったポジ形レジストφ−MAOである。膜厚はO0/μ
常である。このレジストに2jに示した20KeVの電
子線を0.2μmピッチで長さlμ常にわたって格子パ
ターン状に照射した。
その後、ジイソブチルケトンとジオキサン(r!:/J
−)の混合溶媒に30秒浸して現象し、ジインブチルケ
トンで30秒リンスし、第一図Φ)のような線幅o、o
rμmのレジストパターンが得られた。このレジストパ
ターンをマスクとして2乙に示したCF4ガスの反応性
イオスエッチング(OF’、流HiJ″500M、真空
室圧力2Pa几Fパワーo、 i W、/、−a )を
7分行うと、第λ図OK示したような線幅0.02μm
とサイドエツチングのないGeのパターンが得られた。
次に、このGeをマスクとして、27に示した酸素ガス
の反応性イオンエツチング(酸素流itosccM。
真空室圧力/Pa、RFパワー0./ W/cfI)を
!分行って、第2図(d)に示したような線幅0.0J
−μ恒のサイドエツチングのないカーボン膜のパターン
が得うれた。次にこのカーボン膜をマスクとして2?に
示した0BrF3ガスの反応性イオンエラチン(ガス流
量20500M 1真空室圧力/Pa、RFパワー0.
3 W、Qを!分行って、第2図(e)に示したような
線幅0.02μ常でSiの深さ0.Apmのパターンを
得た。次にカーボン膜を除去するため、酸素ガス反応性
イオンエツチング(流f j O500M 、真空室圧
力/Pa。
几Fパワー0. / W/ffl )を行う。すると、
第2図(f)のような線幅0.02μm1深さ0.6μ
mの極微細Siパターンが形成された。カーボンレジス
トパターンからS+パターンの変換差は、0.003″
μm以下であった。
(発明の効果) 以上説明したように、CVD法で形成したカーボン膜は
、レジスト膜としてフッ素および塩素を含む反応性ガス
の反応性イオンエツチングに対し、ドライエツチング耐
性が高く、酸素ガスによる反応性ドライエツチングによ
シエッチングが可能であるため、本発明法に従って酸素
ガス反応性イオンエツチング耐性の高いレジスト系と組
合せた2層レジストを用いることにより、工程数の少い
、パターン変換誤差の少い高精度な極微細パターン形成
が可能となった。
【図面の簡単な説明】
第1図は、本発明法により形成したSiの極微細パター
ン形成法の1例でラシ、第2図は、本発明法により形成
したSiの極微細パターン形成法の7例、第3図は、C
VDカーボン膜に対するAZレジスト、φ−MAOの各
種反応性ガスに対する反応性イオンエツチングにおける
エツチング速度比、第≠図は、従来の2jfltレジス
ト法によるtl ABパターン形成、第5図は従来の3
層レジスト法とリフトオフ法を組み合せたNi−0?合
金をマスクとしたSlの極微細パターンの形成である。 /・・・被加工基板、!・−・ポリマー、3・・・レジ
スト、≠・・・高エネルギー線、!・・・酸素プラズマ
、2・・・Si基板、7°・・ポリマー、?・・・Ge
 、  タ・・・PMMAレジスト、10・・・電子線
、//・・・OF4ガスプラズマまたは、酸素プラズマ
、/2・・・ニッケル(Ni)クロム(Or)合金、/
3・・・0BrF3 ガスプラズマ、l≠・・・Si基
板、/j′・・・CVD法によシ作製したカーボン膜、
/2・・・シリコーン系ネガ形レジスト、/7・・・電
子線、/I?・・・酸素プラズマ、/7・・・0BrF
3ガスプラズマ、20−°・酸素プラズマ、2/・・・
81N12・・・CVDにょ多形成したカーボン膜、2
3・・・Ge1 j!・・・φ−N仄cレジスト、2j
・・・電子線、26・・・OF4プラズマ、27・・・
酸素プラズマ1.2r・・・0BrFsプラズマ、27
・・・酸素プラズマ〇

Claims (2)

    【特許請求の範囲】
  1. (1)被加工基板上に、酸素ガスプラズマエッチングに
    よりエッチング可能な薄膜を下層に設け、その上層に酸
    素ガスプラズマエッチングに耐性を有するレジスト層を
    設け、高エネルギー線によりレジスト層を露光した後レ
    ジスト層を現像し、このレジスト層をマスクとして用い
    て下層の該薄膜を酸素ガスプラズマエッチングによりエ
    ッチングし、この下層薄膜をマスクとして被加工基板を
    ドライエッチングすることにより構成される微細パタン
    形成法において、該下層薄膜としてCVD法で作製した
    カーボン薄膜を用い、さらに被加工基板をドライエッチ
    ングする際、エッチング用ガスとして、フッ素または塩
    素または両元素を含有するガスを用い、反応性イオンエ
    ッチングにより被加工基板を加工することを特徴とする
    極微細パターン形成法。
  2. (2)被加工基板上に、酸素ガスプラズマエッチングに
    よりエッチング可能な薄膜を下層に設け、その上層に酸
    素ガスプラズマエッチング耐性に優れフッ素または、塩
    素または、両元素を含むガスのプラズマエッチングが可
    能な中間層薄膜を設け、その上層に高エネルギー線によ
    り露光可能なレジスト層を設け、高エネルギー線により
    レジスト層を露光した後レジスト層を現像し、このレジ
    スト層をマスクとして用いて、該中間層をフッ素または
    、塩素または、両元素を含むガスのプラズマエッチング
    により、エッチングし、該中間層をマスクとして用い、
    酸素プラズマエッチングにより該下層をエッチングし、
    この下層薄膜をマスクとして、被加工基板をドライエッ
    チングすることにより構成される微細パターン形成法に
    おいて、該下層薄膜としてCVD法で作製したカーボン
    薄膜を用い、さらに、被加工基板をドライエッチングす
    る際、エッチング用ガスとしてフッ素、または塩素、ま
    たは両元素を含有するガスを用い、反応性イオンエッチ
    ングにより被加工基板を加工することを特徴とする極微
    細パターン形成法。
JP27817985A 1985-12-11 1985-12-11 極微細パタ−ン形成法 Pending JPS62136820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27817985A JPS62136820A (ja) 1985-12-11 1985-12-11 極微細パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27817985A JPS62136820A (ja) 1985-12-11 1985-12-11 極微細パタ−ン形成法

Publications (1)

Publication Number Publication Date
JPS62136820A true JPS62136820A (ja) 1987-06-19

Family

ID=17593686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27817985A Pending JPS62136820A (ja) 1985-12-11 1985-12-11 極微細パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS62136820A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201661A1 (de) * 1991-01-22 1992-07-30 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5378316A (en) * 1991-04-03 1995-01-03 Eastman Kodak Company High durability mask for dry etch processing of GaAs
US5437961A (en) * 1990-11-27 1995-08-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5445710A (en) * 1991-01-22 1995-08-29 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
EP0795895A2 (en) * 1996-03-07 1997-09-17 Nec Corporation Semiconductor device with a plurality of stacked wiring layers and manufacturing method of the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5437961A (en) * 1990-11-27 1995-08-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
DE4201661A1 (de) * 1991-01-22 1992-07-30 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5445710A (en) * 1991-01-22 1995-08-29 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5707487A (en) * 1991-01-22 1998-01-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5378316A (en) * 1991-04-03 1995-01-03 Eastman Kodak Company High durability mask for dry etch processing of GaAs
EP0795895A2 (en) * 1996-03-07 1997-09-17 Nec Corporation Semiconductor device with a plurality of stacked wiring layers and manufacturing method of the same
EP0795895A3 (en) * 1996-03-07 1998-12-02 Nec Corporation Semiconductor device with a plurality of stacked wiring layers and manufacturing method of the same
KR100308101B1 (ko) * 1996-03-07 2001-11-30 가네꼬 히사시 반도체장치와그의제조방법

Similar Documents

Publication Publication Date Title
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
EP2302452B1 (en) Photomask blank and photomask
US4315984A (en) Method of producing a semiconductor device
CN104460224B (zh) 光掩膜坯料的制造方法
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPS62136820A (ja) 極微細パタ−ン形成法
JPH06308713A (ja) 位相シフトフォトマスク及び位相シフトフォトマスク用ブランクス
JPS6239817B2 (ja)
US20070134943A2 (en) Subtractive - Additive Edge Defined Lithography
US4599737A (en) X-ray mask with Ni pattern
JPH0463349A (ja) フォトマスクブランクおよびフォトマスク
EP0193543B1 (en) Process for forming a layer of patterned photoresist
JP3266994B2 (ja) 反射型マスク
KR20180113177A (ko) 포토마스크 블랭크의 제조 방법
JPS583232A (ja) パタ−ン形成方法
JPH02156244A (ja) パターン形成方法
JPH06242308A (ja) Au透過型グレーティングの製作法
JPS59213131A (ja) X線露光用マスクの製造方法
JPH04307545A (ja) 位相シフトマスクおよびその製造方法
JPS58114428A (ja) 微細パタ−ン形成方法
Kruger et al. Trilayer resist
JPS62106626A (ja) 露光マスクの製造方法
JPH03116725A (ja) レジスト剥離方法
JPH03192717A (ja) X線露光用マスクおよびその製造方法
JPH0620929A (ja) X線マスク構造体、x線マスク製造方法、x線露光装置、x線露光方法及び半導体製造方法