JPS6239817B2 - - Google Patents

Info

Publication number
JPS6239817B2
JPS6239817B2 JP10506780A JP10506780A JPS6239817B2 JP S6239817 B2 JPS6239817 B2 JP S6239817B2 JP 10506780 A JP10506780 A JP 10506780A JP 10506780 A JP10506780 A JP 10506780A JP S6239817 B2 JPS6239817 B2 JP S6239817B2
Authority
JP
Japan
Prior art keywords
pattern
film
metal
resist
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10506780A
Other languages
English (en)
Other versions
JPS5731135A (en
Inventor
Akira Ozawa
Toshiro Ono
Misao Sekimoto
Iwao Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10506780A priority Critical patent/JPS5731135A/ja
Publication of JPS5731135A publication Critical patent/JPS5731135A/ja
Publication of JPS6239817B2 publication Critical patent/JPS6239817B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】 本発明は半導体素子製造技術における金属パタ
ンの形成法に係り、ことに高精度な多段差を有す
るパタンを一括して形成することができる多段差
を有する金属パタンの形成法に関する。
本発明が対象とする高精度な多段差を有する金
属パタン形成の代表的な適用例としては、X線露
光用マスクの多重コントラストを有する吸収体パ
タン形成がある。以下、説明を簡単にするため2
重コントラストを有するX線吸収体パタンの事例
に即して述べるものとする。
第1図は従来のX線露光用2重コントラストパ
タンの代表的な形成法を例示する説明図である。
この従来の形成法においては、第1図aに示すよ
うに、Si等の半導体結晶材料によつて構成される
基板1の表面を被覆している被覆膜いわゆるマス
ク基板層2の上に、Ti、Cr、Mo等の金属薄膜3
と、比較的原子番号が大きく、しかもX線吸収係
数が大きいAu、Pt等の金属薄膜4、およびこの
金属厚膜4のエツチング用マスクとしてのTi、
Cr、Mo、Al等の金属薄膜5とを多層構造に堆積
させた後、その表面上にホトレジスト膜あるいは
電子線レジスト膜6を塗布し、所定の第1レベル
(“レベル”は半導体装置を製造するときに必要な
幾層かのマスクパタンの層などを意味する)のパ
タンをこのレジスト膜6上に焼付けて、第1図b
に示すように、金属薄膜5の上にレジストパタン
6′を形成する。続いてレジストパタン6′をマス
クとして、CF4等のフレオン系ガスを用いたガス
プラズマとして、CF4等のフレオン系ガスを用い
たガスプラズマエツチング法、あるいは反応性ス
パツタエツチング法によつて第1図cに示すよう
に、金属薄膜5を開孔して金属薄膜パタン5′と
し、さらにこの金属薄膜パタン5′をマスクとし
て、イオンエツチング法あるいはスパツタエツチ
ング法によつて第1図dに示すように金属厚膜4
を開孔する。次にCCl2F2等のフレオン系ガスを
用いたガスプラズマエツチング法によつて第1図
eに示すように、金属薄膜パタン5′および金属
厚膜4の開孔部に露出している金属薄膜3を除去
し、マスク基板層2の上に所要の第1レベルの金
属吸収体パタンを得る。ついで第1図fに示すよ
うに、第2レベルの金属吸収体パタンの必要膜厚
の2〜3割程度厚い膜厚で、反応性スパツタエツ
チング特性を十分に生かしうる等方性材料である
有機化合物あるいは無機化合物を中間膜7とし第
1レベルの金属吸収体パタン上に堆積させ、さら
にこの中間膜7上にホトレジスト膜あるいは電子
線レジスト膜8を塗布する。次に第1図gに示す
ように、ホトリソグラフイあるいは電子線リソグ
ラフイ等の方法により、第2レベルのパタンを中
間膜7上にレジストパタン8′として形成する。
続いてこのレジストパタン8′をマスクとしてス
パツタ法あるいは蒸着法によりTi、Cr、Mo等の
金属薄膜を堆積させた後、リフトオフ法を利用
し、レジストパタン8′およびこのレジストパタ
ン8′上の不要な金属薄膜を除去し、第1図hに
示すように、中間膜7上に所要の金属薄膜パタン
9を形成する。次にこの金属薄膜パタン9をマス
クとして、反応性スパツタエツチング法を利用
し、第1図iに示すように、中間膜7を開孔して
中間膜パタン7′とした後、第1レベルの金属吸
収体パタン上に中間膜パタン7′をマスクとし
て、第1図jに示すように、メツキ法を利用して
Au等のマスク吸収体材料を堆積させて第2レベ
ルの金属吸収体10を形成し、さらに中間膜パタ
ン7′のエツチング用マスクとしての金属薄膜パ
タン9をフレオン系のプラズマエツチング等で除
去し、第1図kに示すように、第1、第2の各レ
ベルのパタンを有し、コントラストが大きく異な
る吸収体パタン、すなわち2重コントラストパタ
ンを得る。そしてこの第1図kのようにパタン内
部にある中間膜パタン7′を補強剤として残す
か、あるいは第1図1に示すように反応性スパツ
タエツチング法により完全に除去するかのいずれ
かを行う。なお最終的には第1図mに示すように
基板薄膜化処理が行なわれる。
ところで上記したように、1マスク1レベルの
吸収体形成プロセスを2回連続するようにした従
来の形成法にあつては以下に述べるような問題点
がある。
電子ビームによるレジストパタンの創成を前
提とした場合、下地膜として電子の後方散乱を
大量に生じせしめる膜厚の厚い金属があるた
め、現像後のレジストパタンの断面形状が悪化
し、裾引きやアンダーカツトを生じる。
第1レベルの金属パタンを形成した後、レジ
スト膜や中間膜を形成するが、この場合、基板
には0.3〜0.5μmの大きな段差があるため、形
成膜の均一性や乱れを生じる。
第1レベルの金属パタンを形成したのち再び
電子ビームにより第2レベルのパタンをレジス
ト上に描画して第2レベルのレジストパタンを
形成するので、(i)第1レベルの金属パタンの形
成により基板に歪が生じることと、(ii)電子ビー
ム描画時のパタン位置合わせ精度に限度がある
こと(電子ビーム描画時の描画位置精度は下地
膜の構成によつて変化するため、下地膜の構成
が異なる基板上に2つのレベルのパタンを描画
すると、それらのレベル間のパタンの位置合わ
せ精度は、同一基板に2つのレベルのパタンを
描画する場合に比べて低下する)によつて第1
レベルと第2レベル間のパタン位置合わせ精進
が低下する。
本発明は上記した従来技術における実情に鑑み
てなされたもので、その目的は、半導体結晶材料
等の基板上にパタンレベルが異なる多層の厚膜金
属パタンを高精度、高傾斜角、高アスペクト比で
形成することができる多段差を有する金属パタン
の形成法を提供することにある。
この目的を達成するため本発明は、基板上に第
1の金属薄膜と上記第1の金属薄膜上に中間膜
と、上記中間膜上にそれぞれ感度が異なる多層の
レジスト膜を形成し、上記多層のレジスト膜をそ
れぞれ異なるレベルのパタンにより多重露光し、
それぞれの層に異なるレベルのパタン又は異なる
レベルのパタン間の合成パタンを感光させ、 上記多層のレジスト膜を上層から順に当該層の
レジスト膜の現像に適し、かつ、当該層以外の層
のレジスト膜を溶解しない現像液を用いて現像
し、 上記現像工程又は現像工程とリフトオフ工程に
よつて得られる異なるレベルのパタンを有する多
層のレジストパタンまたはリフトオフパタンをマ
スクにして上記中間膜をエツチングし、上記異な
るレベルのパタンの形状を反映したパタンが多段
に形成された態様の中間膜パタンを形成し、 上記第1の金属薄膜を電極としたメツキ法によ
り、上記中間膜パタンを型にして上記中間膜パタ
ンの最下層と略々等しい厚さに金属を堆積し、 次に、上記中間膜パタンの最下層の上の層のパ
タンが最下層のパタンの領域よりも内側に存在す
る部分がある場合には、上記中間膜パタンの段差
側面部を除いた上面部に第2の金属薄膜を堆積
し、 上記第1の金属薄膜を電極としたメツキ法によ
り上記金属上又は上記金属とこれに接する上記第
2の金属薄膜上に上記中間膜パタンを型にして更
に金属を堆積するようにして 多段差を有する金属パタンを形成するようにし
たものである。
以下、本発明の多段差を有する金属パタンの形
成法を第2図ないし第5図に基づいて詳述する。
第2図および第3図は、本発明の形成法を構成す
る2段差を有する中間膜パタンの形成を例示する
工程説明図で、第2図はレジスト2層構造膜に特
性が大きく異なり、レジスト膜の照射された領域
が化学変化を受け、照射されなかつた領域に比較
して不溶化するネガ型を利用した場合の工程説明
図、第3図は照射領域がより溶解するポジ型を用
いた場合の工程説明図、第4図および第5図はそ
れぞれ工程中にリフトオフ法を用いた本発明の形
成法を2重コントラストX線マスクにおける厚膜
金属吸収体パタンの形成に適用した別の実施例を
示す工程説明図、第4図はネガ型金属吸収体パタ
ンを形成する工程説明図、第5図はポジ型金属吸
収体パタンを形成する工程説明図である。なおこ
れらの図において上記した第1図に示す部材と同
じ部材は同一の符号で示してある。
はじめに第2図および第3図に基づいて中間膜
パタンの形成工程を説明する。
第2図に示すネガ型を利用するものにあつて
は、まず第2図aに示すように、半導体結晶材料
から成る基板1の表層に、反応性スパツタエツチ
ング用ストツパ膜となりうるTi、Cr、Mo等の金
属薄膜3を堆積させ、さらにこの金属薄膜3の上
に、反応性スパツタエツチングが可能なポリイミ
ドを含む高分子化合物等の有機化合物、あるいは
ポリシリコン、窒化シリコン、酸化シリコン等の
無機化合物を中間膜7として堆積させる。次にこ
の中間膜7上に有機感光性樹脂として電子線に対
して比較的高感度特性を有するネガ型電子線レジ
スト膜、例えばPGMA(ポリメタクリル酸グリシ
ジル)からなる第1のレジスト膜12を塗布し、
さらにこの第1のレジスト膜12に比較して低感
度特性を有するネガ型電子線レジスト膜、例えば
CMS(クロロメチル化ポリスチレン)から成る
第2のレジスト膜13を塗布し、基板1上に4層
から成る構造膜を形成する。
次に電子線を照射し、構造膜上に第2レベルの
パタンBを描画する。このときの電子線の照射量
は、後述の第2の現像処理で感度が高い第1のレ
ジスト膜12にパタンBが形成される量(第1の
レジスト膜12が感光する量)であつて、かつ第
1の現像処理で感度が低い第2のレジスト膜13
にパタンBが形成されない量(第2のレジスト膜
13が感光しない量)にする。続いて電子線を照
射し、第1レベルのパタンAを描画する。第1の
レジスト膜12と第2のレジスト膜13は2重に
露光されることになる。このときの電子線の照射
量は感度が低い第2のレジスト膜13が感光する
量とする。第1のレジスト膜12は第2のレジス
ト膜13よりも感度が高いのでこのときにも感光
することになり、第1のレジスト膜12はパタン
AとパタンBの合成パタンが感光する。第2図は
パタンBにパタンAが含まれる場合である。
次に第2図bに示すように第2のレジスト膜1
3だけを可溶とする現像液、例えばMEK(メチ
ルエチルケトン)で第1レベルのパタンAを第2
のレジスト膜13上に開孔し(第1の現像処
理)、さらに第2図cに示すように第1のレジス
ト膜12だけを可溶とする現像液、例えばアセト
ンとIPA(イソプロピルアルコール)との混合液
で、第1レベルのパタンAと第2レベルのパタン
Bの合成パタン(第2図ではパタンBにパタンA
が含まれる)を第1のレジスト膜12上に開孔す
る(第2の現像処理)ことにより、2段差を有す
るレジストパタンを形成する。次に第2図cの構
造の基板をO2系ガスによる反応性スパツタエツ
チングによりエツチングすると、レジストととも
に中間膜7もエツチングされる。第2図dはこの
ようにして第1レベルのパタンAと第2レベルの
パタンBの合成パタン(第2図ではパタンBにパ
タンAが含まれる)を中間膜7に転写した状態を
示している。更にエツチングを続けると、最終的
には第2図eに示すように、基板1上の金属薄膜
3の表面に中間膜7の2段差を有するポジ型パタ
ンを得ることができる。
また第3図に示すポジ型を利用するものにあつ
ては、まず第3図aに示すように、半導体結晶材
料から成る基板1の表層に、金属薄膜3、中間膜
7、および電子線に対して比較的低感度特性を有
する低感度ポジ型レジスト膜、例えばPMMA
(ポリメチルメタクリレート)から成る第1のレ
ジスト膜14、さらにはこの第1のレジスト膜1
4に対して高感度特性を有する高感度ポジ型レジ
スト膜、例えばFBM(ポリヘキサフロオロブチ
ルメタアクリレート)からなる第2のレジスト膜
15を各々堆積させて4層からなる構造膜を形成
する。次に電子線を照射し、上記構造膜上に第2
レベルのパタンBを描画する。このときの電子線
の照射量は感度が高い第2のレジスト膜15が感
光する量であつて、かつ、感度が低い第1のレジ
スト膜14が感光しない量とする。続いて電子線
を照射し第1レベルのパタンAを描画する。第1
のレジスト膜14と第2のレジスト膜15は2重
に露光されることになる。このときの電子線の照
射量は、感度が低い第1のレジスト膜14が感光
する量とする。第2のレジスト膜15は第1のレ
ジスト膜14よりも感度が高いのでこのときにも
感光することになり、第2のレジスト膜15はパ
タンAとパタンBの合成パタンが感光する。第3
図は第2図の場合と同様パタンBにパタンAが含
まれる場合である。
続いて各々のレジスト膜14,15の照射領域
だけを溶解する現像液、例えばMIBK(メチルイ
ソプチルケトン)とIPA(イソプロピルアルコー
ル)との混合液を各々のレジスト膜14,15に
応じて混合比を変えて供給する。このようにして
第3図bに示すように、第2のレジスト膜15に
はパタンAとパタンBの合成パタン(第3図では
パタンBになる)を開孔し、さらに第3図cに示
すように、第1のレジスト膜14にはパタンAを
開孔することによつて、中間膜7上に2段差を有
するレジストパタンを形成する。その後第2図で
説明した工程と同様に第3図dに示すようにこの
2段差を有するレジストパタンを中間膜7へ逐次
転写することにより、最終的には第3図eに示す
ように、基板1の金属薄膜3の表面に2段差を有
する中間膜パタンを得る。
次に第4図および第5図に基づいて本発明の多
段差を有する金属パタンの形成法を、2重コント
ラストX線マスクにおける厚膜金属吸収体パタン
の形成に適用した実施例について説明する。
最初に第4図に基づき、2段差を有するネガ型
金属吸収体パタンを形成する工程について述べ
る。第4図aに示すように、X線マスク用基板と
して広範に利用されているSi等の半導体結晶材料
から成る基板1の表面を被覆しているマスク基板
層2の上に、反応性スパツタエツチング用ストツ
パ膜となることができ、かつX線吸収体材料のメ
ツキ用電極に利用されるNi、Cr、Ti等の単一
膜、あるいはNi−Cr、Au−Ti等の多層金属膜か
ら成る金属薄膜3を堆積し、さらにこの金属薄膜
3の上に、所要とする2段差を有する吸収体の総
膜厚の2〜3割程度厚い膜厚で、反応性スパツタ
エツチングが可能であるポリイミドを含む高分子
化合物等の有機化合物、あるいは酸化シリコン、
窒化シリコン等の無機化合物を中間膜7として堆
積させる。続いてこの中間膜7上に高感度ネガ型
電子線レジスト膜、例えばPGMA(ポリメタリル
酸グリシジル)からなる第2のレジスト膜16を
塗布し、次に低感度ポジ型電子線レジスト膜、例
えばPMMA(ポリメチルメタクリレート)から
なる第2のレジスト膜17を任意の膜厚で塗布し
て、基板1上に5層からなる多層構造膜を形成す
る。次に電子線を照射し、上記多層構造膜上に第
2レベルのパタンBを描画する。このときの電子
線の照射量は感度が高い第1のレジスト膜16が
感光する量であつて、かつ、感度が低い第2のレ
ジスト膜17が感光しない量とする。続いて電子
線を照射し、第1レベルのパタンAを描画する。
第1のレジスト膜16と第2のレジスト膜17は
2重に露光される。このときの電子線の照射量は
感度が低い第2のレジスト膜17が感光する量と
する。第2のレジスト膜17は第1のレジスト膜
16よりも感度が高いのでこのときにも感光する
ことになり、第2のレジスト膜17はパタンAと
パタンBの合成パタンが感光する。第4図は、第
2図及び第3図の場合と同様にパタンBにパタン
Aが含まれる場合である。
次に第2のレジスト膜17だけを可溶とする現
像液、例えばMIBK(メチルイソプチルケトン)
とIPA(イソプロピルアルコール)との混合液を
用いて、第4図bに示すように、第1レベルのパ
タンAを第2のレジスト膜17上に開孔し(第1
の現像処理)、続いて第2のレジスト膜17をマ
スクとしてリフトオフ法により反応性スパツタエ
ツチング用マスクとして利用しうるTi、Cr、
Al、Mo等の金属薄膜あるいはその化合物からな
るリフトオフパタン18を形成し、第4図cに示
すように、第1のレジスト膜16上に金属パタン
を形成する。次に第4図dに示すように、第1の
レジスト膜16を現像して中間膜7上に第1レベ
ルのパタンAと第2レベルのパタンBの合成パタ
ン(第4図ではパタンBになる)を開孔する(第
2の現像処理)が、ここで上記のリフトオフする
工程に際し、第2のレジスト膜17および第1の
レジスト膜16のいずれも可溶とする溶剤、例え
ばMEK(メチルエチルケトン)を用いれば、上
記のリフトオフ工程で金属パタンおよび第1のレ
ジスト膜16における第2レベルのパタンBの開
孔が同時に実施でき、1工程で2段差を有するパ
タンの形成が可能で、工程の簡素化をすることが
できる。上記リフトオフ法はポジ型パタンをネガ
型パタンに変換する役割を果している。続いて
O2系ガスを用いた反応性スパツタエツチングを
施し、第4図eに示すように段差を形成(第1次
中間膜エツチング)した後、第4図fに示すよう
に、リフトオフパタン18をCF4等のフレオン系
ガスによるプラズマエツチングで除去する。さら
にエツチングされて第1レベルのパタンAに変化
した第1のレジスト膜16をマスクとして第2次
中間膜エツチングにより、第4図gに示すように
第1レベルのパタン吸収体膜厚に応じた段差を設
け、2段差を有するポジ型の中間膜7のパタンを
得る。その後、中間膜7で開孔された金属薄膜3
をメツキ用電極として第4図hに示すように、第
2レベルのパタンBの必要膜厚を電気メツキして
第2レベルの金属吸収体19を形成する。次に第
4図に示すように、第2レベルの金属吸収体1
9と中間膜7の全面に、メツキ電極となり得る
Ni、Cr、Ti等の単一膜、あるいはNi−Cr、Au−
Ti等の多層金属膜からなる金属薄膜20を形成
し、第4図jに示すように、第1のレベルのパタ
ンAの必要膜厚をメツキする。21は第1レベル
の金属吸収体を示す。なお第4図kに示すよう
に、中間膜7に残る金属薄膜20をフレオン系ガ
スによるプラズマエツチングで除去し、最後に第
4図1に示すように裏面からの基板薄膜化処理を
経て終了する。
次に第5図に基づき2段差を有するポジ型金属
吸収体パタンを形成する工程について述べる。第
5図aに示すように、基板1上にマスク基板層
2、金属薄膜3、中間膜7、低感度ポジ型電子線
レジスト膜、例えばPMMA(ポリメチルメタク
リレート)からなる第1のレジスト膜22、高感
度ネガ型電子線レジスト膜、例えばPGMA(ポリ
メタグリル酸グリシジル)からなる第2のレジス
ト膜23によつて構成される多層構造膜を形成す
る。次に電子線を照射し、多層構造膜上に第2レ
ベルのパタンBを描画する。このときの電子線の
照射量は感度が高い第2のレジスト膜23が感光
する量であつて、かつ感度が低い第1のレジスト
膜22が感光しない量とする。続いて電子線を照
射し第1レベルのパタンAを描画する。第1のレ
ジスト膜22と第2のレジスト膜23は2重に露
光される。このときの電子線の照射量は感度が低
い第2のレジスト膜23が感光する量とする。第
1のレジスト膜22は第2のレジスト膜23より
も感度が高いのでこのときにも感光することにな
り、第1のレジスト膜22はパタンAとパタンB
の合成パタンが感光する。第5図は、第2図ない
し第4図の場合と同様にパタンBにパタンAが含
まれる場合である。
そして上記した第4図b〜第4図gに示した工
程と同様の方法で、第5図b〜第5図gの工程を
行ない、この第5図gに示すように中間膜7に第
4図gのパタンとは反対のネガ型の2段差を有す
るパタンを開孔する。さらに第4図h〜第4図l
に示した工程と同様に、金属薄膜形成とメツキ工
程とにより最終的に第5図lに示すように、薄膜
化された基板1上に2段のポジ型のパタンレベル
を有する高精度な金属吸収体を得る。なお第5図
hに示す21′は第1レベルの金属吸収体、第5
図jに示す19′は第2レベルの金属吸収体であ
る。
上記第4図に示す実施例および第5図に示す実
施例にあつては、描画手段として電子線リソグラ
フイを挙げて説明したが、これに限定されるもの
ではなく、例えばイオンビームを利用するリソグ
ラフイを適用することも可能である。また、上記
説明では本発明の形成法を2重コントラストX線
マスクにおける厚膜金属吸収体パタンの形成に適
用した実施例について説明したが、本発明の形成
法はこれに限定されるものでないことはもちろん
である。
以上説明したように、本発明の多段差を有する
金属パタンの形成法は、レジストの2層構造膜の
形成、露光処理および現像処理、ならびに中間膜
へのパタン転写によつて、2段差を有するパタン
を形成するように構成してあるので、以下に列挙
する効果を奏する。
レジストパタンを形成するのに電子線を用い
た場合、電子線レジストの下地に厚い金属層が
ないので電子の後方散乱等の影響が少なく、現
像後のレジストパタンの断面形状が良好であ
る。
段差がない基板上に中間膜やレジスト膜を形
成し、これに露光・現像処理を行なつてレジス
トパタンを形成するので、場所による膜厚むら
を生じない。
第1レベルパタンと第2レベルパタンとは同
一基板上に描画されるので、第2レベルのパタ
ンを電子ビームで描画するさいに第1レベルの
金属パタンによる基板の歪の影響や、異なる膜
構成の基板に電子ビーム描画するさいに生じる
パタン位置合わせ精度の低下の影響を受けるこ
とがない。
以上の本発明実施例の説明では説明を簡単にす
るため、2段差を有する金属パタンの形成法につ
いてだけ述べたが、3段差以上の多段差を有する
金属パタンも、本発明中の工程におけるレジスト
膜を3層以上積層して3段差以上の多段差を有す
る中間膜を形成することにより、容易に形成でき
ることは詳細に説明するまでもなく明らかであ
る。
本発明の形成法によつて作られたX線露光用マ
スクは1枚のマスクで多レベルの金属吸収体パタ
ンを有するので、X線レジストを塗布した被加工
基板のX線レジストに上記のX線マスクのX線像
を露光するさいに、そのX線露光量を適当な量と
することによりいずれかのレベルのパタン像をX
線レジストに転写することができる。
そのため、多レベルのマスクパタンを必要とす
る半導体装置の製造等においては、X線マスクの
数を減らすことができる他、前述したように多レ
ベルパタン間の合わせ精度を向上させることがで
きるという効果を生ずる。
【図面の簡単な説明】
第1図は従来の金属パタンの形成法の一例とし
て挙げたX線露光用2重コントラストパタンの代
表的な形成法を示す工程説明図、第2図および第
3図は本発明の多段差を有する金属パタンの形成
法を構成する2段差を有する中間膜パタンの形成
を例示する工程説明図で、第2図はネガ型を用い
た場合を、第3図はポジ型を用いた場合をそれぞ
れ示しており、第4図および第5図はそれぞれ本
発明の多段差を有する金属パタンの形成法を、2
重コントラストX線マスクにおける厚膜金属吸収
体パタンの形成に適用した別の実施例を示す工程
説明図で、第4図はネガ型金属吸収体パタンを形
成する工程説明図、第5図はポジ型金属吸収体パ
タンを形成する工程説明図である。 1…基板、2…マスク基板層、3,20…金属
薄膜、7…中間膜、12,14,16,22…第
1のレジスト膜、13,15,17,23…第2
のレジスト膜、18…リフトオフパタン、19,
19′…第2レベルの金属吸収体、21,21′…
第1レベルの金属吸収体。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に第1の金属薄膜を堆積する工程と、 上記第1の金属薄膜上に中間膜を堆積する工程
    と、 上記中間膜上にそれぞれ感度が異なる多層のレ
    ジスト膜を形成する工程と、 上記多層のレジスト膜をそれぞれ異なるレベル
    のパタンにより多重露光し、それぞれの層に異な
    るレベルのパタン又は異なるレベルのパタンの合
    成パタンを感光させる工程と、 上記多層のレジスト膜を、上層から順に、当該
    層のレジスト膜の現像に適しかつ当該層以外の層
    のレジスト膜を溶解しない現像液を用いて現像す
    る工程と、 上記現像工程又は上記現像工程とリフトオフ工
    程によつて得られる異なるレベルのパタンを有す
    る多層のレジストパタンまたはリフトオフパタン
    をマスクにして上記中間膜をエツチングし、上記
    異なるレベルのパタンの形状を反映したパタンが
    多段に形成された態様の中間膜パタンを形成する
    工程と、 上記第1の金属薄膜を電極としたメツキ法によ
    り、上記中間膜パタンを型にして上記中間膜パタ
    ンの最下層と略々等しい厚さに金属を堆積する工
    程と、 次に、上記中間膜パタンの最下層の上の層のパ
    タンが最下層のパタンの領域よりも内側に存在す
    る部分がある場合には、上記中間膜パタンの段差
    側面部を除いた上面部に第2の金属薄膜を堆積す
    る工程と、 上記第1の金属薄膜を電極としたメツキ法によ
    り上記金属上又は上記金属とこれに接する上記第
    2の金属薄膜上に上記中間膜パタンを型にして更
    に金属を堆積する工程と を含む多段差を有する金属パタンの形成法。
JP10506780A 1980-08-01 1980-08-01 Collective forming method for metallic pattern Granted JPS5731135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10506780A JPS5731135A (en) 1980-08-01 1980-08-01 Collective forming method for metallic pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10506780A JPS5731135A (en) 1980-08-01 1980-08-01 Collective forming method for metallic pattern

Publications (2)

Publication Number Publication Date
JPS5731135A JPS5731135A (en) 1982-02-19
JPS6239817B2 true JPS6239817B2 (ja) 1987-08-25

Family

ID=14397606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10506780A Granted JPS5731135A (en) 1980-08-01 1980-08-01 Collective forming method for metallic pattern

Country Status (1)

Country Link
JP (1) JPS5731135A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232498A1 (de) * 1982-09-01 1984-03-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Maske fuer die mustererzeugung in lackschichten mittels roentgenstrahllithographie und verfahren zu ihrer herstellung
JPS5986051A (ja) * 1982-11-08 1984-05-18 Mitsubishi Electric Corp X線露光用マスクの製造方法
JPS5989422A (ja) * 1982-11-15 1984-05-23 Mitsubishi Electric Corp X線マスクの製造方法
JPS5992531A (ja) * 1982-11-17 1984-05-28 Mitsubishi Electric Corp X線露光用マスク
JPS6247045A (ja) * 1985-08-20 1987-02-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ポリイミド組成物およびパタ−ンを有する膜の形成法
US4865952A (en) * 1986-09-20 1989-09-12 Mitsubishi Denki Kabushiki Kaisha Method of forming a T-shaped control electrode through an X-ray mask
JP3278709B2 (ja) * 1994-08-08 2002-04-30 日本電信電話株式会社 X線露光用マスクの製造方法
JP4622084B2 (ja) * 2000-11-01 2011-02-02 富士通株式会社 パターン形成方法
JP2008153390A (ja) * 2006-12-15 2008-07-03 Toyota Motor Corp 不純物導入領域を形成する方法およびシステム

Also Published As

Publication number Publication date
JPS5731135A (en) 1982-02-19

Similar Documents

Publication Publication Date Title
US4165395A (en) Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation
EP0341843A2 (en) A process of forming a conductor pattern
JPS6323657B2 (ja)
JPS6239817B2 (ja)
JP2532589B2 (ja) 微細パタ―ン形成方法
JPS58218119A (ja) パタ−ン形成方法
JP2664736B2 (ja) 半導体装置用電極の形成方法
JPS63254729A (ja) レジストパタ−ンの形成方法
JPH03283418A (ja) レジストパターン形成方法
JPH07325382A (ja) 位相シフトマスクの製造方法
JPH0298147A (ja) 半導体装置の製造方法
JP3398603B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
JPH02156244A (ja) パターン形成方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPH06326018A (ja) パターン形式用レジスト構造とパターン形成方法
JPH0658875B2 (ja) X線マスク及びそれを用いたパタン形成方法
JPH0419697B2 (ja)
JPH04306828A (ja) パターニング方法
JPH05144718A (ja) 半導体装置製造用の遮光性レジスト及び多層レジスト
JPH0513325A (ja) パターン形成方法
JPS60217628A (ja) パタ−ン形成方法
JPS646448B2 (ja)
JPS6379379A (ja) 自児整合型薄膜トランジスタの製造方法
JPH03765B2 (ja)
JPH035654B2 (ja)