JP2664736B2 - 半導体装置用電極の形成方法 - Google Patents
半導体装置用電極の形成方法Info
- Publication number
- JP2664736B2 JP2664736B2 JP21573888A JP21573888A JP2664736B2 JP 2664736 B2 JP2664736 B2 JP 2664736B2 JP 21573888 A JP21573888 A JP 21573888A JP 21573888 A JP21573888 A JP 21573888A JP 2664736 B2 JP2664736 B2 JP 2664736B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- resist
- opening
- film
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） ショットキ障壁型電界効果トランジスタ（以下MESFET
と略記する）は、通常第２図に示すように半絶縁性半導
体基板101上に高純度のバッファ層102、及びｎ形の活性
層103が積層されこのｎ形活性層103上にオーム性接触の
ソース電極104S、ドレイン電極104D、及びショットキ接
合から成るゲート電極104Gで構成されている。MESFETの
高周波特性を向上させるためにはゲート電極104Gの接合
容量、直列抵抗を共に小さくすることが必要であり、近
年この要求を満たすゲート電極構造として第３図に示さ
れるＴ字形の断面形状をもったMESFETの開発が進められ
ている。従来、Ｔ字形の断面形状を有するゲート電極を
形成する方法として第４図（ａ）に示すように、ｎ形活
性層103上に順次低感度の第１のレジスト膜105を例えば
3000Å、高感度の第２のレジスト膜106を例えば１μｍ
厚さに積層し、例えば電子ビーム100をレジスト膜に照
射する。続いて第２のレジスト膜106、及び第１のレジ
スト膜105を順次現像すると両レジスト膜の感度差に応
じて第４図（ｂ）に示される断面形状をもったレジスト
パターンが形成される。次に、第４図（ｃ）に示される
ように、例えばAlのゲート電極用金属膜107を全面に真
空蒸着する。この後通常のリフトオフ法で前記第２のレ
ジスト膜106上の金属膜107及び、第１、第２のレジスト
膜105,106を除去することにより、第４図（ｄ）に示さ
れる断面形状がＴ字形のゲート電極104Gが形成される。
と略記する）は、通常第２図に示すように半絶縁性半導
体基板101上に高純度のバッファ層102、及びｎ形の活性
層103が積層されこのｎ形活性層103上にオーム性接触の
ソース電極104S、ドレイン電極104D、及びショットキ接
合から成るゲート電極104Gで構成されている。MESFETの
高周波特性を向上させるためにはゲート電極104Gの接合
容量、直列抵抗を共に小さくすることが必要であり、近
年この要求を満たすゲート電極構造として第３図に示さ
れるＴ字形の断面形状をもったMESFETの開発が進められ
ている。従来、Ｔ字形の断面形状を有するゲート電極を
形成する方法として第４図（ａ）に示すように、ｎ形活
性層103上に順次低感度の第１のレジスト膜105を例えば
3000Å、高感度の第２のレジスト膜106を例えば１μｍ
厚さに積層し、例えば電子ビーム100をレジスト膜に照
射する。続いて第２のレジスト膜106、及び第１のレジ
スト膜105を順次現像すると両レジスト膜の感度差に応
じて第４図（ｂ）に示される断面形状をもったレジスト
パターンが形成される。次に、第４図（ｃ）に示される
ように、例えばAlのゲート電極用金属膜107を全面に真
空蒸着する。この後通常のリフトオフ法で前記第２のレ
ジスト膜106上の金属膜107及び、第１、第２のレジスト
膜105,106を除去することにより、第４図（ｄ）に示さ
れる断面形状がＴ字形のゲート電極104Gが形成される。
（発明が解決しようとする課題） 叙上の従来の形成方法では、第１のレジスト膜105と
第２のレジスト膜106との組合せが非常に難しい。例え
ば組成の異なるレジストを組合せた場合、第１のレジス
ト膜105と第２のレジスト膜106との境界に両レジスト膜
の反応層が形成されることが多い。一般にこのような反
応層は現像液による除去が難しい。従って、第１のレジ
スト膜105の開孔寸法の再現性、安定性が低下する。ま
た、反応層が形成されないレジストの組合せで電子ビー
ム露光法を用いても第２のレジスト膜106が厚いため、
レジスト膜に入射した電子ビームがレジスト膜で散乱さ
れて第１のレジスト膜105の開孔を再現性良く微細化す
ることは極めて困難である。
第２のレジスト膜106との組合せが非常に難しい。例え
ば組成の異なるレジストを組合せた場合、第１のレジス
ト膜105と第２のレジスト膜106との境界に両レジスト膜
の反応層が形成されることが多い。一般にこのような反
応層は現像液による除去が難しい。従って、第１のレジ
スト膜105の開孔寸法の再現性、安定性が低下する。ま
た、反応層が形成されないレジストの組合せで電子ビー
ム露光法を用いても第２のレジスト膜106が厚いため、
レジスト膜に入射した電子ビームがレジスト膜で散乱さ
れて第１のレジスト膜105の開孔を再現性良く微細化す
ることは極めて困難である。
本発明は上記従来の問題点に鑑みてなされたもので、
微細化に適した断面Ｔ字形の形状を有する半導体装置用
電極の形成方法を提供することを目的とする。
微細化に適した断面Ｔ字形の形状を有する半導体装置用
電極の形成方法を提供することを目的とする。
（課題を解決するための手段） この発明にかかる半導体装置用電極の形成方法は、半
導体基板上に第１のレジスト膜を設けこれに露光処理お
よび現像処理を施して所定の開孔を有するパターンに形
成する工程と、前記第１のレジスト膜とその開孔の側面
にこの第１のレジスト膜と組成の異なる第２のレジスト
膜を積層して被着し両レジスト膜の接触界面に両レジス
ト膜の反応層を形成する工程と、前記第２のレジスト膜
に露光処理および現像処理を施し前記第１のレジスト膜
の開孔を含む開孔を設けてこの第１のレジスト膜の開孔
より両レジスト膜の反応層によって狭められた開孔を有
するレジストパターンを形成する工程と、全面に金属膜
を被着した後，前記第２のレジスト膜に被着した金属
膜，前記第1,第２のレジスト膜、および前記両レジスト
膜の反応層を除去する工程とを具備し、半導体基板上に
断面Ｔ字形の電極を形成するものである。
導体基板上に第１のレジスト膜を設けこれに露光処理お
よび現像処理を施して所定の開孔を有するパターンに形
成する工程と、前記第１のレジスト膜とその開孔の側面
にこの第１のレジスト膜と組成の異なる第２のレジスト
膜を積層して被着し両レジスト膜の接触界面に両レジス
ト膜の反応層を形成する工程と、前記第２のレジスト膜
に露光処理および現像処理を施し前記第１のレジスト膜
の開孔を含む開孔を設けてこの第１のレジスト膜の開孔
より両レジスト膜の反応層によって狭められた開孔を有
するレジストパターンを形成する工程と、全面に金属膜
を被着した後，前記第２のレジスト膜に被着した金属
膜，前記第1,第２のレジスト膜、および前記両レジスト
膜の反応層を除去する工程とを具備し、半導体基板上に
断面Ｔ字形の電極を形成するものである。
（作 用） この発明は第１のレジスト膜の開孔よりも小さい開孔
が最終のレジストパターンに得られるので、第１のレジ
スト膜に開孔を設けるために照射する電子ビーム径の絞
り裕度が広く、従って再現性良く微細構造の半導体装置
用電極を形成できる。
が最終のレジストパターンに得られるので、第１のレジ
スト膜に開孔を設けるために照射する電子ビーム径の絞
り裕度が広く、従って再現性良く微細構造の半導体装置
用電極を形成できる。
（実施例） 以下、本発明の一実施例を図面を参照して説明する。
まず、第１図（ａ）に示すように、半導体基板101上
に高純度のバッファ層102、およびｎ形の活性層103が積
層され、このｎ形活性層103上に第１のレジスト膜11と
して例えばポジタイプの電子線レジストPMMA（ポリメチ
ルメタアクリレート）を3000Å厚さに形成し、更にこの
第１のレジスト膜11に矢印で示す方向から所定のパター
ンに従って電子ビーム10を照射する。
に高純度のバッファ層102、およびｎ形の活性層103が積
層され、このｎ形活性層103上に第１のレジスト膜11と
して例えばポジタイプの電子線レジストPMMA（ポリメチ
ルメタアクリレート）を3000Å厚さに形成し、更にこの
第１のレジスト膜11に矢印で示す方向から所定のパター
ンに従って電子ビーム10を照射する。
次に第１図（ｂ）に示すように、第１のレジスト膜11
を例えばMIBK（メチルイソブチルケトン）とIPA（イソ
プロピルアルコール）を容積比1:2に混合してなる現像
液を用いて現像し、例えば0.5μｍの開孔14を形成す
る。電子ビーム露光法を用いた場合、開孔寸法0.5μｍ
程度のパターンは、比較的大ビーム電流で形成できるた
め、描画に要する時間は短時間で済む。
を例えばMIBK（メチルイソブチルケトン）とIPA（イソ
プロピルアルコール）を容積比1:2に混合してなる現像
液を用いて現像し、例えば0.5μｍの開孔14を形成す
る。電子ビーム露光法を用いた場合、開孔寸法0.5μｍ
程度のパターンは、比較的大ビーム電流で形成できるた
め、描画に要する時間は短時間で済む。
次に第２のレジスト膜12の例えばポジタイプのフォト
レジストAZ1350（商品名、シプレイ社製）を0.7μｍ厚
さに塗布し、例えば90℃10分間の熱処理を加え第１のレ
ジスト膜11と第２のレジスト膜12との境界に、第１図
（ｃ）に示すような第２のレジスト膜12の現像処理で除
去されない両レジスト膜の反応層13を形成する。ここで
第２のレジスト膜12を塗布した後の熱処理は、両レジス
ト膜の反応層13を安定に形成することと、第２のレジス
ト膜12のプリベーキングを兼ねている。
レジストAZ1350（商品名、シプレイ社製）を0.7μｍ厚
さに塗布し、例えば90℃10分間の熱処理を加え第１のレ
ジスト膜11と第２のレジスト膜12との境界に、第１図
（ｃ）に示すような第２のレジスト膜12の現像処理で除
去されない両レジスト膜の反応層13を形成する。ここで
第２のレジスト膜12を塗布した後の熱処理は、両レジス
ト膜の反応層13を安定に形成することと、第２のレジス
ト膜12のプリベーキングを兼ねている。
次に第１図（ｄ）に示すように、第１のレジスト膜11
の開孔を含む第２のレジスト膜12上に例えば電子ビーム
露光法を用い、例えば１μｍの開孔24を形成する。これ
によって半導体基板101上にＴ字形の断面形状を有する
レジスト膜の貫通孔が形成される。
の開孔を含む第２のレジスト膜12上に例えば電子ビーム
露光法を用い、例えば１μｍの開孔24を形成する。これ
によって半導体基板101上にＴ字形の断面形状を有する
レジスト膜の貫通孔が形成される。
上記において、未反応の第２のレジスト膜12を現像で
除去した後の半導体基板101上のレジスト膜の厚さは、
現像で除去されない反応層13の存在により、当初の第１
のレジスト膜11の厚さよりも0.1μｍ厚くなり、同時に
開孔部の周辺が0.1μｍずつ狭くなることがわかる。従
って第１のレジスト膜の開孔14寸法を上記実施例のよう
に0.5μｍに設定した場合、第２のレジスト膜12を現像
した後の開孔寸法は0.3μｍとなる。
除去した後の半導体基板101上のレジスト膜の厚さは、
現像で除去されない反応層13の存在により、当初の第１
のレジスト膜11の厚さよりも0.1μｍ厚くなり、同時に
開孔部の周辺が0.1μｍずつ狭くなることがわかる。従
って第１のレジスト膜の開孔14寸法を上記実施例のよう
に0.5μｍに設定した場合、第２のレジスト膜12を現像
した後の開孔寸法は0.3μｍとなる。
次に第１図（ｅ）に示すように、全面に金属膜15を被
着する。更に、第１のレジスト膜11,第２のレジスト膜1
2,両レジスト膜の反応層13、および第２のレジスト膜12
上の金属膜部を除去することによって、第１図（ｆ）に
示されるような断面形状がＴ字形の電極パターン15aが
半導体基板101上に形成される。
着する。更に、第１のレジスト膜11,第２のレジスト膜1
2,両レジスト膜の反応層13、および第２のレジスト膜12
上の金属膜部を除去することによって、第１図（ｆ）に
示されるような断面形状がＴ字形の電極パターン15aが
半導体基板101上に形成される。
なお上記実施例ではPMMAとしてAZ1350の組合せについ
て説明したが、第２のレジスト膜12を現像除去した後の
開孔寸法が若干異なるもののPMIPKにAZ1350J、また、PM
MAにHPR−1182（商品名、GAF社製）等のレジストの組合
せであってもよい。また、第１のレジスト膜11,第２の
レジスト膜12のパターン形成に用いる露光手段は、電子
ビーム露光のみならず、光露光、イオンビーム露光、Ｘ
線露光あるいはこれらの組合せであってもよい。更に、
半導体基板101上にSiO2あるいはAl等の膜が形成されて
いる場合も適用可能である。
て説明したが、第２のレジスト膜12を現像除去した後の
開孔寸法が若干異なるもののPMIPKにAZ1350J、また、PM
MAにHPR−1182（商品名、GAF社製）等のレジストの組合
せであってもよい。また、第１のレジスト膜11,第２の
レジスト膜12のパターン形成に用いる露光手段は、電子
ビーム露光のみならず、光露光、イオンビーム露光、Ｘ
線露光あるいはこれらの組合せであってもよい。更に、
半導体基板101上にSiO2あるいはAl等の膜が形成されて
いる場合も適用可能である。
以上述べたように本発明によれば、第１のレジスト膜
の開孔を、最終的に必要な開孔寸法よりも広く設定する
ので、照射する電子ビーム径に対して十分な余裕度を以
て形成出来る。このため半導体基板と接しているレジス
ト膜の開孔を容易にしかも再現性良く0.3μｍあるいは
それ以下の微細寸法に形成出来る。また、第１のレジス
ト膜11と第２のレジスト膜12の露光、現像処理は個別に
行なうため、第１のレジスト膜11の開孔との第２のレジ
スト膜12の開孔との重ね合せは任意に設定可能である。
更に個々のレジストの開孔寸法も （第１のレジスト膜の開孔）−（反応層厚）×２ ＜第２のレジスト膜の開孔 の条件を満たす範囲で任意に設定することが出来る。
の開孔を、最終的に必要な開孔寸法よりも広く設定する
ので、照射する電子ビーム径に対して十分な余裕度を以
て形成出来る。このため半導体基板と接しているレジス
ト膜の開孔を容易にしかも再現性良く0.3μｍあるいは
それ以下の微細寸法に形成出来る。また、第１のレジス
ト膜11と第２のレジスト膜12の露光、現像処理は個別に
行なうため、第１のレジスト膜11の開孔との第２のレジ
スト膜12の開孔との重ね合せは任意に設定可能である。
更に個々のレジストの開孔寸法も （第１のレジスト膜の開孔）−（反応層厚）×２ ＜第２のレジスト膜の開孔 の条件を満たす範囲で任意に設定することが出来る。
第１図（ａ）〜（ｆ）は本発明の電極形成方法を工程順
に示すいずれも断面図、第２図は従来のMESFETを説明す
るための断面図、第３図はＴ字形の断面形状を有するME
SFETの構造を示す断面図、第４図（ａ）〜（ｄ）は従来
の電極形成方法を工程順に示すいずれも断面図である。 10……電子ビーム 11……第１のレジスト膜 12……第２のレジスト膜 13……反応層 14,24……開孔 15……金属膜 15a……電極パターン 101……半導体基板
に示すいずれも断面図、第２図は従来のMESFETを説明す
るための断面図、第３図はＴ字形の断面形状を有するME
SFETの構造を示す断面図、第４図（ａ）〜（ｄ）は従来
の電極形成方法を工程順に示すいずれも断面図である。 10……電子ビーム 11……第１のレジスト膜 12……第２のレジスト膜 13……反応層 14,24……開孔 15……金属膜 15a……電極パターン 101……半導体基板
Claims (1)
- 【請求項１】半導体基板上に第１のレジスト膜を設けこ
れに露光処理および現像処理を施して所定の開孔を有す
るパターンに形成する工程と、前記第１のレジスト膜と
その開孔の側面にこの第１のレジスト膜と組成の異なる
第２のレジスト膜を積層して被着し両レジスト膜の接触
界面に両レジスト膜の反応層を形成する工程と、前記第
２のレジスト膜に露光処理および現像処理を施し前記第
１のレジスト膜の開孔を含む開孔を設けてこの第１のレ
ジスト膜の開孔より両レジスト膜の反応層によって狭め
られた開孔を有するレジストパターンを形成する工程
と、全面に金属膜を被着した後、前記第２のレジスト膜
に被着した金属膜，前記第1,第２のレジスト膜，および
前記両レジスト膜の反応層を除去する工程とを具備し、
半導体基板上に断面Ｔ字形の電極を形成する半導体装置
用電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21573888A JP2664736B2 (ja) | 1988-08-30 | 1988-08-30 | 半導体装置用電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21573888A JP2664736B2 (ja) | 1988-08-30 | 1988-08-30 | 半導体装置用電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0265140A JPH0265140A (ja) | 1990-03-05 |
| JP2664736B2 true JP2664736B2 (ja) | 1997-10-22 |
Family
ID=16677379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21573888A Expired - Fee Related JP2664736B2 (ja) | 1988-08-30 | 1988-08-30 | 半導体装置用電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664736B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131016B2 (ja) * | 1992-04-08 | 2001-01-31 | 沖電気工業株式会社 | ネガ型レジストパターンの形成方法 |
| KR950004464A (ko) * | 1993-07-15 | 1995-02-18 | 김광호 | 칩 범프의 제조방법 |
| KR0161917B1 (ko) * | 1995-08-22 | 1999-02-01 | 구자홍 | 반도체소자 제조방법 |
| CN115985846B (zh) * | 2023-02-10 | 2023-06-06 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
-
1988
- 1988-08-30 JP JP21573888A patent/JP2664736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0265140A (ja) | 1990-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147740A (en) | Structure and process for fabricating conductive patterns having sub-half micron dimensions | |
| JPH01500946A (ja) | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2000039717A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
| JPS6239817B2 (ja) | ||
| JPS6222463B2 (ja) | ||
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH10135239A (ja) | 半導体装置の製造方法 | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2788273B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS61181132A (ja) | パタ−ン化層形成法 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| JP2825284B2 (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH06326018A (ja) | パターン形式用レジスト構造とパターン形成方法 | |
| JPH056857A (ja) | 多層レジスト層の形成方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JP2626238B2 (ja) | 半導体装置の製造方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPS6257221A (ja) | 微細パタ−ン形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |