JPH01500946A - 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ - Google Patents
電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタInfo
- Publication number
- JPH01500946A JPH01500946A JP63500263A JP50026388A JPH01500946A JP H01500946 A JPH01500946 A JP H01500946A JP 63500263 A JP63500263 A JP 63500263A JP 50026388 A JP50026388 A JP 50026388A JP H01500946 A JPH01500946 A JP H01500946A
- Authority
- JP
- Japan
- Prior art keywords
- profile
- resist layer
- layer
- sublayer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000010894 electron beam technology Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 18
- 239000012790 adhesive layer Substances 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 3
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012822 chemical development Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 229920002319 Poly(methyl acrylate) Polymers 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 244000046146 Pueraria lobata Species 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- AQYSYJUIMQTRMV-UHFFFAOYSA-N hypofluorous acid Chemical compound FO AQYSYJUIMQTRMV-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003716 rejuvenation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000011877 solvent mixture Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
電界効果トランジスタ用Ｔゲート電極およびそれを形成する電界効果トランジス
タ
虱皿立ｉ影
本発明は、半導体トランジスタに関し、さらに特定すれば、本発明は電界効果ト
ランジスタのゲート電極に関する。
最近では、あらゆる電子装置に半導体トランジスタが使用されている。これらは
小形に形成され、集積回路およびその他の電子パッケージを小形に形成するよう
に構成されている。
携帯用計算機やパーソナルコンピュータ等の一般商品や、科学的な産業および軍
事用電子装置の分野においては、これらのトランジスタをきわめて小形化するこ
とが要望されている。
小規模のトランジスタでは、その原理等は充分に研究されているが、コマーシャ
ルベースでこれらを再現性よくかつ信頼性を高く生産する技術はまだ開発の余地
が残されている。
このトランジスタが一層小形化するにつれて、大規模回路を製造する技術が開発
されているが、このような回路の大規模化には限界がある。たとえば、きわめて
大規模な回路では、その回路の精度がマイクロメータ以下のオーダーになるので
、可視光を用いたフォトレジスト技術ではその光学的限界により製造できない。
よって、従来の技術では、このトランジスタのより一層の小形化は達成できない
。この一層の小形化を達成するには、このトランジスタの構造的な製造方法を得
ることでもある。
このトランジスタの形式として、電界効果トランジスタがあり、これらは各種の
種類がある。金属半導体電界効果トランジスタすなわちＭＥＳＦＥＴは、電圧制
御可変抵抗として使用される。このＭＥＳＦＥＴは、ソースおよびドレン電極の
間に制御される電流が流れ、この電流はゲート電極に印加される電圧によって制
御され、このゲート電極は上記のソースおよびドレン電極の間の基板上に配置さ
れている。
この電界効果トランジスタは、各種の半導体材料から製造できる。ガリウムひ素
は高周波数特性に優れた半導体である。
ガリウムひ素ＭＥＳＦＥＴｓは、信号を低ノイズで増幅でき、また高効率で電力
を発生でき、さらに高速で作動する論理素子が構成できる等の特徴があり、注目
されている。研究の結果、このガリウムひ素ＭＥＳＦＥＴｓを小形化すれば、集
積回路その他に応用できることが判明している。
このＭ Ｅ Ｓ Ｆ Ｅ Ｔ ｓの特性は、ゲート電極の電気抵抗およびキャパ
シタンスによって決定される。このＭＥＳＦＥＴｓを回路に組込んだ場合、上記
の抵抗およびキャパシタンスが大きいと高周波数特性が低下するので、好ましく
ない。このゲートの接触面の長さ、すなわち電流と平行な方向の電極のゲートの
長さが小さくなれば、このゲート電極の抵抗が増加し、キャパシタンスが減少す
る。よって、このゲートの長さが小さくなると、抵抗が増加し、このＭＥＳＦＥ
Ｔｓの作動周波数を制限する主な要因となる。このＭＥＳＦＥＴｓの寸法が小さ
くなると、このゲートの寸法も小さくなり、特性が低下するので、これがこの小
形化を妨げていた。
このゲート電極の幾何学的な配置やそれに関連した技術は各種提案されているが
、従来ではこのゲート電極の長さを小さくできる限度は２５０オングストロ一ム
程度であった。この程度の長さのゲートであれば確実に製造でき、充分な特性が
得られる。もちろん、このゲートおよびゲート電極をより小さく形成できれば、
この電界効果トランジスタを小形化でき、より高い周波数特性が得られるととも
に高密度の集積回路が得られる。このような小形化を達成するには、ゲート電極
の抵抗を大きくすることなしにこのゲートの長さを小さくする必要があるが、こ
のように製造する方法がなく、このような高い特性の装置を製造する方法が各種
提案されている。
したがって、このような電界効果トランジスタおよびその他の装置において、よ
り小さなゲートを商業規模で生産するための電極の幾何学的な配置や製造技術が
要望されている。
本発明は、このような要求に対応し、またさらなる長所を得るためのものである
。
発明の概要
本発明は、半導体装置、特に電界効果トランジスタのゲート電極を製造するため
の複数の工程からなる発明である。本発明の方法によれば、約１０００オングス
トローム以下のきわめて小さい長さのゲートを形成することができ、しかもこの
ゲート電極の抵抗およびキャパシタンスを満足できる値にできるものである。本
発明の各工程は、従来の技術を適用でき、よって電界効果トランジスタまたはそ
の他の回路素子の既存の技術を使用することができる。
本発明は、半導体装置のＴゲート電極を形成する工程を備え、このＴゲートは半
導体の基板に接触した脚部と、この脚部上にこれと一体の拡大された頭部とを有
しており、この半導体基板を提供する以下の工程、すなわち；上記基板上に絶縁
層を被覆する工程と一部の絶縁層の上に電子ビームレジスト層を被覆する工程と
；このレジスト層の上に電子ビームによって線路パターンを露出する工程を備え
、この線形パターンは中央の露出度の高い部分と周辺の露出度の低い部分とを、
有しており；またこの電子ビームの高い露出度の部分を除去してこの露出度の高
い部分に対応してこのレジスト層の線路プロフィールの現像をおこなう工程と；
ドライエツチングによってこの線プロフィールを絶縁層に転写する工程と；上記
レジスト層の線路プロフィールの下に相当する絶縁層の部分を除去し、この転写
された線路プロフィールをＴゲートの脚部に形成する工程と；このレジスト層の
上に金属層を被覆し、この金属を上記脚部プロフィールと頭部プロフィール内に
被着させる工程と；上記のレジスト層を除去し、これによって上記脚部プロフィ
ールおよび頭部プロフィール内以外の部分の金属層を除去する工程とを具備した
ものである。
このＴゲート電極ゲートは、脚部すなわち下方に延長したＴ形の中央部と半導体
の表面との間の接触長さが短くなる。
このように接触長さが短くなることによって電界効果トランジスタのゲートが形
成でき、またこの短い長さのゲートの再現性が向上する。上記Ｔ字状の頭部すな
わち交差部は、その体積が大きいので、このように接触長さか短くてもこのＴゲ
ート電極の抵抗は小さくなる。
この半導体基板上にＴゲート電極を形成する場合において、最初にこの基板上に
絶縁層を被覆し、この絶縁被覆の上に電子ビームポジティブ形のレジスト材料が
被覆される。そして、このレジスト層に収束された電子ビームによって線路プロ
フィールが単一バスで露出され、中央部分の露出度は高く、これに隣接した周辺
部分の露出度は低くなる。このような露出度の分布は、レジスト材料中でビーム
が拡散することによって生じる。
この露出度の高い部分の線路プロフィールは、たとえば湿式化学的現像等の標準
的な電子ビームレジスト現像法によって現像することができる。これによって、
この絶縁層に下方に延長した鮮明で狭い線路プロフィールが形成できる。この線
路プロフィールは反応形イオンエツチング等の乾式エツチングによって絶縁層に
転写されるので、化学的な方法のように粗さ、アンダーカット、拡散が生じるこ
とがなく、このプロフィールを鮮明に転写することができる。
また、このＴゲートの頭部のより広いプロフィールは、このレジスト材料の電子
ビームのより小さい露出度の部分を現像することによって形成され、この場合に
この現像には上記絶縁層およびその脚部プロフィールをエツチングしないような
湿式化学的現像法によって現像される。上記の電子ビームの拡散により、この絶
縁材料にはわずかのアンダーカットが生じる。このようにして形成された層の上
に金属の層が被覆され、この頭部の幅は脚部の幅より広く形成され、脚部の幅が
狭くかつ頭部の幅が広いプロフィールが得られる。このレジスト層が除去される
とともに、金属層がこの上にゆっくり被着され、このような形状が形成される。
このゲートの脚部を形成する被若作用の代わりに、このＴゲート電極の頭部を形
成する際にはゆっくりした被着がなされる。また、この絶縁層は取除いてもよい
。
この電界効果トランジスタまたはその他の装置の他のエレメントは、このゲート
を形成する工程の前または後に形成する。すなわち、このＴゲート電極を形成す
る前に、他のエレメントを形成する。この基板が複数の半導体層からなる複合基
板である場合には、このゲート電極を形成する前にこの複合基板を形成する。ま
た、このゲート電極を形成した後にも各種の工程をおこなってもよい。このゲー
ト電極を形成した後に、この半導体の上にソースおよびドレン電極を形成しても
よい。また、これらのゲートの形成工程は、もしコストおよび工程の都合がある
ならば、この電界効果トランジスタの他のエレメントを形成する工程の間におこ
なってもよい。また、他の工程が上記のようなＴゲート電極の形成工程の妨げに
ならなければ、上記のような工程を実施できる。
本発明の方法は、ガリウムひ素電界効果トランジスタのＴゲート電極を形成する
場合に特に適する。好ましい実施例では、この基板はガリウムひ素から形成され
、また絶縁材料は二酸化けい素、窒化けい素または酸窒化けい素から形成され、
またゲート電極はチタニウム、白金、および金の複数層から形成される。そして
、線路プロフィールは、ＣＨＦ３反応性イオンエツチングによって上記の二酸化
けい素の層に転写される。
上述したように、本発明の方法は従来の半導体装置の製造技術に対して大きな特
徴を有する。本発明によれば、ガリウムひ素またはその他の半導体装置において
、サブミクロンのゲートを形成でき、このゲート電極に充分な量の金属材料を使
用することができ、このゲート電極の抵抗を充分に小さくすることができる。本
発明の製造方法は他の製造技術に対して優れた長所を有し、またこのようなＴゲ
ート電極はこの半導体装置を小形化する上で有効である。本発明のその他の特徴
および長所は以下の図面を参照して説明する実施例によって明白となり、以下の
説明は本発明の詳細な説明するための例である。
図面の簡単な説明
第１図は、本発明のゲート電極を備えたＭＥＳＦＥＴの断面側面図；
第２図ＡないしＩは、本発明の詳細な説明するための各段階の概略的な構造説明
図である。
好ましい実施例の詳細な説明
第１図には、本発明の実施例の方法でその一部が形成される強化モードガリウム
ひ素ＭＥＳＦＥＴＩＯを示す。このＭＥＳＦＥＴＩＯは、ガリウムひ素の単結晶
からなるベース１４を有する基板１２と、このベース１４上に被着されたガリウ
ムひ素からなるドープ層１６を備えている。このドープ層１６は、ｎドーピング
またはｐドーピングがなされている。
また、この基板１２の上面１８には、３個の電極が接触されている。ソース電極
２０とドレン電極２２が互いに所定の距離だけ離間して配置されている。また、
図示するような本発明のＴゲート電極２４が上記ソース電極２０とドレン電極２
２の間に配置されている。このＴゲート電極２４はその表面すなわちゲート２６
に沿って上記の基板１２と接触しており、その接触長さは１ｇで示す。このＴ字
状の電極の下方に延長された部分は、横方向の寸法１ｇを有し、この部分がこの
Ｔゲート電極２４の脚部２８である。また、このＴ字状の電極の交差部は、きの
この頭部の形状をなし、この部分が頭部３０である。
第２図には、本発明の方法の実施例を示す。まず、ｎドーピングされたガリウム
ひ素の基板１２上に、化学蒸着法またはマグネトロンスパッタリング法によって
二酸化けい素の絶縁層３２を約１５００オングストロームの厚さで被着する。
この絶縁層３２の被覆が完了したら、その上に電子ビームポジティブレジスト層
３４を約５０００オングストロームの厚さで被着する。このように複数の層が被
覆されたもの（第２図Ａ）の上にこの１個ゲート電極２４が形成される。
この完成された場合のＮＥＳＦＥＴＩＯの幅を横断する方向にかう、約２０キロ
ボルトの電子ビーム３６を照射し、上記のレジスト層３４を露出する（第２図Ｂ
）。この電子ビームはこのレジスト層内で拡散し、自然または意図的にわずかに
ボケが与えられる。この結果、このレジスト層３４には露出度の大きい部分３８
と、この両側に隣接した露出度の小さい部分４０が形成される。
この露出度の大きい部分３８は、このレジスト層３４内で標準的な方法で現像さ
れ、このレジスト材料は除去されて脚部用凹部４２（第２図Ｃ）が形成される。
この凹部の底部４６は同時に加工され、ゲート２６に対応した正確な形状、寸法
に加工される。
すなわち、具体的に説明すれば、この電子ビームレジスト材料はポリメチル・メ
タアクリレート（ＰＭＭＡ）が使用される。この露出度の高い部分３８は、１平
方センチメートル当り約１００マイクロキユーリーの照射を受ける。そして、こ
の露出度の高い部分３８は、１部のメチルイソブチルケトン（ＭＩＢＫ）を１部
のイソプロピルアルコール（ＩＰＡ）と混合した液体ソルベント混合現像剤によ
って、たとえば１分のこの露出度の高い部分３８を除去するに充分な時間をかけ
て除去される。また、露出度の低い部分４０は、このような現像剤では充分には
除去されない。
このような線路プロフィール４４は、ＣＨＦ３ガス等の反応性イオンエツチング
によって、絶縁層３２に転写される（第２図り参照）。このガス雰囲気中におい
て、この基板１２に電圧が印加され、この脚部用凹部４２に対応した線路プロフ
ィール４４の部分の二酸化けい素が除去される。この材料のエツチング技術は乾
式法であり、この二酸化けい素の層は両側が直線的にエツチングされ、この線路
プロフィール４４は基板１２の表面まで垂直に形成される。これに対して、湿式
化学的エツチングでは、レジスト３４にアンダーカットが生じ、ゲート２６の形
状は不均一かつ不規則となる。したがって、本発明の方法によれば、Ｔゲート２
４の脚部２８の形状、寸法が正確となる。
また、このＴゲート電極２４の残りの部分に対応する露出度の低い部分４０がレ
ジスト層３４から現像、除去される（第２図Ｅ）。この露出度の低い部分４０は
、希釈されていないＭＩＢＫ等の液体ソルベント現像剤によって除去され、この
場合、時間を調整してこの電子ビームレジスト剤が所定の幅までエツチングされ
るように調整する。上述したように、このレジスト層３４には上記電子ビーム３
６の拡散によってアンダーカットが生じており、このようなアンダーカットの部
分がこのレジスト層３４から除去される。
そして、この上に真空蒸着等により、金属層４８が被覆される（第２図Ｆ）。好
ましくは、３つ副金属層が被着されてこのＴゲート電極２４を形成し、まず第１
にチタニウムからなる接着副層５０が被着され、この電極２４と基板との接着を
なす。そして、この接着副層５０の上に拡散防止副層５２が被着され、最後にこ
の拡散防止副層５２の上に金等からなる接触副層５４が被着される。好ましくは
、上記の副層５０は約５００オングストロームの厚さであり、また副層５２は約
１０００オングストロームの厚さであり、さらに副層５４は約３０００オングス
トロームの厚さである。この拡散防止副層５２は金が接着副層５０に拡散するの
を防止し、接着副層５０と基板１２との間の５ｃｈｏｔｔｋｙバリアが汚染され
葛のを防止する。もちろん、この他の金属層も使用することができるが、ここで
説明したものが最も良い。反応性イオンエツチングによって予め除去しである絶
縁層３２の部分にこれらの金属が充填され、Ｔゲート電極２４の脚部２８が形成
される。また、上記の頭部３０の形状は、開口を通して金属が蒸着されることに
よって形成される。
このレジスト層３４上にこれらの金属を蒸着する際に、上記の２回の現像工程お
よびイオンエツチング工程で予め除去されていた開口を通してこの金属が基板１
２の表面に達し、凹部の底部４６が充填され、また脚部２８の部分が充填される
。この金属の被着される厚さに対応して、この金属層５０に形成される開口４８
の寸法は小さくなってゆく。この頭部３０の部分に金属が被着されてゆく際に、
この頭部の寸法は常に上記の開口４８の寸法と略等しいので、この頭部の寸法は
だんだんに狭くなってゆく。この結果、この頭部３０はその側部５２が内側に傾
斜した形状となり、この頭部３０の形状としては好ましい形状となる。この金属
材料がこの頭部３０の部分に所定の厚さ被着したら、この金属の被着を終了する
。たとえば、このＴゲート電極の１ｇが約１０００〜２５００オングストローム
の寸法になった場合には、この頭部３０の横断方向の寸法は最大で４ ’０００
〜６０００オングストロームとなり、またこのＴゲート電極の全体の高さは約４
５００オングストロームとなる。
そして、このレジスト層３４が標準的な方法で除去される（第２図Ｇ）。この電
子ビームレジスト材料は好ましくはＰＭＭＡであり、このレジスト層３４はアセ
トン等の溶剤で除去することができる。この除去工程の際には、このレジスト層
３４上の金属層５０が浮上り、これと−緒に除去される。
また、完成した電界効果トランジスタに絶縁層があっては困る場合には、この絶
縁層３２も除去する。ＭＥＳＦＥＴＩＯの場合には、この二酸化けい素の絶縁層
３２は水酸化ふっ素溶液でエツチングして除去する。
この簡単なＭＥＳＦＥＴＩＯの実施例の場合には、このＴゲート電極２４はソー
スおよびドレン電極２０．２２を形成する前に最終的な形状に形成される（第２
図Ｈ）。これらの電極２０．２２は、通常のマスキングおよび真空蒸着によって
この基板１２上に形成され、このＭＥＳＦＥＴＩＯが完成される（第２図１）。
本発明の方法、Ｔゲージ電極、および半導体装置は、特に電界効果トランジスタ
の場合に適し、この装置の寸法をサブミクロンのオーダーで小形化することがで
きる。この結果、限られたスペース内により多くの半導体装置を実装できる。
また、作動の速度も早くなる。また、このゲート長さが短くなるので、ガリウム
ひ素またはその他の電界効果トランジスタにおいてその高周波数特性が向上する
。
なお、本発明は上記の実施例について説明したが、当業者であれば本発明の要旨
を逸脱しない範囲で各種の変更が可能である。よって本発明は以下の請求の範囲
によって規定される。
国際調査報告
国際調査報告
Claims (12)
- １．半導体装置のＴゲート金属構造体を形成する方法であって、このＴゲートは 半導体の基板に接触する脚部と、この脚部と一体的に形成された拡大した頭部を 有するものにおいて： 半導体基板を形成する工程と； この基板の上に絶縁層を被覆する工程と；上記の絶縁層の上に電子ビームポジテ ィブレジスト層を被覆する工程と； このレジスト層に収束された電子ビームによって線路パターンを露出する工程を 備え、この線路パターンは中央部の露出度の高い部分と周辺部の露出度の低い部 分とを有し；上記レジスト層の線路プロフィールの露出度の高い部分を現像し、 このレジスト層の電子ビームの露出度の高い部分を除去する工程と； この線路プロフィールを乾式エッチング法によって上記の絶縁層に転写し、この レジスト層の線路プロフィールに対応した絶縁層の部分を除去し、この転写され た線路プロフィールの部分によってＴゲートの脚部のプロフィールを形成する工 程と； 上記レジスト層の頭部のプロフィールを現像し、上記周辺部の露出度の低い部分 を除去する工程と；このレジスト層の上に金属層を被覆し、上記脚部プロフィー ルおよび頭部プロフィール内にこの金属を被着させる工程と； 上記レジスト層を除去し、これによって上記脚部プロフィールおよび頭部プロフ ィール内以外の部分の金属層を一緒に除去する工程とを具備したことを特徴とす る方法。
- ２．前記レジスト層を除去した後に、前記絶縁層を除去する工程を備えたことを 特徴とする前記請求の範囲第１項記載の方法。
- ３．電界効果トランジスタのＴゲートを形成するとともに、この電界効果トラン ジスタの基板にその他のエレメントを形成することを特徴とする前記請求の範囲 第１項記載の方法。
- ４．前記頭部プロフィールを現像する工程および前記線路プロフィールを現像す る工程は、湿式化学的方法によってなされることを特徴とする前記請求の範囲第 １項記載の方法。
- ５．前記転写工程は、反応性イオンエッチングによってなされることを特徴とす る前記請求の範囲第１項記載の方法。
- ６．前記絶縁層の材料は、二酸化けい素、窒化けい素、および酸窒化けい素のグ ルーブから選択されるものであることを特徴とする前記請求の範囲第１項記載の 方法。
- ７．前記基板はガリウムひ素で形成されていることを特徴とする前記請求の範囲 第１項記載の方法。
- ８．前記金属層を被着する工程は、少なくとも２つの副層を被着する工程を備え 、これら副層によって前記金属層が形成されることを特徴とする前記請求の範囲 第１項記載の方法。
- ９．前記副層を被着する工程は、 前記基板に接触する接着副層を被着する工程と；この接着副層の上に拡散防止副 層を被著する工程と；この拡散防止副層の上に接触副層を被着する工程とを備え たことを特徴とする前記請求の範囲第８項記載の方法。
- １０．前記接着剤層はチタニウムであり、前記拡散防止副層は白金であり、また 前記接触副層は金であることを特徴とする前記請求の範囲第９項記載の方法。
- １１．前記請求の範囲第１項の方法で形成されたことを特徴とするゲート構造。
- １２．前記請求の範囲第３項の方法で製造されたことを特徴とする電界効果トラ ンジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/916,592 US4700462A (en) | 1986-10-08 | 1986-10-08 | Process for making a T-gated transistor |
| US916,592 | 1986-10-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01500946A true JPH01500946A (ja) | 1989-03-30 |
Family
ID=25437522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63500263A Pending JPH01500946A (ja) | 1986-10-08 | 1987-07-20 | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4700462A (ja) |
| EP (1) | EP0287656B1 (ja) |
| JP (1) | JPH01500946A (ja) |
| KR (1) | KR910007098B1 (ja) |
| DE (1) | DE3777812D1 (ja) |
| IL (1) | IL83327A (ja) |
| WO (1) | WO1988002927A2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155671A (ja) * | 1986-12-18 | 1988-06-28 | Nec Corp | 半導体装置の製造方法 |
| US4864162A (en) * | 1988-05-10 | 1989-09-05 | Grumman Aerospace Corporation | Voltage variable FET resistor with chosen resistance-voltage relationship |
| US4875023A (en) * | 1988-05-10 | 1989-10-17 | Grumman Aerospace Corporation | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship |
| US5053348A (en) * | 1989-12-01 | 1991-10-01 | Hughes Aircraft Company | Fabrication of self-aligned, t-gate hemt |
| KR920005128B1 (ko) * | 1989-12-27 | 1992-06-26 | 재단법인 한국전자통신연구소 | 접합형 전계효과 트랜지스터 제조방법 |
| US5034351A (en) * | 1990-10-01 | 1991-07-23 | Motorola, Inc. | Process for forming a feature on a substrate without recessing the surface of the substrate |
| US5116772A (en) * | 1990-12-26 | 1992-05-26 | Electronics And Telecommunications Research Institute | Method for manufacturing a junction field effect transisor |
| US5155053A (en) * | 1991-05-28 | 1992-10-13 | Hughes Aircraft Company | Method of forming t-gate structure on microelectronic device substrate |
| US5266516A (en) * | 1992-01-02 | 1993-11-30 | Chartered Semiconductor Manufacturing Pte Ltd | Method for making electrical contact through an opening of one micron or less for CMOS technology |
| JPH0661266A (ja) * | 1992-08-06 | 1994-03-04 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JPH06140434A (ja) * | 1992-10-26 | 1994-05-20 | Mitsubishi Electric Corp | 電界効果型トランジスタの製造方法 |
| JP3119957B2 (ja) * | 1992-11-30 | 2000-12-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US5489539A (en) * | 1994-01-10 | 1996-02-06 | Hughes Aircraft Company | Method of making quantum well structure with self-aligned gate |
| US5486483A (en) * | 1994-09-27 | 1996-01-23 | Trw Inc. | Method of forming closely spaced metal electrodes in a semiconductor device |
| US5693548A (en) * | 1994-12-19 | 1997-12-02 | Electronics And Telecommunications Research Institute | Method for making T-gate of field effect transistor |
| JP3336487B2 (ja) * | 1995-01-30 | 2002-10-21 | 本田技研工業株式会社 | 高周波トランジスタのゲート電極形成方法 |
| KR0179116B1 (ko) * | 1995-12-30 | 1999-03-20 | 구자홍 | 자가정렬형 티형 게이트 제조방법 |
| JPH09275209A (ja) | 1996-04-04 | 1997-10-21 | Honda Motor Co Ltd | 高電子移動度トランジスタ及びその製造方法 |
| US5940697A (en) * | 1997-09-30 | 1999-08-17 | Samsung Electronics Co., Ltd. | T-gate MESFET process using dielectric film lift-off technique |
| US6159781A (en) * | 1998-10-01 | 2000-12-12 | Chartered Semiconductor Manufacturing, Ltd. | Way to fabricate the self-aligned T-shape gate to reduce gate resistivity |
| US6077733A (en) * | 1999-09-03 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned T-shaped gate through dual damascene |
| KR100348902B1 (ko) | 1999-11-30 | 2002-08-14 | 한국전자통신연구원 | 에이치이엠티의 감마게이트 제조방법 |
| US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
| US6403456B1 (en) * | 2000-08-22 | 2002-06-11 | Advanced Micro Devices, Inc. | T or T/Y gate formation using trim etch processing |
| US6784081B1 (en) * | 2003-08-06 | 2004-08-31 | Suntek Compound Semiconductor Co., Ltd. | Gate structure forming method of field effect transistor |
| US20060009038A1 (en) | 2004-07-12 | 2006-01-12 | International Business Machines Corporation | Processing for overcoming extreme topography |
| US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7592211B2 (en) * | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| US8420978B2 (en) * | 2007-01-18 | 2013-04-16 | The Board Of Trustees Of The University Of Illinois | High throughput, low cost dual-mode patterning method for large area substrates |
| DE102007003541A1 (de) * | 2007-01-24 | 2008-07-31 | Robert Bosch Gmbh | Elektronisches Bauteil |
| US8003300B2 (en) * | 2007-04-12 | 2011-08-23 | The Board Of Trustees Of The University Of Illinois | Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same |
| US8652763B2 (en) * | 2007-07-16 | 2014-02-18 | The Board Of Trustees Of The University Of Illinois | Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same |
| US8546067B2 (en) * | 2008-03-21 | 2013-10-01 | The Board Of Trustees Of The University Of Illinois | Material assisted laser ablation |
| US8187795B2 (en) * | 2008-12-09 | 2012-05-29 | The Board Of Trustees Of The University Of Illinois | Patterning methods for stretchable structures |
| US9099433B2 (en) | 2012-04-23 | 2015-08-04 | Freescale Semiconductor, Inc. | High speed gallium nitride transistor devices |
| US10340352B2 (en) * | 2017-03-14 | 2019-07-02 | Globalfoundries Inc. | Field-effect transistors with a T-shaped gate electrode |
| CN110429027B (zh) * | 2019-06-27 | 2021-10-29 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155731A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Formation of pattern |
| JPS59119765A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS61170027A (ja) * | 1985-01-24 | 1986-07-31 | Nec Corp | ３−ｖ族半導体装置の製造方法 |
| JPS61190985A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283483A (en) * | 1979-07-19 | 1981-08-11 | Hughes Aircraft Company | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles |
| JPS5811512B2 (ja) * | 1979-07-25 | 1983-03-03 | 超エル・エス・アイ技術研究組合 | パタ−ン形成方法 |
| US4442590A (en) * | 1980-11-17 | 1984-04-17 | Ball Corporation | Monolithic microwave integrated circuit with integral array antenna |
| US4551905A (en) * | 1982-12-09 | 1985-11-12 | Cornell Research Foundation, Inc. | Fabrication of metal lines for semiconductor devices |
| US4536942A (en) * | 1982-12-09 | 1985-08-27 | Cornell Research Foundation, Inc. | Fabrication of T-shaped metal lines for semiconductor devices |
| US4459321A (en) * | 1982-12-30 | 1984-07-10 | International Business Machines Corporation | Process for applying closely overlapped mutually protective barrier films |
| US4497684A (en) * | 1983-02-22 | 1985-02-05 | Amdahl Corporation | Lift-off process for depositing metal on a substrate |
| JPS6032364A (ja) * | 1983-08-01 | 1985-02-19 | Toshiba Corp | 半導体装置の製造方法 |
| US4584763A (en) * | 1983-12-15 | 1986-04-29 | International Business Machines Corporation | One mask technique for substrate contacting in integrated circuits involving deep dielectric isolation |
| US4618510A (en) * | 1984-09-05 | 1986-10-21 | Hewlett Packard Company | Pre-passivated sub-micrometer gate electrodes for MESFET devices |
| US4592132A (en) * | 1984-12-07 | 1986-06-03 | Hughes Aircraft Company | Process for fabricating multi-level-metal integrated circuits at high yields |
| US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
| FR2579827B1 (fr) * | 1985-04-01 | 1987-05-15 | Thomson Csf | Procede de realisation d'un transistor a effet de champ a metallisation de grille autoalignee |
-
1986
- 1986-10-08 US US06/916,592 patent/US4700462A/en not_active Expired - Lifetime
-
1987
- 1987-07-20 WO PCT/US1987/001728 patent/WO1988002927A2/en active IP Right Grant
- 1987-07-20 DE DE8787908019T patent/DE3777812D1/de not_active Expired - Fee Related
- 1987-07-20 EP EP87908019A patent/EP0287656B1/en not_active Expired - Lifetime
- 1987-07-20 JP JP63500263A patent/JPH01500946A/ja active Pending
- 1987-07-20 KR KR1019880700640A patent/KR910007098B1/ko not_active IP Right Cessation
- 1987-07-26 IL IL83327A patent/IL83327A/xx not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155731A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Formation of pattern |
| JPS59119765A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS61170027A (ja) * | 1985-01-24 | 1986-07-31 | Nec Corp | ３−ｖ族半導体装置の製造方法 |
| JPS61190985A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007098B1 (ko) | 1991-09-18 |
| KR880701964A (ko) | 1988-11-07 |
| IL83327A0 (en) | 1987-12-31 |
| WO1988002927A2 (en) | 1988-04-21 |
| EP0287656B1 (en) | 1992-03-25 |
| WO1988002927A3 (en) | 1988-05-05 |
| US4700462A (en) | 1987-10-20 |
| IL83327A (en) | 1991-08-16 |
| EP0287656A1 (en) | 1988-10-26 |
| DE3777812D1 (de) | 1992-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01500946A (ja) | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| EP0801418B1 (en) | Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode | |
| JPS6355208B2 (ja) | ||
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60144973A (ja) | 短路薄膜形電界効果トランジスタ | |
| US4973544A (en) | Method for reversing tone or polarity of pattern on integrated circuit substrate utilizing reverse casting by planarization | |
| EP0332680B1 (en) | Process of forming a t-gate metal structure on a substrate | |
| JPH10135239A (ja) | 半導体装置の製造方法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| US4939071A (en) | Method for forming low resistance, sub-micrometer semiconductor gate structures | |
| KR100303767B1 (ko) | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 | |
| JPS60220976A (ja) | 半導体装置の製造方法 | |
| JPH05502760A (ja) | 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07326633A (ja) | 半導体装置とその製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| CN115639730A (zh) | 电子束光刻方法、浅沟槽隔离及电极接触孔的形成方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 |