JPS58114428A - 微細パタ−ン形成方法 - Google Patents

微細パタ−ン形成方法

Info

Publication number
JPS58114428A
JPS58114428A JP21033581A JP21033581A JPS58114428A JP S58114428 A JPS58114428 A JP S58114428A JP 21033581 A JP21033581 A JP 21033581A JP 21033581 A JP21033581 A JP 21033581A JP S58114428 A JPS58114428 A JP S58114428A
Authority
JP
Japan
Prior art keywords
film
pattern
layer
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21033581A
Other languages
English (en)
Other versions
JPH055165B2 (ja
Inventor
Koichi Okada
浩一 岡田
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP21033581A priority Critical patent/JPS58114428A/ja
Publication of JPS58114428A publication Critical patent/JPS58114428A/ja
Publication of JPH055165B2 publication Critical patent/JPH055165B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は超U!の素子作製技術等(重要なミクロンある
ーはナプξクロンルールの微細パターン形成方法に調す
るもので参る。
近都、超L8IデバイスOI1発に対する要求は益々萬
t〉、それに用りられるパターンも微細化の傾向をさら
に強めて−る。1μm程度、Toる−はそれ以下のナプ
ミクロンのパターンが必然的Kl!求されてきてbる。
このような微細パターン領域において、十分な線巾の制
御、高解像度、並びに十分なステップカバレッジを得る
ことが重要である。
ところが、ξれらはお互に排他的である。十分なステッ
プカバレッジを得るKは、厚−レジストが必要であるが
、高解像度は薄めレジストにお−て容jlK得るととが
できる。はとんど全てのレジスNU)いて、高解像度と
十分な線巾の制御を得るには、平坦な表面と薄−レジス
トであることが理想的な条件である。平坦な表面は、・
塗布され九しジストリ膜厚が一様であることを保証し、
パターンニングされたレジストの線中に変化が生じな−
0ところが、Xテップを横切るように塗布されえレジス
トの場合は、レジストの厚さに大きな変化が生じ、パタ
ーンエングされ九レジストパターンの線中等の十分の制
御を得ることは非常KIILい。
例えば、ステップの上のレジストの膜厚が薄くなりてい
る状態にシいて電子線1i11iにおいてパターンニン
グをした場合は、いわゆる近接効果によって、薄いレジ
ストの場所と厚いレジストの場所においてパターンニン
グ形状が異ることはよく知られている。これらの問題を
解決するために、込わゆる多層膜レジスト技術が試みら
れている。代表的なものを第一図に示す0例えば197
91$に発行された刊行物ジャーナル・オブ・バキ轟つ
ム・サイエンス・アンド・テクノロジー(Journa
l ofVacuuzn 8cieace and〒e
chnology )s第16咎伊第6号、 1620
〜1624買に同様の図が載っている。
(1) 8iウエハー1上に膜厚2〜3μmの厚膜の7
オトレジスト2がスピンコーティングされる。厚さ0.
1μmの中間層である8i0.膜3が、厚いレジスト2
上にプラズマデポジットされる。ネガの1μm厚高感度
X線レジストが8i0,3上に形成される。X線露光に
よって最上層であるX!Iレジストが露光され、3J像
後、最終膜厚0.45μmのレジストパターン4が得ら
れる。(2)レジストパターン4をマスクとして、8i
0.膜3がCHF、ガスを用−九反応性イオンエツチン
グによってエツチングされ。
中間マスクである8i0.パターン5が形成される。
(3) Bi O,パターン5をマスクトシて、厚いレ
ジスト2が0.ガスを用いた反応性イオンエツチングに
よりて、エツチングされ厚iレジストパターン6が形成
される。このような多層膜技術は次のような特長を有し
前述の課題に対する−りの処決を与える。厚iレジスト
膜の塗*によって、Si基板上の1μms度の凹凸に影
響されなi平坦なレジスト面を得ることができる。最上
層のレジストとしては、薄i中間層をドライエッチする
際の耐性さえ持てば十分であるので、膜厚をかなシ薄く
(例えば1000〜4000A番)できる。薄いレジス
トの場合は、帥述したように微細パターンの形成がよシ
容易である0例えば電子線描画の場合、膜厚O薄^高解
度しジス) (PMMA等)を用いれば、近接効果の影
響が少くなるので、ナプ電クロン領域の微細パターンの
形成も容易に行うことができる。またこのとき、下地が
厚−レジスト面であることは。
該基板からの反射電子の影響が低減され、近接効果が軽
減されるので、微細パターンの形成にとって有利である
しかしながら、このような従来技術は次のような欠点を
有してiる。それは中間マスクとして絶縁膜である8i
0□膜・を用−てiることである。IIA縁膜である九
めに、電子、イオン等のチャージアップが生じる。最上
層のレジストのパターンニングには、微細パターン描画
に最も適した電子線露光法が使われることが多い、電子
線露光の際に8i0、膜に電子のチャージアップが生じ
ると、それらの余剰の電子によりてレジストKJII1
1.架橋等の反応が起り、パターンニンダの精度(特に
微細パターンの精度)を損うこととなる。さらに、中間
マスクを用−てドライエツチング法によって、最下層の
厚いレジストパターンを形成するときKも問題が生じる
。ドライエツチングとしては異方性エツチングが可能な
反応性イオンエツチング、イオンビームエツチング等が
採用されるが、これらのエツチングにシいてはイオンが
主要な役割を演じる。イオンであるから、絶縁膜である
Sin、膜でのチャージアップが起9.パターン加工精
度が悪くなる。すなわちマスクにチャージアップが生じ
ると、ll射されるイオンの軌道に影響を与えノくター
ン加工精度を低下させる。この効果はq#に微細の隣接
パターン間で大であ)1重大な問題点であると言わざる
を得な−0 本発明者達は、従来技術の上記の欠点を除去するために
9次の新技術を試み九、構成けはぽ第1図と同様である
が、絶縁膜O中間層の代シに、金属膜を導入することを
検討した。実施した一例を同じく第1図を参照して説明
する。 (1) 8iクエ/1−1上に、厚膜(1μm
以上)のポリイミド膜2をスピン塗布し、250°C以
上の高温ベーキング処理をする。ポリイミド°膜上全面
にム!3を1000〜2000 A真空蒸着する。割膜
上に電子線露光用レジスト、例えばPMMAをスピン塗
布し、電子線露光によりて必要なレジストパターン4を
得る。
(匂レジストパターン4をマスクとして9反応性スパッ
タエツチング(例えばCQガスを用いる)KよってAt
 3をエツチングして、ポリイミド膜をエツチングする
丸めのAtの中間マスクパターン5を得る。(3)ムl
パターン5をマスクとして1例えば酸素イオンビームエ
ツチングによって、ポリイミドパターン6を得る。この
多層膜技術においては、金属膜であるAI膜を用−てi
るため、前述の問題点は解決できる。
ところが、上記の新プロセスを検討中に1不発―書違は
1重大な問題点がこのプロセスの中にあることを見出し
た。レジストに描画されたパターンをマスクとして9反
応性スパッタエツチングによりてムlをエツチングする
。エツチング後は9通常、 AIの化合物等からなる残
さがAIパターン部を除いたウェハー全1[iK!!i
る。このAIの残さは。
大きさ数ミクロン程度のものから極〈微細なものまで様
々であシ9点状に散在している。成分としてAIを含ん
でiるため、この後のト°ライエツチングプロセスでポ
リイミyをエツチングすると、AIの残さがマスクとし
て働き、柱状の形状をしたボリイミvが点在して残る0
本来全て取り除かれるぺき場所に残るこれらの柱状のポ
リイミドが存在しては、完全なポリイミドパターン6(
第1図)が得られたと言えないことは言うまでもない。
そこで、AIの反応性スパッタエツチングの後に、AI
の残さを除去することが必須となる。Atの残さが除去
できれば上記の柱状のポリイミドは生じないわけである
。AIの残さを除去するための方法を種々検討した結果
1通常の光学露光に用いるレジストの剥離液(Azリム
ーバー1112A )を純水で薄めたものが有効である
ことが分った。該溶液中にサンプルを浸漬して超音波洗
浄を数十秒程度施すと、AIの残さが全て除去されるこ
とが分った。ところが、このAIの残さ処理工程におい
て9次の重大な問題点が生じた。それはAIのパターン
の剥れの問題である。すなわち必要なAIのパターンが
剥れてしlv%、特に1μm以下の微細パターンKかい
てこの傾向が強いとめう結果が得られた。vスフパター
ンを構成するAIのパターンが飼れてしまっては致命的
であり9重大な問題点であると言わするを得ない。
本発明の目的は、微細パターン形成方法の一つの有力な
方法である従来の多層膜技術のチャージアップの欠点を
解消し、かつ中間金属膜マスクパターンの剥れ等を防止
し、あるiは下層の有機膜を保護した微細パターン形成
方法を提供するととKある。
本発明によれば、下地基板上に、第一層有機膜。
第一層金属属、第二層金属膜、第二層有機膜をこの順番
に形成すること、前記第二層有機膜にパターンを形成す
ること、前記パターンをマスクとして用いて前記第二層
金属膜をドライエツチングして該金属膜パターンを形成
すること、及び前記金属膜パターンをマスクとして用い
て前記第一層金属膜並びIctIl記第一層有機膜をド
ライエツチングして該エツチングパターンを形成するこ
とから成る微細パターン形成方法が得られる。
以下本発明K −p tnて実施例を示す図面を参照し
て説明する。嬉2図は、一実施例を示すドライエツチン
グ法による有機膜パターン形成プロセスである。 (1
) 81ウエハー1上に、厚膜(2μm以上)のポリイ
ミド膜2をスピン塗布し、250°C以上の高温ベーキ
ング処理をする。ポリイミド膜上全面Icc(カーボン
)[21(厚さ約500〜1000A位)。
1膜22(厚さ1000〜2000 A位)から成る二
層膜を真空蒸着する。AI膜上に電子線露光用レジスト
、例えばPMMAをスピン塗布し、電子線露光によって
必要なレジストパターン4を得る。(2J  レジスト
パターン4をマスクとして9反応性スパッタエツチング
(例えばcQ4ガスを用いる)KよってA122をエツ
チングして、ポリイミド膜をエッチ、・ングするための
AIの中間マスク23を得る。
(3) AI中間マスクパターン23をマスクトシて。
例えば酸素イオンビームエツチングによって、C(カー
ボン)Il、ボリイミジ膜をエツチングして。
ポリイミドパターン6を形成する。
例えばC614ガスを周込たAlの反応性スパッタエツ
チングによって1人!の中間マスク23を得る際に、C
(カーボン)膜は数百人エツチングされるが、未エツチ
ングのC(カーボン)膜21が数百A以上ポリイミド膜
上全面に残る。このCカーlン膜がAl1残さ処雇工l
!における地理溶液に対するボリイミ)膜の耐性を増強
するので、前述の重大な問題点であるA1の剥れを阻止
できる。ポリイミド膜は、上記のようなマスクパターン
変換プロセスにお込て非常に有用な有機膜であるが。
アルカリ溶液に対して耐性が少−ことが知られている。
前述のレジストの剥離液を雑木で薄めた残さ処理溶液も
アルカリ性であるが9本残さ処理液に対するポリイミド
膜の耐性を検討した。その結果、ポリイミド膜を残さ処
理液に浸漬し超音波洗浄した場合、ポリイミド膜がかな
りの1度に膨潤することが分った。単に純水に浸漬した
場合と比較して数倍以上の膨潤であった。しかも数十秒
狽度の浸漬時間でも相蟲な膨潤が生じることが分った。
そこで、ポリイーミド膜の残さ処理溶液に対するこのよ
うな耐性の弱さが、残さ処理時におけるAIの剥れの主
原因であろうと考え、ポリイミド膜を残さ処理溶液に対
して直接さらさないようkするためにC膜を新たにポリ
イミド膜とAI膜との関に挿入した。C膜はAIの反応
性スパッタエツチング時Kivhて、ムIK比べてはる
かにエツチング速度が遅−ので、多少のオーバエツチン
グの状態(通常のエツチング条件である)でエツチング
を終了しても、十分の厚さOC膜がポリイミド膜止金W
JK、′l!4る。C膜の効果を示したのが第3図であ
る。挿入された〇膜の厚さに対するムIF)残さ鶏履工
11におけるム1パターンの剥れの割合を示して−る0
図から、470人厚、あるいは950人厚のcgを挿入
した場合は、全くム1パターンの剥れが生じてな−こと
が分る。逆KC膜を挿入してない場合は、か&シOAI
パターンの剥れが生じていることが分る。ここで言うム
!パターンの剥れは、主として111rt*比下の黴!
iA1パターンの剥れのことであn、*象的には、ムl
パターンがポリイミド膜との接着面纒面ノからそのまt
o形状で剥れてしまう事象である。ムIパターンの剥れ
の割合が大きな巾をもってhる0rlt、観察し九多数
のチップにおける人1パターンの剥れが図のような大き
なパテツキをもって^ることを意味して−る6図で、C
膜挿入ナンプルはムl(膜厚約100OA)/CI[/
々リイミド(膜厚約1.2 fun )の構造であLC
I[無しのサンプルは この構造でC膜をぬ−た構造で
ある。を九残さ処理溶液としては1通常の光学露光に用
いるレジストの剥離液(ム2リムーバー1112ム)を
純水で1:IK薄めたものを用い、超音波洗浄の時間は
1分であった。嬉3111から、C膜挿入の効果は非常
に明白である。ムl膜、C膜という金属膜の導入によっ
てチャージアップを防止でtl、さらにC膜のAIパタ
ーン剥れO防止効果が明白であるから9本発明の目的は
達成される。なお1人!中間!スクが形成された後は1
例えと酸素イオンミリングによってC膜、ポリイミド膜
をエツチングして。
ポリイミyパターン6(第211)を得ることができる
。酸素イオンミリングにおける人l膜、C膜。
ポリイミド膜のエツチング速度は、酸素圧力2×10−
’Torrの条件KsPv%て、45A/分、760A
/分。
2500 A/分であるので、約1000 A位上の膜
厚のA1マスクで十分C膜、ポリイミド膜をエツチング
できて所望のポジイミド°パターン6を得ることができ
る。
以上の本発明OWM、llKお偽て、中間金属膜として
人1を例にとって説明してき九が、 Ti、 8i、 
MへCr等の他の金属膜を使用した場合も本発明の範囲
内である。2層構造の例としてはC膜、ムl膜の二層構
造を例にとって説明してきたが、 Ti/C,8i/C
Mo/C,Cr/C,hるiはA1 /Cr* T *
 /Cr e 81/Cr *Mo10r等の二層樽造
轡も本発明の目的にかなうことができ1本発明の範囲内
である。tえドライエツチングとしては反応性スパッタ
エツチングを例にとって説明してきたが1本発明はスI
(ツタエツチング、反応性イオンビームエツチング、イ
オンビームエーチング等のいわゆる異方性エツチングの
可能なドライエツチングを適用し友場合も本発明の範囲
内である。
さらに本発明を適用するならば、第一に超微細パターン
形成のためのより技術的に確実な微細/(ターン形成方
法を得ることができ、第二に通常ドライエッチングエI
Iにおいて生じることを制し難い残さの発生を容認した
ドライエツチング工程を含むより適用範囲の広−微細パ
ターン形成方法を得ることができ、第三に本プ霧セスを
種々のリフトオフ法、ある―は金属メッキ用の型として
用いる等の応用によって、様々の微細パターンを有する
デバイスの作製へ適用することができ、第四に特に超微
細線巾で高アスペクト比の有機膜パターンを用いる応用
分路への適用を可能とすることができる。
【図面の簡単な説明】
第1図は従来の多層構造技術を示す図、第2図は本発明
にかかる多層構造技術による微細パターン形成方法を示
した図、第3図はC膜の厚さに対するAIパターンの剥
れを示した図である。 図にお^て、lは8ゑクエハー、2は有機膜、3は8i
O3膜あるいはム1膜、4はレジストパターン膜。 5は中間マスクパターン、6は有機膜パターン。 21は蒸着C膜、22は蒸着ムl膜、23はAI中間マ
スクパターンを示す。 発I図 第′1図 楽3図 500          ノθθθ O暖の4−!ζA)

Claims (1)

  1. 【特許請求の範囲】 下地基板上に、第一層有機膜、第一層金属膜。 菖二層金属膜、第二層有機膜をこの順番に形成する工程
    と、前記第二層有機膜にパターンを形成する工1と、前
    記パターンをマスクとして用iて前記第二層金属膜をド
    ライエツチングして該金属膜パターンを形成する工程と
    、前記金属膜パターンをマスクとして用iて前記第一層
    金属膜並びに前記第一層有機膜をドライエツチングして
    骸エツチングパターンを形成する工1とを含むことを特
    徴とする微細パターン形成方法。
JP21033581A 1981-12-28 1981-12-28 微細パタ−ン形成方法 Granted JPS58114428A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21033581A JPS58114428A (ja) 1981-12-28 1981-12-28 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21033581A JPS58114428A (ja) 1981-12-28 1981-12-28 微細パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS58114428A true JPS58114428A (ja) 1983-07-07
JPH055165B2 JPH055165B2 (ja) 1993-01-21

Family

ID=16587704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21033581A Granted JPS58114428A (ja) 1981-12-28 1981-12-28 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS58114428A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107836A (ja) * 1983-10-22 1985-06-13 インターナシヨナル スタンダード エレクトリツク コーポレイシヨン パターン形成方法
JPS60147133A (ja) * 1983-12-29 1985-08-03 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体基板内に溝を形成する方法
US7731860B2 (en) 2003-04-03 2010-06-08 Microemissive Displays Limited Ion beam method for removing an organic light emitting material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107836A (ja) * 1983-10-22 1985-06-13 インターナシヨナル スタンダード エレクトリツク コーポレイシヨン パターン形成方法
JPS60147133A (ja) * 1983-12-29 1985-08-03 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 半導体基板内に溝を形成する方法
JPH0329172B2 (ja) * 1983-12-29 1991-04-23 Intaanashonaru Bijinesu Mashiinzu Corp
US7731860B2 (en) 2003-04-03 2010-06-08 Microemissive Displays Limited Ion beam method for removing an organic light emitting material

Also Published As

Publication number Publication date
JPH055165B2 (ja) 1993-01-21

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS58114428A (ja) 微細パタ−ン形成方法
KR20040106331A (ko) 플라스마 폴리머화된 전자빔 레지스트
JPS63244844A (ja) イメージ形成方法
JPS62136820A (ja) 極微細パタ−ン形成法
JPS63204724A (ja) レジストパタ−ンの形成方法
JPH0314172B2 (ja)
JPS58114433A (ja) ドライエツチング方法
JP2752022B2 (ja) 微細パターン形成方法
JPS58114427A (ja) X線マスク作製方法
JPS6066432A (ja) 微細パタ−ン形成法
JPS6074532A (ja) 微細パタ−ン形成方法
JPS59103337A (ja) パタ−ン形成方法
CN113946006A (zh) 大面积微纳米光栅及其制备方法与应用
JPS60120526A (ja) 微細パタン形成法
JPS6350018A (ja) X線マスクの製造方法
JPH0421913A (ja) パターン形成方法及びこの方法を用いて形成した薄膜磁気ヘッド
JPS60154623A (ja) 半導体装置の製造方法
JPS6052026A (ja) 微細パタ−ンの形成方法
JPS6076120A (ja) パタ−ン形成方法
JPS63136519A (ja) X線マスクの製造方法
JPH0748468B2 (ja) パタ−ン形成方法
JPH06104166A (ja) パターン形成方法
JPH0416009B2 (ja)
JPH03145118A (ja) レジストパターン形成方法