JPS58114433A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS58114433A
JPS58114433A JP21033681A JP21033681A JPS58114433A JP S58114433 A JPS58114433 A JP S58114433A JP 21033681 A JP21033681 A JP 21033681A JP 21033681 A JP21033681 A JP 21033681A JP S58114433 A JPS58114433 A JP S58114433A
Authority
JP
Japan
Prior art keywords
film
pattern
mask
polyimide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21033681A
Other languages
English (en)
Inventor
Koichi Okada
浩一 岡田
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP21033681A priority Critical patent/JPS58114433A/ja
Publication of JPS58114433A publication Critical patent/JPS58114433A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 木兄Ij!は微細パターンの形成に威力を発揮するドラ
イエツチング方法Kllするものである。
近年、集積回路はますます高密度化の方向をたどり、そ
れに用いられるパターンも微細化の傾向をさらに強めて
iる。1μa1!変、あるいはそれ以下のサブミクロン
のパターンの精度のよi加工が要求されるようkなるの
は必然の傾向であろう。
このような微細パターンの形成技術の中で、必要な金属
膜パターンある−は有機膜パターンを得るエツチング技
術は特に重要である。従来、数ミクロン以上の線巾を持
つ半導体・集積回路の製造プロセスにはケミカルエツチ
ングが行われて−たが。
ケミカルエツチングの場合はアンダーカット等の重大な
問題点があ99本質的には微細パターンの形成には不向
きである。そこで9反応性スパッタエツチング、スパッ
タエツチング、反応性イオンビームエツチング、イオン
ビームエツチング等の−わゆる異方性のドライエツチン
グ技術が、微細パターン形成用のエツチング技術として
登場してき友1反応性スパッタエツチングをIIKとっ
て説明する8反応性スパッタエツチングに$P%/&て
は。
基板面に対してほぼ垂直に入射する反応性イ會ンの効果
が大でTob、被エツチング物のエツチング形状を比較
的容易に基板面に対してはぼ喬直にするヒとができる。
かつ容易にアンダーカットの無いパターンを得るエツチ
ング条件を見出すことができる。従って反応性スパッタ
エツチングは本質的に微細パターン0影成に適してiる
。現在各所で上記ト°ライエツチング技術の精力的研究
開発が行われて込る0本発明者達も、微細パターンの形
成を目的として上記ドライエツチング技術の検討を行り
てきた。41にレジストKm画され九パターンをマスク
として、有機膜上に、金属膜パターンを形成するドライ
エツチング法にりいての詳細な検討を行ってき丸。この
ような手法は、ドライエツチングによって得られた金属
膜を中間マスクとして下層の厚膜の有機膜パターンを得
る!スフパターン変換技術等へ応用することができる。
これまでに検討してきた一実施例を第1図に示す。
(1) Siクエハー1上に、厚膜(1μm以上)のポ
リイミド膜2をスピン塗布し、250°C以上の高温ベ
ーキング処理をする。ポリイミド膜上全面に人!3を1
000〜2000人真空蒸着する。AIJ上に電子線露
光用レジスト、例えばPMMAをスピン塗布し、電子線
露光によって必要なレジストパターン4を得る。(2)
レジストパターン4をマスクとして9反応性スパッタエ
ツチング(例えば0C4ガスを用−る)KよってAl 
3をエツチングして、ポリイミド族をエツチングするた
めの人1の中間マスクパターン5を得る。(3) AI
パターン5をマスクとして9例えば酸素イオンビームエ
ツチングによって、ポリイミドパターン6を得る。反応
性スバツタエクチング等のト°ライエツチング法によっ
て有機膜上全面に形成された金属膜をエツチングして、
必要な金属の中間マスクを得ることが特徴である。前述
したように、これらのドライエツチング技術は本質的K
i&細パターンの形成に適しているから、所望の微細金
属膜パターンを得ることができる。
ところが、上記のプロセスを検討中に9本発明者達は9
重大な問題点がこのプロセスの中にあることを見出した
。レジストに描画されたパターンをマスクとして9反応
性スパッタエツチングによってA1をエツチングすると
ム1の化合物等からなる残さがAIパターン部を除vh
先ウェハー全面に残る。この人1の残さけ、大きさ数ミ
クロン@度のものから極く微細なものまで様々であり9
点状に散在している。成分としてAIを含んでいるため
この後のドライエツチングプロセスでポリイミドをエツ
チングすると、Alo残さがマスクとして働き、柱状の
形状をしたポリイミドが点在して残る。
本来全て取り除かれるべき場所に残るこれらの柱状のポ
リイミドが存在しては、完全なポリイミドパターン6(
第1図)が得られたと言えないことは言うまでもな−。
そこで1人1の反応性スパッタエツチングの後に、A1
o残さを除去することが必須となる。ムIC)@さが除
去できれば上記の柱状のポリイミドは生じないわけであ
る。AIの残さを除去するための方法を種々検討した結
果1通常の光学露光に用いるレジストの剥離液(AZ!
Jムーバ−1112A)を純水で薄め丸ものが有効であ
ることが分った。鉄溶液中IICtンプルを浸漬して超
音波洗浄を数十秒程度施すと、AIの残さが全て除去さ
れることが分った。ところが、このムIの残さ処理工程
にお−て9次の重大な問題点が生じた。それはム1のパ
ターンの剥れの問題である。す表わち必要なAIのパタ
ーンが剥れてしまい、4IK1μm以下の微細パターン
に$1−いてこの傾向が強いという結果が得られた。マ
スクパターンを構成するAIのパターンが剥れてしまり
ては致命的であり9重大な問題点であると言わざるを得
ない。
本発明の目的は、中間金属膜マスクパターンの剥れを防
止した本質的に微細パターンの形成に適したドライエツ
チング方法を提供することに&る。
本発明によれば、レジストに描画されたパターンをマス
クとして、有機膜上に金属膜パターンを形成するドライ
エツチング方法にお−て、前記有機膜上にあらかじめ多
層構造の前記金属膜を形成して、前記有機膜上の前記金
属膜の少くとも最下層を除いて前記金属膜をト°ライエ
ツチングして。
前記金属膜のパターンが得られた後に化学溶液地理を施
すことを特徴とするト°ライエツチング方法が得られる
以下本発明について実施例を示す図面を参照して説明す
る。第2図は、一実施例を示すドライエツチング法によ
る有機膜パターン形成プロセスである。 (118iク
エハー1上に、厚膜(7μm以上)のポリイミド膜2を
スピン塗布し、  250’C以上の高温ベーキング処
理をする。ポリイミド膜上全面/ KC膜21(厚さ約500〜1000 A位)、AI膜
22(厚さ1000〜200OA位)から成る二層膜を
真空蒸着する。ム11Lh K電子線露光用レジスト、
例えばPMMAをスピン#I11布し、電子線露光によ
って必要なレジストパターン4を得る。(2)  レジ
ストパターン4をマスクとして1反応性スパッタエツチ
ング(例えばC碕ガスを用−る)KよってA122をエ
ッチターン23をマスクとして9例えば酸素イオンビー
ムエツチングによって、C膜、ポリイミド膜をエツチン
グして、ポリイミドパターン6を形成する。新規のプロ
セスに′)vhて詳しく説明する0反応性スパッタエツ
チング等のト°ライエツチング法によって必要な金属膜
の中間マスクを得る際に。
厚い有機膜上全面にあらかじめ多層構造の金属膜を形成
することが本発明の特徴である。
例えばCG+ガスを用いたAIの反応性スパッタエツチ
ングによって、AIの中間マスク23を得る際に、C膜
は数百人エツチングされるが、未エツチングのCJII
21が数百A以上ポリイミド膜上全面に残る。このCj
lI[がA1の残さ処理工程における処理溶液に対する
ポリイミド膜の耐性を増強するので、前述の重大な問題
点であるAIの剥れを阻止できる。ポリイミド膜は、上
記のようなマスクパターン変換プロセスにおいて非常〈
有用な有機膜であるが、アルカリ溶液に対して耐性が少
−ことが知られている。前述のレジストの剥離液を純水
で薄め九残さ処理溶液もアルカリ性であるが9本残さ処
理液に対するポリイミド膜の耐性を検討した。
その結果、ポリイミド膜を残さ処理液に浸漬し超音波洗
浄した場合、ポリイミド膜がかなシの程度に膨潤するこ
とが分った。単に純水に浸漬した場合と比較して数倍以
上の膨潤であった。しかも数十秒程度の浸漬時間でも相
当な膨潤が生じることが分つえ、そこで、ポリイミド膜
の残さ処j!溶液に対するこのような耐性の弱さが、残
さ処理待におけるAIの剥れの主原因であろうと考え、
ポリイミド膜を残さ処理溶液に対して直接さらさなiよ
うKするためKC膜を新たにポリイミド膜とAI膜との
間に挿入した。C膜はAIの反応性スパッタエツチング
時において、ム1に比べてはるかにエツチング速度が遅
vhOで、多少のオーバエツチングの状態(通常のエツ
チング条件である)でエツチングを終了しても、十分の
厚さのC膜がポリイミド膜上全面に残る。C膜の効果を
示したのが第3図である。挿入され九〇膜の厚さく対す
るAI  の残さ処理工11におけるAIパターンの剥
れの割合を示している0図から、  47OA厚、ある
いは95OA厚のC膜を挿入し九場合は、全<AIパタ
ーンの剥れが生じてないことが分る。逆にC膜を挿入し
てない場合は、かな〉のムlパターンの剥れが生じてい
ることが分る。ここで言うAIパターンの剥れは。
主として1μm比下0黴JIA1ハターンの剥れのこと
であシ、現象的には、ムlパターンがポリイミド膜との
接着m(p概トらそot t oy#状で剥れてしまう
事象である。AIパターンの剥れの割合が大きな巾をも
っているのは、観察した多数のチップにおけるA1パタ
ーンの剥れが図のような大きなバラツキをもっているこ
とを意味している。図で、C膜挿入サンプルはAI (
膜厚約1000人)/C膜/ポリイミド(膜厚的1.2
μm)の構造であり、C。
膜無しのテンプルはこの構造でC膜をぬiた構造である
。tた残さ処理溶液としては1通常の光学露光に用いる
レジストの剥離液(ム2リムーバー1112A )を純
水で1:IK薄めたものを用i、超音波洗浄の時間は1
分であった。1s3図から、C膜挿入O効果は非常に明
白でアク、本発明の目的を達成できる。なお、 AI中
間マスクが形成された後は9例えば酸素イオンミリング
によってC膜。
ポリイミド膜をエツチングして、ポリイミドパターン6
(第2図)を得ることができる。酸素イオンミリングに
おけるA111.C膜、ポリイミド膜のエツチング速度
は、酸素圧力2 X 10”’Torrの条件Kl>Z
て、45A/分、760A/6.2500A/+である
ので、約1000A位上の膜厚のA1マスクで十分C膜
、ポリイミド膜をエツチングできて所望のポリイミドパ
ターン6を得ることができる。
以上の本発明の説明Ilcおiて、中間金属膜としてA
tを例にとって説明してきたが、 Ti* BbMへC
r尋の弛O金属膜を使用した場合も本発明の範囲内であ
る。多層構造の例としてはC膜、ム1mlの二層構造を
例にとって説明してきたが、 Ti/C,8i/C。
Mo/C,Cr/C,hるいはムl/Cr、 Ti/C
r、 8i/Cr。
Mo10r等の二層構造、あるいはAI/C/Cr、 
T i/C/Cry Mo/Cl0r、 8i/C/C
r等の三層以上の構造も本発明の目的kかなうことがで
き9本発明の範囲内である。ま九ト°ライエツチングと
しては反応性スパッタエツチングを例にとって説明して
きたが。
本発明はスパッタエツチング、反応性イオンビームエツ
チング、イオンビームエツチング等のいわゆる異方性エ
ツチングの可能なドライエツチングを適用した場合も本
発明の範囲内である。
さらに本発明を適用するならば、第一に所望の微細パタ
ーン形成のための堅実確実なドライエツチング技術を得
ることができ、第二に通常ドライエツチング工程におい
て生じることを制し雛い残さを容認したドライエツチン
グ技術を得る仁とができ、第三に超微細パターンの形成
可能なドライエツチング技術を得ることができる。
【図面の簡単な説明】
第1図は従来実施してきたドライエツチング工程を示す
図、第2図は本発明にかかるト°ライエッチング工程を
示す図、!13図はC膜の厚さに対すルA1ハターンの
剥れを示した図である。 図にお−て、lはSiウェハー、2はポリイミド膜、3
は蒸着At膜、4は電子lII描画されたレジストパタ
ーン、 5ハAI中f14マスクパターン、6はポリイ
ミドパターン、21は蒸着C膜、22は蒸着AIj1.
23はAI中間マスクパターンヲ示ス。 率1図

Claims (1)

  1. 【特許請求の範囲】 レジストに1!I画されたパターンをマスンとして。 有機膜上に金属膜パターンを形成するドライエツチング
    方法<>tnて、前記有機膜上Elらかじめ多層構造の
    前記金属膜を形成して、前記有機膜上の前記金属膜の少
    くとも最下層を除いて前記金属膜をト°ライエツチング
    して、前記金属膜のパターンが得られえ後に化学溶液J
    &塩を施すヒとを特徴とするドライエツチング方法。
JP21033681A 1981-12-28 1981-12-28 ドライエツチング方法 Pending JPS58114433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21033681A JPS58114433A (ja) 1981-12-28 1981-12-28 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21033681A JPS58114433A (ja) 1981-12-28 1981-12-28 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS58114433A true JPS58114433A (ja) 1983-07-07

Family

ID=16587719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21033681A Pending JPS58114433A (ja) 1981-12-28 1981-12-28 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS58114433A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6679997B2 (en) 1998-08-12 2004-01-20 Nec Compound Semiconductor Devices, Ltd. Organic insulation film formation method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596655A (en) * 1979-01-18 1980-07-23 Sharp Corp Method of fabricating semiconductor device
JPS55140231A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Manufacture of semiconductor element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596655A (en) * 1979-01-18 1980-07-23 Sharp Corp Method of fabricating semiconductor device
JPS55140231A (en) * 1979-04-18 1980-11-01 Fujitsu Ltd Manufacture of semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6679997B2 (en) 1998-08-12 2004-01-20 Nec Compound Semiconductor Devices, Ltd. Organic insulation film formation method

Similar Documents

Publication Publication Date Title
US8366947B2 (en) Method for transferring nanostructures into a substrate
JPS58114433A (ja) ドライエツチング方法
US5755947A (en) Adhesion enhancement for underplating problem
CN113512698B (zh) 一种高精度硅基掩模版及其制备方法
JP3120783B2 (ja) Ligaプロセス用マスクの作製方法
JPS58114428A (ja) 微細パタ−ン形成方法
JPH10221838A (ja) 高解像度アルミニウム・アブレーション・マスク
JPS62136820A (ja) 極微細パタ−ン形成法
JPS5968745A (ja) X−線リトグラフイによりパタ−ンをラツカ−層に形成するマスクおよびその製造方法
JPS58114427A (ja) X線マスク作製方法
JPS6318631A (ja) パタン形成法
JP2008244323A (ja) ステンシルマスク
KR0165523B1 (ko) 미세형 관통 구조의 가공방법
KR101818592B1 (ko) 미세 세라믹 패턴 형성 방법
JPS5816545A (ja) 半導体装置の製造方法
JP2002014027A (ja) 引出電極の作製方法
Krzanowski et al. Novel Composite Coatings With 3D Coating Architectures for Tribological Applications Fabricated Using Semiconductor Patterning Processes
JPH10178018A (ja) 半導体装置の製造方法
JPS6074532A (ja) 微細パタ−ン形成方法
KR100252757B1 (ko) 금속패턴 형성방법
JPS59197135A (ja) 微細パタ−ン作製方法
JPS593953A (ja) 半導体装置の製造方法
JPH0416009B2 (ja)
JPH02271625A (ja) ウエットエッチング方法
JPS634700B2 (ja)