JPS6074532A - 微細パタ−ン形成方法 - Google Patents

微細パタ−ン形成方法

Info

Publication number
JPS6074532A
JPS6074532A JP18196283A JP18196283A JPS6074532A JP S6074532 A JPS6074532 A JP S6074532A JP 18196283 A JP18196283 A JP 18196283A JP 18196283 A JP18196283 A JP 18196283A JP S6074532 A JPS6074532 A JP S6074532A
Authority
JP
Japan
Prior art keywords
etching
thin film
film
alumina
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18196283A
Other languages
English (en)
Inventor
Hideki Fujiwara
英樹 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18196283A priority Critical patent/JPS6074532A/ja
Publication of JPS6074532A publication Critical patent/JPS6074532A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はパターン形成方法、特に、スピンコードにより
形成した薄膜をマスクにした微細バター(1) ン形成方法に関する。
(2)技術の背景 従来のパターン形成方法は、フォトマスクを通して露光
・現像して得られたレジストパターンをマスクにしてそ
の下地層をエツチングするものであった。そしてこの場
合のエツチング方法としては、エツチング液を用いるウ
ェット・エツチングと、円筒型プラズマ、平行平板型プ
ラズマ(いわゆるリアクティブ・イオン・エツチング)
によるエツチングやイオン・ミリング等のドライ・エツ
チングが用いられている。最近は集積回路(IC)、バ
ブルメモリの集積度の増加に伴い、パターン寸法の制御
が困難なウェット・エツチングや円筒型プラズマ・エツ
チングは行われなくなり、もっばらりアクティブ・イオ
ン・エツチング(フレオン系のガスによるシリコン(S
t)化合物のエツチング)や、イオン・ミリング(アル
ミニウム/#l、ニッケル/鉄合金等のエツチング)が
行われている。
(3)従来技術と問題点 (2) ところが上述したエツチング方法では、マスクであるフ
ォトレジストもエツチングされるため、レジストが薄い
場合は、その下地パターンにテーパがつくことが経験さ
れた。
第1図を用いて説明すると、例えば二酸化シリコン(5
iO2)層2上に形成されたニッケル(Ni)/鉄(F
e)合金層1を例えばイオン・ミリングでエツチングす
る場合、レジスト3の厚さが薄いと破線4で示す如くレ
ジスト3が削られ所望のマスクパターン幅が確保できな
くなり、その結果同図fblに示す如く形成されたパタ
ーン5にテーパ6がつく。
エツチングにより形成されたパターンに上記の如くテー
パがつくのを防止するため、レジストの膜厚を厚くする
方法がとられていた。例えば上述したニッケル/鉄合金
層1のエツチングにおいて、合金属1の厚さが4500
人ある場合、Azフォトレジスト(シプレー社のポジ型
レジスト)を用いると8000〜9000人もの膜厚が
必要であった。
しかし上述の如くレジストが厚いと、レジスト(3) の解像度が低下し、膜厚と同程度の1μmまたはそれ以
下の寸法をもつパターンの形成が困難となり高築積化が
達成できない問題があった。また膜厚が厚いと露光時間
および現像時間が増大する欠点もある。
(4)発明の目的 本発明は上記従来の問題点に鑑み、エツチングのマスク
となるレジスト膜を厚くすることなく微細パターンが形
成されうる方法を提供することを目的とする。
(5)発明の構成 そしてこの目的は本発明によれば、アルミニウムを含ん
だ有機化合物の溶液を試料上に塗布して塗布膜を設けた
後、当該塗布膜を処理してアルミナ層とし、次いで上記
アルミナ層のエツチングにより形成したパターンをマス
クとして試料をエツチングすることを特徴とする微細パ
ターン形成方法を提供することによって達成され、また
上記塗布膜を酸素雰囲気中で熱処理することによりアル
ミナ層とすることまたは酸素プラズマ・エラチン(4) グによりアルミナ層とすることを特徴とする上記微細パ
ターン形成方法を提供することによって達成される。
(6)発明の実施例 本願の発明者はアルミナ(^1203)の耐ドライ・エ
ツチング性の優れた点に着目し、アルミナの薄膜をマス
クとして使用するパターン形成方法を開発した。以下本
発明実施例を二酸化シリコンおよびニッケル/鉄合金の
エツチングの場合について図面により説明する。
先ず、第2図を参照して試料が二酸化シリコンの場合の
エツチングにおける実施例を処理手順に従い項目別に説
明する。
■例えば半導体基板11に形成された二酸化シリコン膜
12上に、アルミニウムを含む有機溶媒、例えば PI
ロ力ップラー(日立化成社の製品)をスピンコード法に
よる重ね塗りで約200人の厚さに塗布する。
■酸素雰囲気中で例えば350℃、1時間の熱処理をし
てアルミナの薄膜13を形成する(同図(a))。
(5) ■フォトレジストを1000人の厚さに塗布し、通常の
技術でフォトマスクを通して露光、現像してレジストパ
ターン14を形成する(同図(bl )。
■イオン・ミリングまたはアルゴン(Ar)スパッタリ
ング・エツチングによりアルミナ薄膜13をエツチング
する(同図(C))。このときレジストパターン14も
エツチングされて薄くなる。
■レジストパターン14の下に残ったアルミナ薄膜13
をマスクにしてフレオン(CPりガスによるリアクティ
ブ・イオン・エツチングで二酸化シリコン膜12をエツ
チングする(同図(d))。この処理で残るアルミナ薄
膜13は絶縁物であり薄いから、そのまま残しておいて
も支障はない。
上述した如くアルミナ薄膜13が項目■のエツチングの
時にエツチングされないため、200〜300人のアル
ミナ薄膜の場合、項目■のフォトレジスト14を100
0人程度にまで薄くすることができ、微細なパターンを
精度良く形成することが可能である。
上記Plロカソプラーはアルミニウム・キレート(6) のトルエン溶液であり、熱処理後100〜200人の膜
厚になる。項目■における熱処理温度はアルミニウムの
融点より下であれば、上記の350℃の温度に限定され
ない。
次に第3図を参照して試料がニッケル/鉄合金である場
合のエツチングにおける実施例を説明する。本実施例に
おいてはニッケル/鉄合金の磁気特性に影響を与えない
ようにするため、熱処理以外でアルミナ膜を形成する。
■例えば二酸化シリコン膜21上に電子ビーム蒸着法に
よりニッケル/鉄合金層22およびチタン(Ti)層2
3を連続蒸着により形成する。
■前記PIQカップラーまたはアルミニウム・イソプロ
ピレートのトルエン溶液などのアルミニウム含有溶液を
スピンコード法によってチタン膜23上に塗布する。
0円筒型プラズマ・エツチング装置を用いて酸素プラズ
マ処理を行い、塗布したアルミニウム含有溶液から溶媒
を飛散させアルミナ層24を形成する。
(7) ■アルミナ層24上にフォトレジストを塗布し、レジス
トパターン25を形成する(同図(a))。
■イオン・ミリングまたはスパッタ・エツチングにより
レジストパターン25をマスクとしてアルミナ層24を
エツチングする(同図(b))。
■フレオン(CHl)ガスによるリアクティブ・イオン
・エツチングによりアルミナ層24をマスクとしてチタ
ン層23をエツチングする(同図(C))。
■イオン・エツチングレートの小なるチタン層23をマ
スクにしてニッケル/鉄合金層22をイオン・ミリング
でエツチングする(同図(d))。
■必要ならばニッケル/鉄合金層22上のチタン23を
フレオンガスによるリアクティブ・イオン・エツチング
で除去する。
上述した如く本実施例においても、項目■におけるフォ
トレジスト25を薄くすることができるので、精度の良
いレジストパターンを得ることができ、微細パターンを
形成することが可能になる。
(7)発明の効果 以上詳細に説明した如く本発明によれば、耐ド(8) ライ・エツチング性の良いアルミナ薄膜をマスクに用い
ることにより、マスクパターン形成を行うフォトレジス
トの膜厚を従来に比べ大いに薄くすることができ、その
結果1μm以下、例えば0.8μm程度の微細パターン
を精度良く形成することができるため半導体装置の築積
度の向上および信頼性向上に効果大である。
【図面の簡単な説明】
第1図は従来のパターン形成方法を示す半導体装置要部
の断面図、第2図および第3図は本発明に係わるパター
ン形成方法を示す半導体装置要部の断面図である。 1、5.22−−・ニッケル/鉄合金層、2、12.2
1−一・二酸化シリコン膜、3、14.25・−フォト
レジスト膜、13、2t−−アルミナ層、23−チタン
層(9)

Claims (1)

  1. 【特許請求の範囲】 +11アルミニウムを含んだ有機化合物の溶液を試料上
    に塗布して塗布膜を設けた後、当該塗布膜を処理してア
    ルミナ層とし、次いで上記アルミナ層のエツチングによ
    り形成したパターンをマスクとして試料をエツチングす
    ることを特徴とする微細パターン形成方法。 (2)上記塗布膜を酸素雰囲気中で熱処理することによ
    りアルミナ層とすることを特徴とする特許請求の範囲第
    1項記載の微細パターン形成方法。 (3)上記塗布膜を酸素プラズマ・エツチングによりア
    ルミナ層とすることを特徴とする特許請求の範囲第1項
    記載の微細パターン形成方法。
JP18196283A 1983-09-30 1983-09-30 微細パタ−ン形成方法 Pending JPS6074532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18196283A JPS6074532A (ja) 1983-09-30 1983-09-30 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18196283A JPS6074532A (ja) 1983-09-30 1983-09-30 微細パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6074532A true JPS6074532A (ja) 1985-04-26

Family

ID=16109908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18196283A Pending JPS6074532A (ja) 1983-09-30 1983-09-30 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6074532A (ja)

Similar Documents

Publication Publication Date Title
US4533624A (en) Method of forming a low temperature multilayer photoresist lift-off pattern
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US4088490A (en) Single level masking process with two positive photoresist layers
US4218532A (en) Photolithographic technique for depositing thin films
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4687730A (en) Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition
JPS5851412B2 (ja) 半導体装置の微細加工方法
US4259369A (en) Image hardening process
JPS6074532A (ja) 微細パタ−ン形成方法
JPS63204724A (ja) レジストパタ−ンの形成方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JP2937537B2 (ja) パターン形成方法
JPS58114428A (ja) 微細パタ−ン形成方法
JPS61151533A (ja) リフトオフ・パタ−ン形成法
JPS63254728A (ja) レジストパタ−ンの形成方法
JP2752022B2 (ja) 微細パターン形成方法
JPS59103337A (ja) パタ−ン形成方法
JPS6066432A (ja) 微細パタ−ン形成法
KR100252757B1 (ko) 금속패턴 형성방법
JPS6151414B2 (ja)
JPH0821574B2 (ja) パタ−ン形成方法
JPH0748468B2 (ja) パタ−ン形成方法
JPS6295856A (ja) 金属パタ−ン形成方法
JPH0421913A (ja) パターン形成方法及びこの方法を用いて形成した薄膜磁気ヘッド
JPS58207632A (ja) 半導体デバイスの製造方法