JP2937537B2 - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JP2937537B2 JP2937537B2 JP10740791A JP10740791A JP2937537B2 JP 2937537 B2 JP2937537 B2 JP 2937537B2 JP 10740791 A JP10740791 A JP 10740791A JP 10740791 A JP10740791 A JP 10740791A JP 2937537 B2 JP2937537 B2 JP 2937537B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- processed
- forming
- silicon
- containing polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子製造におい
て、多層レジスト構造を用いて半導体基板上の被加工膜
にパターンを形成する方法、とくに多層レジスト構造の
下層膜を酸素ガスのＲＩＥによりパターン形成する方法
に関するものである。
て、多層レジスト構造を用いて半導体基板上の被加工膜
にパターンを形成する方法、とくに多層レジスト構造の
下層膜を酸素ガスのＲＩＥによりパターン形成する方法
に関するものである。
【０００２】
【従来の技術】半導体素子の製造において回路パターン
の露光または描画法の高い解像度を充分利用するために
レジストとして多層構造が用いられている。ＲＩＥパタ
ーン転写法による２層レジスト構造を用いたプロセスは
例えば、ソリッドステートテクノロジイ（Ｓｏｌｉｄ
Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ）／日本版，１９８
５年１０月，ｐ．５２〜５７に示されており、これを図
２で説明する。
の露光または描画法の高い解像度を充分利用するために
レジストとして多層構造が用いられている。ＲＩＥパタ
ーン転写法による２層レジスト構造を用いたプロセスは
例えば、ソリッドステートテクノロジイ（Ｓｏｌｉｄ
Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ）／日本版，１９８
５年１０月，ｐ．５２〜５７に示されており、これを図
２で説明する。
【０００３】図２において、面上に被加工膜2 が形成さ
れた半導体基板１を準備し、この被加工膜2 の上に下層
膜3 を塗布・成膜する。必要な熱処理を施した後、この
下層膜3 上に上層膜4 を塗布・成膜する（図２
（ａ））。次に露光及び現像処理を経て、この上層膜4
をパターン化して上層膜4aを得る（図２（ｂ））。
れた半導体基板１を準備し、この被加工膜2 の上に下層
膜3 を塗布・成膜する。必要な熱処理を施した後、この
下層膜3 上に上層膜4 を塗布・成膜する（図２
（ａ））。次に露光及び現像処理を経て、この上層膜4
をパターン化して上層膜4aを得る（図２（ｂ））。
【０００４】その後前記パターン化された上層膜4aをマ
スクとして、酸素プラズマ処理（以下Ｏ2 ＲＩＥ処理と
記す）により下層膜3 をエッチング加工し、パターン化
された下層膜3aを得る（図２（ｃ））。
スクとして、酸素プラズマ処理（以下Ｏ2 ＲＩＥ処理と
記す）により下層膜3 をエッチング加工し、パターン化
された下層膜3aを得る（図２（ｃ））。
【０００５】以上の処理により被加工膜2 に必要なレジ
ストパターンが形成されたことになる。
ストパターンが形成されたことになる。
【０００６】
【発明が解決しようとする課題】ここで、高性能な半導
体装置を製造するためには、半導体装置の一部分となる
被加工膜2 を精度よく加工することが必須であるが、そ
のためにはマスクとなる下層膜3 を精度よくパターン化
する必要がある。
体装置を製造するためには、半導体装置の一部分となる
被加工膜2 を精度よく加工することが必須であるが、そ
のためにはマスクとなる下層膜3 を精度よくパターン化
する必要がある。
【０００７】このため前記Ｏ2 ＲＩＥ処理においては異
方性を高めた条件、すなわちスパッタ効果を導入したエ
ッチング条件が必要である。したがって、上述の方法で
はＯ2 ＲＩＥ処理による下層膜3 のエッチング終了時点
で下層膜厚３やＯ2 ＲＩＥ速度のパラツキにより被加工
膜2 ２も部分的に酸素プラズマにさらされ、かつスパッ
タされることになる。
方性を高めた条件、すなわちスパッタ効果を導入したエ
ッチング条件が必要である。したがって、上述の方法で
はＯ2 ＲＩＥ処理による下層膜3 のエッチング終了時点
で下層膜厚３やＯ2 ＲＩＥ速度のパラツキにより被加工
膜2 ２も部分的に酸素プラズマにさらされ、かつスパッ
タされることになる。
【０００８】被加工膜がスパッタされると、図３（ａ）
のようにレジストパターン側壁には被加工膜構成成分と
酸素の反応生成物5 が付着することになる。被加工膜2
がシリコン，ポリシリコンあるいはシリコン酸化膜等の
場合には、上記側壁に付着する反応生成物5 はシリコン
酸化膜系の物質であり、被加工膜の加工処理後、不要と
なったレジストとともに、比較的容易に除去ができる。
しかしながら、被加工膜2 がタングステン，アルミニウ
ムあるいはそれらを含む合金の場合には、レジストパタ
ーン側壁に付着する反応生成物5 は化学的に強固な物質
であるため、通常のレジスト除去薬品では除去できず、
図３（ｂ）のように半導体基板上に残留してしまうこと
があり、半導体装置製造工程の障害となっていた。
のようにレジストパターン側壁には被加工膜構成成分と
酸素の反応生成物5 が付着することになる。被加工膜2
がシリコン，ポリシリコンあるいはシリコン酸化膜等の
場合には、上記側壁に付着する反応生成物5 はシリコン
酸化膜系の物質であり、被加工膜の加工処理後、不要と
なったレジストとともに、比較的容易に除去ができる。
しかしながら、被加工膜2 がタングステン，アルミニウ
ムあるいはそれらを含む合金の場合には、レジストパタ
ーン側壁に付着する反応生成物5 は化学的に強固な物質
であるため、通常のレジスト除去薬品では除去できず、
図３（ｂ）のように半導体基板上に残留してしまうこと
があり、半導体装置製造工程の障害となっていた。
【０００９】
【課題を解決するための手段】本発明は、多層レジスト
構造の下層膜をＯ2ＲＩＥ処理によりパターン形成する
方法における上記障害を除去するため被加工膜上にシリ
コン含有ポリマを塗布・成膜し、その後従来方法と同様
に下層膜及び上層膜を順次形成するようにしたものであ
る。
構造の下層膜をＯ2ＲＩＥ処理によりパターン形成する
方法における上記障害を除去するため被加工膜上にシリ
コン含有ポリマを塗布・成膜し、その後従来方法と同様
に下層膜及び上層膜を順次形成するようにしたものであ
る。
【００１０】
【作用】シリコン含有ポリマ層は酸素と反応するとシリ
コン酸化膜となる。この酸化膜はスパッタにより付着す
る膜と同じ成分となる。前述のようにこれは容易に除去
可能であり、半導体基板上に残留することがない。
コン酸化膜となる。この酸化膜はスパッタにより付着す
る膜と同じ成分となる。前述のようにこれは容易に除去
可能であり、半導体基板上に残留することがない。
【００１１】
【実施例】図１は本発明の実施例を示す工程順に示す断
面図であり、以下詳細に説明する。
面図であり、以下詳細に説明する。
【００１２】被加工膜32が形成された半導体基板31を準
備し、シリコン含有ポリマ33として例えばＰＡＣＳ（ポ
リ（アリル−クロロメチル シルセスケ／オキサン）Ｐ
ｏｌｙ（ａｌｌｙｌ−ｃｈｌｏｒｏｍｅｔｈｙｌ ｓｉ
ｌ（ｓｅｓｇｕｅ）ｏｘａｎｅ））を０．０５〜０．１
μｍの厚さに回転塗布する。次に下層膜34として有機ポ
リマＨＰＲ−２０４（商品名）を０．３〜２．０μｍの
厚さに回転塗布し、しかる後上層膜35としてＰＡＣＳを
０．１〜０．５μｍの厚さに回転塗布し図１（ａ）の構
造を得る。
備し、シリコン含有ポリマ33として例えばＰＡＣＳ（ポ
リ（アリル−クロロメチル シルセスケ／オキサン）Ｐ
ｏｌｙ（ａｌｌｙｌ−ｃｈｌｏｒｏｍｅｔｈｙｌ ｓｉ
ｌ（ｓｅｓｇｕｅ）ｏｘａｎｅ））を０．０５〜０．１
μｍの厚さに回転塗布する。次に下層膜34として有機ポ
リマＨＰＲ−２０４（商品名）を０．３〜２．０μｍの
厚さに回転塗布し、しかる後上層膜35としてＰＡＣＳを
０．１〜０．５μｍの厚さに回転塗布し図１（ａ）の構
造を得る。
【００１３】次に電子ビーム露光技術により必要な部分
を選択的に露光し、現像処理を経て、上層膜35をパター
ン化し、パターン化された上層膜35a を得る（図１
（ｂ））。
を選択的に露光し、現像処理を経て、上層膜35をパター
ン化し、パターン化された上層膜35a を得る（図１
（ｂ））。
【００１４】この後、前記上層膜35a をマスクとしてＯ
2 ＲＩＥ技術により下層膜34をエッチング処理をし、パ
ターン化された下層膜34a を得るがこのときシリコン含
有ポリマ33も酸素プラズマにさらされ、スパッタされる
ため、シリコン酸化膜系の物質が付着膜36としてパター
ン化された下層膜34a 及び上層膜35a の側壁に形成され
る（図１（ｃ））。
2 ＲＩＥ技術により下層膜34をエッチング処理をし、パ
ターン化された下層膜34a を得るがこのときシリコン含
有ポリマ33も酸素プラズマにさらされ、スパッタされる
ため、シリコン酸化膜系の物質が付着膜36としてパター
ン化された下層膜34a 及び上層膜35a の側壁に形成され
る（図１（ｃ））。
【００１５】この状態で被加工膜32をエッチング処理し
パターン化された被加工膜32a を得る（図１（ｄ））。
パターン化された被加工膜32a を得る（図１（ｄ））。
【００１６】しかる後、不要となったシリコン含有ポリ
マ33a 下層膜34a および上層膜35a を除去するため濃硝
酸あるいは濃硫酸と過酸化水素水の混合液に浸漬する
が、いずれも有機物であるため容易に除去される。また
付着物36はシリコン含有ポリマが酸素によりスパッタさ
れた構造的に弱い物質であるため前記不要となった有機
膜除去工程で同時に除去され、図１（ｅ）を得ることが
できる。
マ33a 下層膜34a および上層膜35a を除去するため濃硝
酸あるいは濃硫酸と過酸化水素水の混合液に浸漬する
が、いずれも有機物であるため容易に除去される。また
付着物36はシリコン含有ポリマが酸素によりスパッタさ
れた構造的に弱い物質であるため前記不要となった有機
膜除去工程で同時に除去され、図１（ｅ）を得ることが
できる。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、被加工膜の直上にシリコン含有ポリマを形成した
ので、下層膜のＯ2 ＲＩＥ処理時に、スパッタによる被
加工膜の除去困難な物質の付着を防止でき、かつシリコ
ン含有ポリマが有機物であるため、通常の有機物処理工
程で除去できるという効果をもつ。
れば、被加工膜の直上にシリコン含有ポリマを形成した
ので、下層膜のＯ2 ＲＩＥ処理時に、スパッタによる被
加工膜の除去困難な物質の付着を防止でき、かつシリコ
ン含有ポリマが有機物であるため、通常の有機物処理工
程で除去できるという効果をもつ。
【００１８】さらに上述したシリコン含有ポリマ，下層
膜及び上層膜は通常の回転塗布装置により連続処理の実
現が可能である。
膜及び上層膜は通常の回転塗布装置により連続処理の実
現が可能である。
【図面の簡単な説明】
【図１】本発明に係るパターン形成の工程を示す断面図
である。
である。
【図２】従来方法によるパターン形成の工程を示す断面
図である。
図である。
【図３】図１における下層膜Ｏ2 ＲＩＥ時に被加工膜が
スパッタされてパターン側壁に付着する物質の状態を示
す断面図である。
スパッタされてパターン側壁に付着する物質の状態を示
す断面図である。
３１ 半導体基板 ３２ 被加工膜 ３３ シリコン含有ポリマ ３４ 下層膜 ３５ 上層膜 ３６ スパッタリングによる付着物
Claims (2)
- 【請求項１】 半導体基板上に金属あるいは金属合金か
らなる被加工膜を形成する工程と、 前記被加工膜直上にシリコン含有ポリマー層を形成する
工程と、 前記シリコン含有ポリマー層上に下層膜を形成する工程
と、 前記下層膜上に上層レジスト膜を形成する工程と、 前記上層レジスト膜を所定形状にパターニングする工程
と、 前記上層レジスト膜をマスクとして前記下層膜をリアク
ティブイオンエッチングする工程と、 前記上層レジスト膜および下層膜をマスクとして前記被
加工物をエッチングする工程とを有することを特徴とす
るパターン形成方法。 - 【請求項２】 前記下層膜をリアクティブイオンエッチ
ングする工程は酸素を用いたリアクティブイオンエッチ
ングであることを特徴とする請求項１に記載のパターン
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740791A JP2937537B2 (ja) | 1991-05-13 | 1991-05-13 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10740791A JP2937537B2 (ja) | 1991-05-13 | 1991-05-13 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335644A JPH04335644A (ja) | 1992-11-24 |
| JP2937537B2 true JP2937537B2 (ja) | 1999-08-23 |
Family
ID=14458368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10740791A Expired - Fee Related JP2937537B2 (ja) | 1991-05-13 | 1991-05-13 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937537B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7575853B2 (en) | 2004-04-08 | 2009-08-18 | Tdk Corporation | Method of forming thin film pattern and method of forming magnetoresistive element |
-
1991
- 1991-05-13 JP JP10740791A patent/JP2937537B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04335644A (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5812344B2 (ja) | 銅を基材とする金属パタ−ンの形成方法 | |
| JPH09321023A (ja) | 金属配線の形成方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPH0473291B2 (ja) | ||
| JPH0613357A (ja) | 半導体装置のエッチング方法 | |
| JP2902513B2 (ja) | レジストパターン形成方法 | |
| JPH05217961A (ja) | シリコンの精密加工方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JP2899542B2 (ja) | 転写マスクの製造方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPH07176501A (ja) | 半導体装置の製造方法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH055165B2 (ja) | ||
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPH0774158A (ja) | 薄膜の加工方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH08307036A (ja) | 回路のパターニング方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JP2000269220A (ja) | 半導体装置の製造方法 | |
| JPH04250624A (ja) | パターン形成方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH07122534A (ja) | 白金のエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |