JPH0473291B2 - - Google Patents

Info

Publication number
JPH0473291B2
JPH0473291B2 JP58225681A JP22568183A JPH0473291B2 JP H0473291 B2 JPH0473291 B2 JP H0473291B2 JP 58225681 A JP58225681 A JP 58225681A JP 22568183 A JP22568183 A JP 22568183A JP H0473291 B2 JPH0473291 B2 JP H0473291B2
Authority
JP
Japan
Prior art keywords
film
etched
pattern
carbon film
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58225681A
Other languages
English (en)
Other versions
JPS60117723A (ja
Inventor
Hideki Fujiwara
Niwaji Majima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58225681A priority Critical patent/JPS60117723A/ja
Publication of JPS60117723A publication Critical patent/JPS60117723A/ja
Publication of JPH0473291B2 publication Critical patent/JPH0473291B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
(a) 発明の技術分野 本発明はドライエツチングを用いる微細パター
ンの形成方法に関する。 (b) 技術の背景 近年半導体IC,LSIなどの半導体素子,磁気バ
ブルメモリ素子、表面弾性波素子など電子回路素
子は小形化と高密度化が益々進んでおり、単位素
子寸法およびパターン幅は極度に微細化してい
る。 こゝでこれら回路素子の形成には薄膜形成技術
と写真蝕刻技術(ホトリソグラフイ)が用いられ
ている。 すなわち半導体,磁性体,誘電体などの結晶基
板上にエピタキシヤル成長或いはヘテロエピタキ
シヤル成長を行うか或は真空蒸着,スパツタなど
の方法により金属や絶縁物からなる薄層を形成し
ホトレジストとエツチングとを用いる写真蝕刻技
術により基板或は基板上の薄層を選択エツチング
して微細パターンを形成している。 こゝでホトレジストは光照射によつて重合,分
解などが行われ、現像液に対して溶解度の差異を
生ずるのを利用してマスクパターンを形成するも
のであり、光照射部が現像液に不溶となるネガ型
と光照射部が可溶となるポジタイプがある。 次にホトレジストにより形成されたマスクパタ
ーンを用いて基板或は基板上の薄層を選択エツチ
ングする方法として当初はエツチング液を使用す
る化学エツチングが用いられていたがサイドエツ
チング現像を伴うため微細パターンの形成には不
適当であり、これに代つてイオンエツチングなど
方向性を備えたドライエツチングが使用されるよ
うになつた。 本発明はホトレジストとドライエツチングとを
用いる微細パターン形成法に関するものである。 (c) 従来技術と問題点 現在半導体ICや磁気バブルメモリ素子は高密
度化が要求されている結果としてパターン幅が
1μm以下の導体パターン或は駆動パターンの形成
が必要である。 従来のパターン形成方法は被処理基板上に塗布
するレジストとしてAZマイクロポジツト
(Shipley社)やOFPR(東京応化)のような高解
像ポジ型レジストを用いると共にイオンエツチン
グを行つて所望のパターンを形成していた。 しかしパターン幅が1μm以下の所謂サブミクロ
ンパターンの形成はそれ自体困難であるうえ、さ
らに、これらの導体パターン或は駆動パターンは
電流密度或は駆動力を維持する面から薄厚を薄く
することは許されず数千Åの膜厚を保持する必要
があるため塗布するレジストの厚さを大きくしな
ければならずパターン形成が困難になる。 以下磁気バブルメモリ(以下バブルメモリ)の
素子形成に当つてガーネツト基板上にパーマロイ
駆動パターンを形成する場合について説明する。 一例として厚さが4500Åのパーマロイ薄膜上に
ホトレジストを塗布し、ドライエツチングによつ
て微細パターンを形成するにはその上にホトレジ
ストを厚さ約9000Åと非常に厚く形成する必要が
ある。 その理由はイオンエツチングレートから算出し
たレジストの必要膜厚をパーマロイの非エツチン
グ部に形成しなければならぬ以外に現像後のレジ
ストパターンの両側に生ずる肩の部分が平面部分
よりも劇しくイオンエツチングされるためパーマ
ロイパターンが侵されテーパー状となり易い。 それ故このようなパターンの変形を避けるため
ホトレジストを厚めに塗布する必要がある。 さてホトレジスト膜の解像度は膜厚に反比例す
るのでこのように厚いホトレジスト膜を用いてサ
ブミクロンパターンを形成することは困難であ
る。 そこでホトレジスト膜を薄くする方法としては
イオンエツチングレートの小さい金属チタン
(Ti)膜をパーマロイ層の上に設けることが考え
られている。 すなわち現像処理により薄いレジストパターン
を形成後フレオン(CF4)系のガスを用いてTi膜
をプラズマエツチングし、次にTi膜をマスクに
してパーマロイ層をイオンエツチングする方法を
とることによりホトレジストを薄くできる。 然しTiは比較的反射率が高い材料であるため
に、この上に直接ホトレジストを塗布すると解像
度が低下するので酸化チタン(TiO2),酸化クロ
ーム(Cr2O3)などの反射防止膜を形成しなけれ
ばならぬと言う煩わしさがある。 (d) 発明の目的 本発明は厚さが厚く且つパターン幅が狭い微細
パターンを精度よく形成する方法を提供すること
を目的とする。 (e) 発明の構成 本発明の目的は、基板上の被処理膜の上に形成
されたレジスト膜を露光・現像して所望のレジス
トパターンを形成し、このレジストパターンをマ
スクとして被処理膜のドライエツチングを行うパ
ターン形成方法において、被処理膜とレジスト膜
との間に炭素膜を介在させ、レジストパターン形
成後、このレジストパターンをマスクとして炭素
膜をエツチングし、次に、この炭素膜パターンを
マスクとし、被処理膜をイオンエツチングする
か、或いは炭素膜の上に更に酸素プラズマではエ
ツチングされず、然もイオンエツチングレートの
大きな材料膜を設けるか、或いは炭素膜の上に酸
素プラズマではエツチングされず、フレオン系の
ガスでは容易にエツチング可能な材料膜を設ける
か、或いは被処理膜上に設けた炭素膜の上に酸素
プラズマによつてはエツチングされず、紫外線照
射によりイオンエツチングレートが減少する単層
或いは二層の無機材料膜を用いることを特徴とす
る微細パターンの形成方法により達成することが
できる。 (f) 発明の実施例 本発明は炭素膜のイオンエツチ・レートが極め
て小さく然も酸素プラズマにより容易にエツチン
グされることを利用して炭素膜をマスク材として
パーマロイ層のエツチングを行うものであり、こ
れによりホトレジストの膜厚を薄くすることがで
きる。 第1表は炭素(C)のイオンエツチ・レートをTi
およびパーマロイ(Ni−Fe)と比較したもので
ある。
【表】 このように炭素膜のイオンエツチ・レートは従
来のTi膜と比べても遥かに少い。 また炭素膜の反射率はTi膜と比べて遥かに低
いため反射防止膜を設ける必要がない。 第2表はパーマロイ膜上に炭素膜とTi膜を設
け、この上に高感度ホトレジスト(商品名AZマ
イクロポジツト)を9000Åの厚さに塗布し10:1
の縮少投影露光装置を用いて0.8μmのラインアン
ドスペースパターンが形成される焦点距離(フオ
ーカス)の余裕度を示している。
【表】 これから炭素膜は従来のTi膜などに較べ遥か
に余裕があることが判る。 以下磁気バブルメモリ素子の形成に際し二酸化
硅素(SiO2)で絶縁された磁性ガーネツトから
なる基板上にパーマロイの微細パターンを形成す
る実施例について説明する。 第1図Aは磁性ガーネツトからなる基板1の上
に厚さ約4500Åのパーマロイ層2を電子ビーム蒸
着法などで形成し、この上に炭素膜3を電子ビー
ム蒸着,カーボン電極相互間のアーク放電,炭化
水素の放電分解などで形成した場合の断面形状を
示している。 こゝで炭素膜3の膜厚は第1表のエツチ・レー
ト比から膜厚4500Åのパーマロイ層2を保護する
には1100Åもあれば足りる。 次に炭素膜3の上にホトレジスト4を被覆す
る。第1図Bこゝで酸素プラズマによるエツチ・
レートはホトレジストと炭素膜でほゞ同じ大きさ
であり、この例の場合、厚さ1100Åの炭素膜3を
保護するホトレジスト4の厚さは安全を見て約
3000Åとしておく。 次にホトマスクを通して露光し現像することに
よりホトレジスト4が選択的にエツチングされる
第1図C。 次にダイオードタイプのプラズマエツチング装
置を用い酸素プラズマでエツチングすることによ
りパターン形成されたホトレジスト膜がマスクと
なり炭素膜3が選択エツチングされる第1図D。 この場合マスクとして用いるホトレジスト4も
エツチングされて薄くなるが厚めに形成してある
ので残存している。 このプラズマエツチングにおいては炭素膜3に
サイドエツチングが生じないように酸素ガスの圧
力およびプラズマエツチング装置の電力を調整す
る必要がある。 次に残存しているホトレジスト4および炭素膜
3をマスクとしArガスを用いてパーマロイ層2
のイオンエツチングを行いパーマロイパターンを
形成する。第1図E。 この状態ではパーマロイ層2からなるパターン
上には炭素膜3が残存しているので不要な場合は
酸素プラズマエツチングで取り除く第1図F。 このようにパーマロイ層2の上に炭素膜3を設
ければイオンエツチングに当つてホトレジストに
比べ耐蝕性が高いのでホトレジストの膜厚を薄く
することができ、従つて解像度を上げることがで
きる。 次に更にホトレジストの膜厚を薄くする方法と
しては炭素膜3の上に酸素プラズマではエツチン
グされずイオンエツチングされ易いもの或はフレ
オン系のガスによるプラズマエツチングで取り除
ける材料を被覆すればよい。 こゝで酸素プラズマではエツチングされず一方
Arのイオンエツチ・レートの大きな物質として
は金(Au),銀(Ag),銅(Cu),白金(Pt),
鉛(Pb)などがある。 一方酸素プラズマではエツチングされずフレオ
ン(CF4)系のガスによるプラズマエツチングで
除去できる物質としては二酸化硅素(SiO2),酸
化硅素(SiO),窒化硅素(Si3N4),シリコン系
樹脂,タンタル(Ta),酸化タンタル(Ta2O5),
チタン(Ti),酸化チタン(TiO2),タングステ
ン(W),クローム(Cr)などがある。 このような材料膜を炭素膜上に設けるとこの上
に設けるホトレジストの膜厚を1000Å以下にまで
減少することができる。 次に金(Au)或は二酸化硅素(SiO2)を用い
た実施例について説明する。 第2図Aは磁性ガーネツトからなる基板1の上
に厚さ4500Åのパーマロイ層2を形成し、この上
に炭素膜3を形成した状態を示しこれは先に説明
した第1図Aの状態と変らない。 次にこの上にAu又はSiO2からなる補助膜5を
200〜300Åの厚さに形成する。第2図B。 こゝでAuは真空蒸着などの方法でまたSiO2
高周波スパツタなどの方法で形成が可能である。 次にこの上にホトレジスト4を塗布するが、こ
の場合の膜厚は500〜1000Åでよく、これに露光
と現像処理を行つてレジストパターンを形成す
る。第2図C。 次に補助膜5の組成がAuである場合はイオン
エツチング法でまたSiO2である場合はフレオン
系のガスによるプラズマエツチングで取り除く。
第2図D。 次にダイオードタイプのプラズマエツチング装
置を用い酸素ガスプラズマで炭素膜3をエツチン
グする。第2図E。 この場合Au或はSiO2からなる補助膜5は酸素
プラズマではエツチングされないのでマスク材と
して働らく。 次にArガスによるイオンエツチングを行うと
炭素膜3がマスクとして働いてパーマロイ層2が
エツチングされて微細パターンが作られる。第2
図F。 このように炭素膜3の上に補助膜5を設けると
ホトレジスト4の膜厚を更に薄くすることができ
従つて解像度を上げることができる。 次にホトレジスト4および補助膜5を設ける方
法以外に無機レジストを用いて微細パターンを形
成する方法がある。 この方法は本発明に係る炭素膜の上に酸素プラ
ズマによつてはエツチングされない硫化砒素
(As2S3),塩化銀(AgCl)と硫化砒素(As2S3
或はセレン化銀(Ag2Se)とセレン化ゲルマニウ
ム(GeSe)などの単層或は2層構成の無機レジ
ストを用いるものでこの場合は有機のホトレジス
トを用いることなく微細パターンを形成すること
ができる。 こゝで無機レジストは紫外線照射により反応が
進行して溶剤に対し不溶となることを利用してネ
ガ型のレジストを構成するものでAs2S3の例につ
いて説明すると次のようになる。蒸着法で形成し
たAs2S3膜に紫外線を照射すると構造変化が生じ
露光部は苛性ソーダ(NaoH)現像液(濃度0.03
規定)に不溶となり、またフレオン(CF4)を用
いるプラズマエツチングにおいてもエツチレート
が非露光部の1/2に減少するのでホトレジストと
して使用できる。 また2層構成をとる場合As2S3膜の上に形成さ
れるAgClの薄膜は露光により分解析出し、露光
部のエツチレートを更に減少させる効果がある。 以下本発明に係る炭素膜の上に無機レジスト膜
を設けて微細パターンを形成する実施例について
説明する。 第3図はこの工程を示すもので第1図および第
2図の実施例と同様に基板1の上に厚さ4500Åの
パーマロイ膜2をまたこの上に厚さ1100Åの炭素
膜3を形成する。第3図A。 次に炭素膜2の上に蒸着法によりAs2O3よりな
る無機レジスト膜6を500〜1000Åの厚さに形成
する。第3図B。 次にホトマスクを通して露光したる後フレオン
(CF4)ガスを用いてプラズマエツチングを行い
レジストパターンを形成する。第3図C。 次にダイオードタイプのプラズマエツチング装
置を用い酸素ガスのプラズマエツチングを行うこ
とにより炭素膜3をエツチングする。第3図D。 次にArガスにるイオンエツチングを行うこと
によりパーマロイ層2がエツチングされて微細パ
ターンが形成される。第3図E。 次にパーマロイ層2の上に残存している炭素膜
3を酸素プラズマエツチングで除く。第3図F。 このように無機レジスト6を炭素膜3と組合わ
せて用いると無機レジスト6の膜厚を500〜1000
Åと薄くできるので解像度の向上が可能となる。 なお本発明の実施においてはダイオードタイプ
のプラズマエツチングとArを用いたイオンエツ
チングの使用が必要となるがこれについて発明者
はプラズマエツチングが可能なイオンエツチング
装置の使用により同一装置でガス雰囲気を変える
だけで行うことが可能な処理方法を提案してい
る。 すなわち提案中のイオンエツチング装置は装置
内に試料台と平行に対向電極板を設け、試料台と
対向電極との間にRF周波数の電力を加える構造
をとることによりプラズマエツチングとの併用を
可能とするものである。 (g) 発明の効果 本発明は磁気バブルメモリや半導体ICで必要
な厚さが厚く且つ極めて微細なパターンを高い解
像度で形成する方法を提供するもので炭素膜を使
用しこれに酸素プラズマではエツチングされずイ
オンエツチング或はフレオン系のガスプラズマで
エツチングされる補助膜を設けるか或は無機レジ
ストを用いることによりレジストの厚さを薄くす
ることができ、これにより高い解像度で微細パタ
ーンの形成が可能となる。
【図面の簡単な説明】
第1図,第2図,第3図のA〜Fは何れも本発
明に係る微細パターン形成工程を説明する断面図
である。 図において1は基板、2はパーマロイ層、3は
炭素膜、4はホトレジスト、5は補助膜、6は無
機レジスト。

Claims (1)

  1. 【特許請求の範囲】 1 基板上の被処理膜の上に形成されたレジスト
    膜を露光・現像して所望のレジストパターンを形
    成し、該レジストパターンをマスクとして被処理
    膜のドライエツチングを行うパターン形成方法に
    おいて、 被処理膜とレジスト膜との間に炭素膜を介在さ
    せ、レジストパターンを形成した後、該レジスト
    パターンをマスクとし、酸素プラズマにより炭素
    膜をエツチングし、然る後に、炭素膜パターンを
    マスクとし、被処理基膜をイオンエツチングする
    ことを特徴とする微細パターンの形成方法。 2 被処理膜上に設けた炭素膜の上に、更に酸素
    プラズマではエツチングされず、然もイオンエツ
    チングレートの大きな材料膜を設けたことを特徴
    とする特許請求の範囲第1項記載の微細パターン
    の形成方法。 3 被処理膜の上に設けた炭素膜の上に更に酸素
    プラズマではエツチングされず、フレオン系のガ
    スで容易にエツチング可能な材料膜を設けたこと
    を特徴とする特許請求の範囲第1項記載の微細パ
    ターンの形成方法。 4 被処理膜上に設けた炭素膜の上に、酸素プラ
    ズマによつてはエツチングされず、紫外線照射に
    よりイオンエツチングレートが減少する単層或い
    は二層構造の無機材料膜を用いることを特徴とす
    る特許請求の範囲第1項記載の微細パターンの形
    成方法。
JP58225681A 1983-11-30 1983-11-30 微細パタ−ンの形成方法 Granted JPS60117723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58225681A JPS60117723A (ja) 1983-11-30 1983-11-30 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58225681A JPS60117723A (ja) 1983-11-30 1983-11-30 微細パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS60117723A JPS60117723A (ja) 1985-06-25
JPH0473291B2 true JPH0473291B2 (ja) 1992-11-20

Family

ID=16833115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58225681A Granted JPS60117723A (ja) 1983-11-30 1983-11-30 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS60117723A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639672B2 (ja) * 1988-02-01 1997-08-13 株式会社半導体エネルギー研究所 炭素膜の形成された半導体装置の作製方法
JP2617328B2 (ja) * 1988-02-01 1997-06-04 株式会社 半導体エネルギー研究所 炭素膜のエッチング方法
JPH0258221A (ja) * 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
KR950011563B1 (ko) * 1990-11-27 1995-10-06 가부시끼가이샤 도시바 반도체장치의 제조방법
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0590224A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
US6007732A (en) * 1993-03-26 1999-12-28 Fujitsu Limited Reduction of reflection by amorphous carbon
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
KR0170456B1 (ko) 1993-07-16 1999-03-30 세끼사와 다까시 반도체 장치 및 그 제조방법
JP4143785B2 (ja) * 1999-05-20 2008-09-03 信越化学工業株式会社 位相シフトマスク及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52125430A (en) * 1976-04-15 1977-10-21 Fujitsu Ltd Ion etching method
JPS57122530A (en) * 1981-01-22 1982-07-30 Nippon Telegr & Teleph Corp <Ntt> Photoetching method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52125430A (en) * 1976-04-15 1977-10-21 Fujitsu Ltd Ion etching method
JPS57122530A (en) * 1981-01-22 1982-07-30 Nippon Telegr & Teleph Corp <Ntt> Photoetching method

Also Published As

Publication number Publication date
JPS60117723A (ja) 1985-06-25

Similar Documents

Publication Publication Date Title
US4496419A (en) Fine line patterning method for submicron devices
US6811959B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JPH0473291B2 (ja)
US6100010A (en) Photoresist film and method for forming pattern thereof
US5674409A (en) Nanolithographic method of forming fine lines
US4696878A (en) Additive process for manufacturing a mask for use in X-ray photolithography and the resulting mask
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
JPH0466345B2 (ja)
JPS6211068B2 (ja)
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JP3254251B2 (ja) 凹版印刷版の製造方法
JPH01105538A (ja) フォトレジストパターン形成方法
JP2887878B2 (ja) レジストパターンの保護膜の形成方法
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
JPH05273742A (ja) 凹版印刷版の製造方法
JP2937537B2 (ja) パターン形成方法
JPH055165B2 (ja)
JP2521329B2 (ja) 半導体装置の製造方法
JP2752022B2 (ja) 微細パターン形成方法
JP2962262B2 (ja) 微細ゲート電極の形成方法
JPH05175193A (ja) 半導体装置の回路パターン形成方法
JPS61255347A (ja) ガラスマスクの製造方法
JPH0821574B2 (ja) パタ−ン形成方法
JPS593953A (ja) 半導体装置の製造方法
JPH01302350A (ja) レジストパターン形成方法