JPS6318631A - パタン形成法 - Google Patents
パタン形成法Info
- Publication number
- JPS6318631A JPS6318631A JP61162151A JP16215186A JPS6318631A JP S6318631 A JPS6318631 A JP S6318631A JP 61162151 A JP61162151 A JP 61162151A JP 16215186 A JP16215186 A JP 16215186A JP S6318631 A JPS6318631 A JP S6318631A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- film
- etching
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007261 regionalization Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 6
- 229910052738 indium Inorganic materials 0.000 claims abstract description 4
- 229910052745 lead Inorganic materials 0.000 claims abstract description 3
- 238000000992 sputter etching Methods 0.000 claims description 18
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910052758 niobium Inorganic materials 0.000 abstract description 7
- 239000002253 acid Substances 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 239000003929 acidic solution Substances 0.000 abstract 2
- 239000010955 niobium Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000002904 solvent Substances 0.000 description 6
- 230000002378 acidificating effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000474 nursing effect Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高品質、高精度の超伝導素子等のパタン形成法
に関するものである。
に関するものである。
（従来技術及び発明が解決しＬうとする問題点９第４図
は従来のパタン形成法を示すもので、（ａ）図において
基板ホルダ１４上にニオブ（Ｎｂ）５゜アルミニウム（
Ａｔ）ｔたはアルミニウム酸化物（ＡＬ、Ｏ，） ４
、ニオブ３の順序に層を形成し、てらにニオブ３の上に
パタン化されたレジスト１５全形底する（３．４，５，
１５よりなる層を第１の層という〕。次にレジストをマ
スクとしてドライエツチングを行う。しかし、造営使用
されるＣＦ、系ガスにょろりアクティブイオンエツチン
グ（ＲＩＥ）の条件（数百Ｗ、数Ｐａ ）ではニオブ（
Ｎｂ、）とアルミニウム（Ａｔ）のエツチングレートが
大きく異なる（ Ｎ’ｂ ／Ａｔ＞＞ １ ）几め、ト
ンネル層に使用されるＡｔ＠のエツチングはスパッタ効
果の大きなガス圧の低い領域で加工される。
は従来のパタン形成法を示すもので、（ａ）図において
基板ホルダ１４上にニオブ（Ｎｂ）５゜アルミニウム（
Ａｔ）ｔたはアルミニウム酸化物（ＡＬ、Ｏ，） ４
、ニオブ３の順序に層を形成し、てらにニオブ３の上に
パタン化されたレジスト１５全形底する（３．４，５，
１５よりなる層を第１の層という〕。次にレジストをマ
スクとしてドライエツチングを行う。しかし、造営使用
されるＣＦ、系ガスにょろりアクティブイオンエツチン
グ（ＲＩＥ）の条件（数百Ｗ、数Ｐａ ）ではニオブ（
Ｎｂ、）とアルミニウム（Ａｔ）のエツチングレートが
大きく異なる（ Ｎ’ｂ ／Ａｔ＞＞ １ ）几め、ト
ンネル層に使用されるＡｔ＠のエツチングはスパッタ効
果の大きなガス圧の低い領域で加工される。
ＮｂＺどのエツチングでは一般に基板ホルダ１４にステ
ンレスなどが使用されるがｓｐ、ｔｌＡ４をエツチング
するときにこのホルダ部のステンレス等もエツチングさ
れ、Ａｔ、Ｎｂとともにその粒子の一部がマスクとして
用いるレジストステンシル１５や上部Ｎｂ映３の側壁に
８として付着する（ （ｂ）図参照）。ついで（ｃ）図
に示すように、この接合部を有する基板ホルダ１４上に
絶縁層（第２の層というりとしてＳｆＯ９ｋ堆積し、つ
いで（ｄ）図に示すＪ：うにレジスト１５を取ｐ去ると
、接合部３，４．５と絶縁Ｉ−９との間にバリ８が形成
され、このバリ８を溶解して取り去ると、（ｅ）図に示
すように空隙１０が接合部と絶縁層との間に生成されて
しまう。この几め平坦時にパタン品質を著しく劣化させ
る。これらが超伝導回路としては断線や短絡の原因とな
つ之りして、素子特性に影響を与えて素子のイｇ頼性を
低下させている。
ンレスなどが使用されるがｓｐ、ｔｌＡ４をエツチング
するときにこのホルダ部のステンレス等もエツチングさ
れ、Ａｔ、Ｎｂとともにその粒子の一部がマスクとして
用いるレジストステンシル１５や上部Ｎｂ映３の側壁に
８として付着する（ （ｂ）図参照）。ついで（ｃ）図
に示すように、この接合部を有する基板ホルダ１４上に
絶縁層（第２の層というりとしてＳｆＯ９ｋ堆積し、つ
いで（ｄ）図に示すＪ：うにレジスト１５を取ｐ去ると
、接合部３，４．５と絶縁Ｉ−９との間にバリ８が形成
され、このバリ８を溶解して取り去ると、（ｅ）図に示
すように空隙１０が接合部と絶縁層との間に生成されて
しまう。この几め平坦時にパタン品質を著しく劣化させ
る。これらが超伝導回路としては断線や短絡の原因とな
つ之りして、素子特性に影響を与えて素子のイｇ頼性を
低下させている。
ホルダ部にステンレスを使用し九場合、ステンレスに異
物が混入することにエフ残査物が形成される場合が多く
、酸に溶解し難くなる。ま几ホルダ部に石英やアルミナ
等を使用した場合も残査物の主成分は石英やアルミナと
なるので酸に溶解し難い。
物が混入することにエフ残査物が形成される場合が多く
、酸に溶解し難くなる。ま几ホルダ部に石英やアルミナ
等を使用した場合も残査物の主成分は石英やアルミナと
なるので酸に溶解し難い。
（問題点’ｃＭ決するための手段〕
本発明は上記の欠点を改善するために提案されｔもので
、本発明の目的は、従来技術で製作するときに発生する
除去不可能な残査物を、基板ホルダ等の構成を改善する
こと及び、予め除去可能な側壁付着層を形成すること、
さらにエツチング時に蒸着等によって成膜を同時に行い
、除去可能な側壁付着層を形成すること等により、発生
し友残査物會化学的に除去して高精度なパタン全提供す
ることにある。
、本発明の目的は、従来技術で製作するときに発生する
除去不可能な残査物を、基板ホルダ等の構成を改善する
こと及び、予め除去可能な側壁付着層を形成すること、
さらにエツチング時に蒸着等によって成膜を同時に行い
、除去可能な側壁付着層を形成すること等により、発生
し友残査物會化学的に除去して高精度なパタン全提供す
ることにある。
上記の目的を達成するため、本発明はレジストステンシ
ルをマスクとして第１の層をイオンミリング、スパッタ
エツチング等でドライエッチングを行い、次いで第２の
層を堆積後レジストステンシルを溶解することにエフレ
ジストステンシル上の第２の層をリフトオフして、第１
の層と第２の層とからなるパタンを形成するパタン形成
法において、該第１の層の少くとも一部にドライエツチ
ングを行なった後に、該レジストステンシル及び第１の
層を損わない酸に可溶なＰｂ ＋ Ｂｌ ＋ Ｉｎ等の
材料を蒸着し、その後または同時にイオンミリング、ス
パッタエツチング等でドライエツチングを行うことｔ％
徴とするパタン形成法を発明の要旨とするものである〇
さらに本発明はレジストステンシルをマスクとして第１
の層をイオンミリング、スパッタエツチング等でドライ
エッチングを行い、次いで第２の層を堆積後レジストス
テンシルを溶解することに工りレジストステンシル上の
第２の層をリフトオフして、第１の層と第２の層とから
なるパタンを形成するパタン形成法において、該レジス
トステンシル及び第１の層を損わない酸に可溶なＰｂ
＋ Ｂｉ ＋ Ｉｎ等の材料を表面に有する試料ホルダ
を用いて、イオンミリング、スパッタエツチング等でド
ライエツチングを行うこと全特徴とするパタン形成法を
発明の要旨とするものである。
ルをマスクとして第１の層をイオンミリング、スパッタ
エツチング等でドライエッチングを行い、次いで第２の
層を堆積後レジストステンシルを溶解することにエフレ
ジストステンシル上の第２の層をリフトオフして、第１
の層と第２の層とからなるパタンを形成するパタン形成
法において、該第１の層の少くとも一部にドライエツチ
ングを行なった後に、該レジストステンシル及び第１の
層を損わない酸に可溶なＰｂ ＋ Ｂｌ ＋ Ｉｎ等の
材料を蒸着し、その後または同時にイオンミリング、ス
パッタエツチング等でドライエツチングを行うことｔ％
徴とするパタン形成法を発明の要旨とするものである〇
さらに本発明はレジストステンシルをマスクとして第１
の層をイオンミリング、スパッタエツチング等でドライ
エッチングを行い、次いで第２の層を堆積後レジストス
テンシルを溶解することに工りレジストステンシル上の
第２の層をリフトオフして、第１の層と第２の層とから
なるパタンを形成するパタン形成法において、該レジス
トステンシル及び第１の層を損わない酸に可溶なＰｂ
＋ Ｂｉ ＋ Ｉｎ等の材料を表面に有する試料ホルダ
を用いて、イオンミリング、スパッタエツチング等でド
ライエツチングを行うこと全特徴とするパタン形成法を
発明の要旨とするものである。
本発明の最も主要な特徴とする点は、側壁付着層とレジ
ストステンシルの間にレジストを損なわない酸（例えば
、フッ酸、硫酸、塩酸）によって除去可能な層を導入す
ること、あるいは側壁付着層の中に上記の酸に可溶な物
質ｔ８を極的に混合して側壁付着層自体を酸に可溶にす
ることに工υ、側壁付着層を完全に除去することにある
。
ストステンシルの間にレジストを損なわない酸（例えば
、フッ酸、硫酸、塩酸）によって除去可能な層を導入す
ること、あるいは側壁付着層の中に上記の酸に可溶な物
質ｔ８を極的に混合して側壁付着層自体を酸に可溶にす
ることに工υ、側壁付着層を完全に除去することにある
。
次に本発明の実施例について説明する。
なお実施例は一つの例示であって、本発明の精神を逸脱
しない範囲で種々の変更あるいは改良を行ないうること
は言うまでもない。
しない範囲で種々の変更あるいは改良を行ないうること
は言うまでもない。
第１図は本発明のパタン形成法の第１の実施例を示す。
（ａ）図はスパッタ装置内の配置図を示す。図において
、１２は基板ホルダで、この基板ホルダ１２上に載置さ
れているチップ１１は、（ｂ）図でレジスト１，２とＮ
ｂ３．５とアルミニウムのトンネル層４とを示す本ので
ある。１３ａ、１３ｂは夫々上部電極及び下部電極を示
す。
、１２は基板ホルダで、この基板ホルダ１２上に載置さ
れているチップ１１は、（ｂ）図でレジスト１，２とＮ
ｂ３．５とアルミニウムのトンネル層４とを示す本ので
ある。１３ａ、１３ｂは夫々上部電極及び下部電極を示
す。
（ｂ）図は（ａ）図に示すスパッタエツチング装置内で
トンネル層４をエツチングし友後のＮｂ／Ａｔ（Ａｔ鵞
Ｏｓ ） ／ Ｎｂ接合部でめる０ここで、１２の基板
ホルダに弱酸性溶媒でエツチングが可能な材質（Ｐｂ、
Ｃｕ、 Ｉｎ、 ＡＬ等）を用いるコトにエフ。
トンネル層４をエツチングし友後のＮｂ／Ａｔ（Ａｔ鵞
Ｏｓ ） ／ Ｎｂ接合部でめる０ここで、１２の基板
ホルダに弱酸性溶媒でエツチングが可能な材質（Ｐｂ、
Ｃｕ、 Ｉｎ、 ＡＬ等）を用いるコトにエフ。
トンネル／（１４’にエツチングしたときに発生するレ
ジストステンシル１．２側壁に付着する層（側壁付着層
）７が容易に弱酸性溶媒で除去できる。従来な、基板ホ
ルダに用いられているステンレス等のスパッタ粒子等に
よって形成される側壁性ＭＪｍに起因する“ばジ″が除
去不可能であシ、これらが断線や短絡の原因の一つであ
つ友のに対し、この実施例は大きな改善効果がある。
ジストステンシル１．２側壁に付着する層（側壁付着層
）７が容易に弱酸性溶媒で除去できる。従来な、基板ホ
ルダに用いられているステンレス等のスパッタ粒子等に
よって形成される側壁性ＭＪｍに起因する“ばジ″が除
去不可能であシ、これらが断線や短絡の原因の一つであ
つ友のに対し、この実施例は大きな改善効果がある。
従来法と本発明の方法を用いて、Ｎｂ／Ａｔ（Ａｌｔｏ
ｓ ） ／ Ｎｂ接合をそれぞれ１００個製造し、その
Ｉ−Ｖ特性を調べ文結果、従来法では１００個中７５個
にリーク電流の増加が認められたのに対し、本発明の方
法に工れば、リーク電流の増加し友接合は１０個にとど
まった。
ｓ ） ／ Ｎｂ接合をそれぞれ１００個製造し、その
Ｉ−Ｖ特性を調べ文結果、従来法では１００個中７５個
にリーク電流の増加が認められたのに対し、本発明の方
法に工れば、リーク電流の増加し友接合は１０個にとど
まった。
第２図は本発明の第２の実施例を説明する図であって、
（ａ）から（ｆ）までその製作工程を示している。（ａ
）図は基板１４上に形成された接合層のめ／ Ａｔ（Ａ
ｌｔｏｓ ）／ Ｎｂ換（３／４１５）上にポリメチル
メタアクリレート（ＰＭＭＡ）２とＡＺレジスト１から
成る２層レジスト全塗布後（これを第１の層といり）、
ＡＺレジスト１をパターニングし、その後にＰＭＭＡ
２ ’ｆｒ Ｃｈガス雰囲気でドライ現像する。さらに
Ｏｌのプラズマ処理を加えてレジストのオーバハング構
造を形成し、次いでＣＦ、ガスを用い上部Ｎｂ！３ｔ−
リアクティブイオンエツチング（ＲＩＥ）をする（ｂ図
）。
（ａ）から（ｆ）までその製作工程を示している。（ａ
）図は基板１４上に形成された接合層のめ／ Ａｔ（Ａ
ｌｔｏｓ ）／ Ｎｂ換（３／４１５）上にポリメチル
メタアクリレート（ＰＭＭＡ）２とＡＺレジスト１から
成る２層レジスト全塗布後（これを第１の層といり）、
ＡＺレジスト１をパターニングし、その後にＰＭＭＡ
２ ’ｆｒ Ｃｈガス雰囲気でドライ現像する。さらに
Ｏｌのプラズマ処理を加えてレジストのオーバハング構
造を形成し、次いでＣＦ、ガスを用い上部Ｎｂ！３ｔ−
リアクティブイオンエツチング（ＲＩＥ）をする（ｂ図
）。
続いて表面が良好にカバーされるように回り込みの多い
条件でＰｂ ＋ Ｉｎ等の弱酸性溶媒でエツチング可能
な（ｐｂまたはＩｎ蒸着膜〕瞑６を蒸着し％（ｅ）図が
得られる。次いで、ガス圧が低圧のＡｒＫよるスパッタ
エツチングでトンネル層（Ａｔ、 Ａ４０ａ ） ４を
除き（ｄ図〕、（ｄ）図において７はスパッタによる付
着層、さらに上部Ｎｌｊ膜３のエツチング条件で下部Ｎ
ｂ＠５’？、エツチングしく０図９、弱酸性溶媒でエツ
チングを行えば側壁付着層６．７が除去される。
条件でＰｂ ＋ Ｉｎ等の弱酸性溶媒でエツチング可能
な（ｐｂまたはＩｎ蒸着膜〕瞑６を蒸着し％（ｅ）図が
得られる。次いで、ガス圧が低圧のＡｒＫよるスパッタ
エツチングでトンネル層（Ａｔ、 Ａ４０ａ ） ４を
除き（ｄ図〕、（ｄ）図において７はスパッタによる付
着層、さらに上部Ｎｌｊ膜３のエツチング条件で下部Ｎ
ｂ＠５’？、エツチングしく０図９、弱酸性溶媒でエツ
チングを行えば側壁付着層６．７が除去される。
ここで、アセトン、ＭＩＢＫ等の溶媒でレジストを溶解
すれば（ｆ）の接合が得られる。又、レジストを溶解す
る前に、接合（上部Ｎｂ ３ ＋ Ａｔ。
すれば（ｆ）の接合が得られる。又、レジストを溶解す
る前に、接合（上部Ｎｂ ３ ＋ Ａｔ。
Ａｔｔｏｓ トンネル層４＋下部Ｎｂ ５ ）部の厚さ
のＳｉＯ等の絶縁物９（こｎを第２の層という）を蒸着
してリフトオフ処理全行えば接合部の平坦化が得られる
（ｇ図つ。
のＳｉＯ等の絶縁物９（こｎを第２の層という）を蒸着
してリフトオフ処理全行えば接合部の平坦化が得られる
（ｇ図つ。
前方法と同様に、この方法でＮｂ ／ ＡＡ 、 Ａ４
０ｓ／Ｎｂ接合を１００個製作し、リーク電流の増加に
調べた結果、従来法の７５個に対し、６個にリーク電流
の増加が見られたに過ぎなかった。
０ｓ／Ｎｂ接合を１００個製作し、リーク電流の増加に
調べた結果、従来法の７５個に対し、６個にリーク電流
の増加が見られたに過ぎなかった。
第３図は本発明の第３の実施例全説明する図であって、
特徴はエツチングと同時に蒸Ｍ”ｋ行ないつつ、トンネ
ル／ｉ！４’に加工することにある。
特徴はエツチングと同時に蒸Ｍ”ｋ行ないつつ、トンネ
ル／ｉ！４’に加工することにある。
すなわち、上部Ｎｂ映の加工まで（ａ−＋ｂ）は第２図
の第２の実施例と同じであるが、次のトンネル層４を加
工する時に、同時にＰｂ、Ｉｎ等の弱酸性溶媒で除去で
きる材質を蒸着することに：つで上部Ｎｂａ！！３やレ
ジストステンシル１，２側壁に形成される側壁付着層６
．７を容易に除去可能とする。
の第２の実施例と同じであるが、次のトンネル層４を加
工する時に、同時にＰｂ、Ｉｎ等の弱酸性溶媒で除去で
きる材質を蒸着することに：つで上部Ｎｂａ！！３やレ
ジストステンシル１，２側壁に形成される側壁付着層６
．７を容易に除去可能とする。
第３図の（ｂ）図の構造を形成後、エツチング量〉蒸着
量の条件でトンネルＮ４を加工する（０図）。この時、
ガス圧は数Ｐａ−数ｎＰａ、ガスはＡｒである。次いで
、第２図の第２の実施例と同じに下部ＮｂＭ５をエツチ
ングしくｄ図）、弱酸性溶媒で洗浄後、レジ７）１１に
１．２除去（ｅ図〕や５ｉ０９の蒸着、リフトオフ処理
を経て、平坦化が達成（１図９できる。
量の条件でトンネルＮ４を加工する（０図）。この時、
ガス圧は数Ｐａ−数ｎＰａ、ガスはＡｒである。次いで
、第２図の第２の実施例と同じに下部ＮｂＭ５をエツチ
ングしくｄ図）、弱酸性溶媒で洗浄後、レジ７）１１に
１．２除去（ｅ図〕や５ｉ０９の蒸着、リフトオフ処理
を経て、平坦化が達成（１図９できる。
この方法でＮｂ ／ Ａｔ、 ＡｔｔＯｓ／ Ｎｂ接合
をＺｏｏ個製作し、リーク電流の増加を調べた結果、従
来法の７５個に対し、３個にリーク電流の増加が見られ
九〇 これらの結果から明らかな工うに、本発明は従来技術に
比べて残査物除云に起因するリーク電流の低減、短絡、
断線の減少がはがれることから精度１歩留りに大きな改
善があっ之〇（発明の効果少 以上説明したように、Ｎｂ ／ Ａｔ（Ａｔ、Ｏｓ ）
／ Ｎｂ接合等を持つ超伝導素子に本発明の製造方法
を使用することで、従来技術で製作しｍ際にパタン端部
に発生するバＩＪ を完全に除去できるので、パタンの
高精度化、高品質化がはかれ、かっ歩留り向上の利点が
ある。
をＺｏｏ個製作し、リーク電流の増加を調べた結果、従
来法の７５個に対し、３個にリーク電流の増加が見られ
九〇 これらの結果から明らかな工うに、本発明は従来技術に
比べて残査物除云に起因するリーク電流の低減、短絡、
断線の減少がはがれることから精度１歩留りに大きな改
善があっ之〇（発明の効果少 以上説明したように、Ｎｂ ／ Ａｔ（Ａｔ、Ｏｓ ）
／ Ｎｂ接合等を持つ超伝導素子に本発明の製造方法
を使用することで、従来技術で製作しｍ際にパタン端部
に発生するバＩＪ を完全に除去できるので、パタンの
高精度化、高品質化がはかれ、かっ歩留り向上の利点が
ある。
以上本発明を超伝導素子の製造法について適用する場合
を説明したが、レジストステンシル全周いてエツチング
とリフトオフを行うパタン形成法においても上述と同様
の問題点や効果が生じるので、これらに対して本発明を
適用しうることは明白である。
を説明したが、レジストステンシル全周いてエツチング
とリフトオフを行うパタン形成法においても上述と同様
の問題点や効果が生じるので、これらに対して本発明を
適用しうることは明白である。
第１図は不発明のパタン形成法の第１の実施例、第２図
は第２の実施例、第３図は第３の実施例を示し、第４図
は従来のパタン形成法を示す０ １・・・・・・ＡＺ レジスト ２・・・・・・ＰＭＭＡレジスト ３・・・・・・上部Ｎｂ膜 ４・・・・・・ＡＬ 、 Ａｔ２ＯＢ ）ンネル層５・
・・・・・下部Ｎ′ｂ映 ６・・・・・・Ｐｔ’ ＋ Ｉｎ等の蒸着膜７・・・・
・・スパッタによる付着膜 ８・・・・・・側壁付Ｎ７−に起因した“はり９・・・
・・・ＳｉＱ等の絶縁膜 １０・・・・・・平坦化時の空隙部 １１・・・・・・スパッタリング時のウェハ■・・・・
・・スパッタリング時の基板ホルダ１３・・・・・・ス
パッタリング時の対向電極１４・・・・・・基板 第１図 （ａ） （ｂ） ７−“ スバ・ツク１：Ｊ引１．看護 １１− ケソア １２− 基級汀〜ルアー １３ａ、１３ｂ・−・究極 第２図 （ａ） （ｂ） 第３図 （ａ） 第４図 （ｃ）
は第２の実施例、第３図は第３の実施例を示し、第４図
は従来のパタン形成法を示す０ １・・・・・・ＡＺ レジスト ２・・・・・・ＰＭＭＡレジスト ３・・・・・・上部Ｎｂ膜 ４・・・・・・ＡＬ 、 Ａｔ２ＯＢ ）ンネル層５・
・・・・・下部Ｎ′ｂ映 ６・・・・・・Ｐｔ’ ＋ Ｉｎ等の蒸着膜７・・・・
・・スパッタによる付着膜 ８・・・・・・側壁付Ｎ７−に起因した“はり９・・・
・・・ＳｉＱ等の絶縁膜 １０・・・・・・平坦化時の空隙部 １１・・・・・・スパッタリング時のウェハ■・・・・
・・スパッタリング時の基板ホルダ１３・・・・・・ス
パッタリング時の対向電極１４・・・・・・基板 第１図 （ａ） （ｂ） ７−“ スバ・ツク１：Ｊ引１．看護 １１− ケソア １２− 基級汀〜ルアー １３ａ、１３ｂ・−・究極 第２図 （ａ） （ｂ） 第３図 （ａ） 第４図 （ｃ）
Claims (2)
- （１）レジストステンシルをマスクとして第１の層をイ
オンミリング、スパッタエッチング等でドライエッチン
グを行い、次いで第２の層を堆積後レジストステンシル
を溶解することによりレジストステンシル上の第２の層
をリフトオフして、第１の層と第２の層とからなるパタ
ンを形成するパタン形成法において、該第１の層の少く
とも一部にドライエッチングを行なつた後に、該レジス
トステンシル及び該第１の層を損わない酸に可溶なＰｂ
、Ｂｉ、Ｉｎ等の材料を蒸着し、その後または同時にイ
オンミリング、スパッタエッチング等でドライエッチン
グを行うことを特徴とするパタン形成法。 - （２）レジストステンシルをマスクとして第１の層をイ
オンミリング、スパッタエッチング等でドライエッチン
グを行い、次いで第２の層を堆積後レジストステンシル
を溶解することによりレジストステンシル上の第２の層
をリフトオフして、第１の層と第２の層とからなるパタ
ンを形成するパタン形成法において、該レジストステン
シル及び該第１の層を損わない酸に可溶なＰｂ、Ｂｉ、
Ｉｎ等の材料を表面に有する試料ホルダを用いて、イオ
ンミリング、スパッタエッチング等でドライエッチング
を行うことを特徴とするパタン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162151A JPH0779099B2 (ja) | 1986-07-11 | 1986-07-11 | パタン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162151A JPH0779099B2 (ja) | 1986-07-11 | 1986-07-11 | パタン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318631A true JPS6318631A (ja) | 1988-01-26 |
| JPH0779099B2 JPH0779099B2 (ja) | 1995-08-23 |
Family
ID=15749004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162151A Expired - Fee Related JPH0779099B2 (ja) | 1986-07-11 | 1986-07-11 | パタン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779099B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220300A (ja) * | 1989-07-22 | 1991-09-27 | Iken Sai | 靴の甲皮用等の非気孔性透湿防水コーティングレザーの製造方法 |
| JPH0424552U (ja) * | 1990-06-22 | 1992-02-27 | ||
| US5650041A (en) * | 1994-06-17 | 1997-07-22 | Texas Instruments Incorporated | Semiconductor device fabrication method |
| US7575853B2 (en) | 2004-04-08 | 2009-08-18 | Tdk Corporation | Method of forming thin film pattern and method of forming magnetoresistive element |
| JP2010232352A (ja) * | 2009-03-26 | 2010-10-14 | Ulvac Japan Ltd | ドライエッチング方法及び金属薄膜のパターニング方法 |
-
1986
- 1986-07-11 JP JP61162151A patent/JPH0779099B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220300A (ja) * | 1989-07-22 | 1991-09-27 | Iken Sai | 靴の甲皮用等の非気孔性透湿防水コーティングレザーの製造方法 |
| JPH0424552U (ja) * | 1990-06-22 | 1992-02-27 | ||
| US5650041A (en) * | 1994-06-17 | 1997-07-22 | Texas Instruments Incorporated | Semiconductor device fabrication method |
| US7575853B2 (en) | 2004-04-08 | 2009-08-18 | Tdk Corporation | Method of forming thin film pattern and method of forming magnetoresistive element |
| JP2010232352A (ja) * | 2009-03-26 | 2010-10-14 | Ulvac Japan Ltd | ドライエッチング方法及び金属薄膜のパターニング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779099B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451554A (en) | Method of forming thin-film pattern | |
| JPS6318631A (ja) | パタン形成法 | |
| US20030235989A1 (en) | Process for CMP assisted liftoff | |
| JP2952362B2 (ja) | カンチレバーの製造方法 | |
| US20210351208A1 (en) | Array substrate and manufacturing method thereof | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JP3390528B2 (ja) | フォトマスクの製造方法 | |
| JPS6286714A (ja) | 半導体装置の電極の形成方法 | |
| JPS5885547A (ja) | 導電パタ−ンの形成方法 | |
| JP2946102B2 (ja) | パターン形成方法 | |
| JPS58148478A (ja) | ジヨセフソン集積回路の製造方法 | |
| JP2000035678A (ja) | パターン形成方法 | |
| JPS6140004A (ja) | 抵抗器のパタ−ン形成方法 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPS59178681A (ja) | パタ−ン形成方法 | |
| JPH01270332A (ja) | 半導体装置における電極配線の形成方法 | |
| JPS61104482A (ja) | 磁気バブルメモリ素子の作成方法 | |
| JPH0590154A (ja) | レジスト除去方法 | |
| JPS61244042A (ja) | 素子分離領域の形成方法 | |
| JPH02161433A (ja) | フォトマスク基板 | |
| CN110890620A (zh) | 集成于芯片的天线结构及制作工艺 | |
| JPS62193127A (ja) | 金属パタ−ン形成方法 | |
| JPS62271426A (ja) | マスク位置合わせ方法 | |
| JPS61240662A (ja) | 厚膜金属パタ−ンの形成方法 | |
| JPH01144651A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |