JPS6286714A - 半導体装置の電極の形成方法 - Google Patents
半導体装置の電極の形成方法Info
- Publication number
- JPS6286714A JPS6286714A JP22622985A JP22622985A JPS6286714A JP S6286714 A JPS6286714 A JP S6286714A JP 22622985 A JP22622985 A JP 22622985A JP 22622985 A JP22622985 A JP 22622985A JP S6286714 A JPS6286714 A JP S6286714A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- electrode
- film
- thickness
- ion milling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の電極の形成方法に関し、特にＡｕ
電極等の貴金属電極を形成する方法に関する。
電極等の貴金属電極を形成する方法に関する。
従来、半導体装置の貴金属電極、例えばＡ ｕ ［極を
形成する方法としては、 ■基板の電極を形成する部分以外の部分にフォトレジス
ト（ＰＲ）でマスクを施した後、Ｅガン蒸着等によｋ）
Ａ ｕ蒸着を行ない、ＰＲおよびＰＲ上のＡｕ膜を除
去して電極を形成するいわゆるリフトオフ法 ■ＰＲマスク等の選択めっきでＡｕ電極を形成する方法 ■Ｅガン蒸着、スパッタリング等により基板表面全体に
Ａｕ膜を形成した後ＰＲをマスクとして、Ａｕエツチン
グ液によりＡｕ膜を部分的に除去し、電極を形成するウ
ェットエツチング法■Ｅガン蒸着、スパッタリング等に
より基板表面全体にＡｕ膜を形成し死後、ＰＲマスクで
イオンミリングを行ない電極を形成する方法等の方法が
採用されている。（第２図）〔発明が解決しようとする
問題点〕 上述した従来の技術で、リフトオフ法では金属膜厚が厚
い場合や微細なパターンでリフトオフできずに電極以外
の部分に金属が残ったり、電極パターン周囲にばシが生
じた９するほか電極の密着性が悪い等の問題点がある。
形成する方法としては、 ■基板の電極を形成する部分以外の部分にフォトレジス
ト（ＰＲ）でマスクを施した後、Ｅガン蒸着等によｋ）
Ａ ｕ蒸着を行ない、ＰＲおよびＰＲ上のＡｕ膜を除
去して電極を形成するいわゆるリフトオフ法 ■ＰＲマスク等の選択めっきでＡｕ電極を形成する方法 ■Ｅガン蒸着、スパッタリング等により基板表面全体に
Ａｕ膜を形成した後ＰＲをマスクとして、Ａｕエツチン
グ液によりＡｕ膜を部分的に除去し、電極を形成するウ
ェットエツチング法■Ｅガン蒸着、スパッタリング等に
より基板表面全体にＡｕ膜を形成し死後、ＰＲマスクで
イオンミリングを行ない電極を形成する方法等の方法が
採用されている。（第２図）〔発明が解決しようとする
問題点〕 上述した従来の技術で、リフトオフ法では金属膜厚が厚
い場合や微細なパターンでリフトオフできずに電極以外
の部分に金属が残ったり、電極パターン周囲にばシが生
じた９するほか電極の密着性が悪い等の問題点がある。
選択めっきは金属膜厚を厚くすることが可能であるが金
属膜厚以上の厚さのマスクを使用しないとめっきがマス
ク上にせシ出すため微細パターンの形成が困難なほか、
寸法の異なるパターンが混在する場合に膜厚の均一性が
悪くなる等の問題がある。また、ウェットエツチングで
はサイドエッチされるほか、寸法の異なるパターンが混
在する場合にパターンのぬけ方が異なシ特に微細なパタ
ーン形成の制御性が悪い。イオンミリングではエツチン
グされた金属の再付着によるパターン周辺のはりや長時
間のイオンミリングでＰＲが焼きつく等の問題がある。
属膜厚以上の厚さのマスクを使用しないとめっきがマス
ク上にせシ出すため微細パターンの形成が困難なほか、
寸法の異なるパターンが混在する場合に膜厚の均一性が
悪くなる等の問題がある。また、ウェットエツチングで
はサイドエッチされるほか、寸法の異なるパターンが混
在する場合にパターンのぬけ方が異なシ特に微細なパタ
ーン形成の制御性が悪い。イオンミリングではエツチン
グされた金属の再付着によるパターン周辺のはりや長時
間のイオンミリングでＰＲが焼きつく等の問題がある。
本発明は半導体装置の貴金属電極の形成方法において従
来の方法の問題点である微細パターンの形成方法を提供
するものである。
来の方法の問題点である微細パターンの形成方法を提供
するものである。
従来技術ではＡｕ等の貴金属膜はイオンミリングによる
加工が微細パターンの形成に最も適しているが、エツチ
ングされた金属の再付着によるパターン周囲のはりの発
生が問題となる。イオンミリングでの金属の再付着は、
実験によ、９ＰＲマスクの厚さと側壁形状によりて異な
ることがわかった。再付着を防ぐにはＰＲ厚さは薄く、
側転形状は垂直に近い形状よりも４０°〜６０°の角度
をもつ形状が望ましい。また、イオンミリングでエツチ
ングを行なう場合では、エツチング側面は垂直にならず
傾斜角度をもつため、微細パターンでは仕上シ寸法がマ
スク寸法と大幅に異なる場合が生じる。このエツチング
側面の傾斜角は、一般的なイオンミリング装置すなわち
カウフマン型イオンガンを使用し、基板クエハを装着し
て回転させるステージのほぼ全面にイオンビームがあた
る構造の装置では、装置やＰＲ形状、エツチングする金
属の種類、イオンミリング条件による差はほとんどなく
、ＰＲの側端部から４５°〜６０°の角度で広がってい
くことが実験によりｎ明した。
加工が微細パターンの形成に最も適しているが、エツチ
ングされた金属の再付着によるパターン周囲のはりの発
生が問題となる。イオンミリングでの金属の再付着は、
実験によ、９ＰＲマスクの厚さと側壁形状によりて異な
ることがわかった。再付着を防ぐにはＰＲ厚さは薄く、
側転形状は垂直に近い形状よりも４０°〜６０°の角度
をもつ形状が望ましい。また、イオンミリングでエツチ
ングを行なう場合では、エツチング側面は垂直にならず
傾斜角度をもつため、微細パターンでは仕上シ寸法がマ
スク寸法と大幅に異なる場合が生じる。このエツチング
側面の傾斜角は、一般的なイオンミリング装置すなわち
カウフマン型イオンガンを使用し、基板クエハを装着し
て回転させるステージのほぼ全面にイオンビームがあた
る構造の装置では、装置やＰＲ形状、エツチングする金
属の種類、イオンミリング条件による差はほとんどなく
、ＰＲの側端部から４５°〜６０°の角度で広がってい
くことが実験によりｎ明した。
またイオンミリング中にレジストマスクの側面がエツチ
ングされ、パターンが小さくなることと合わせて、イオ
ンミリング前のＰＲパターンは金属の厚さの１／２だけ
内側に小さく形成すれは、はぼ寸法精度よく電極形成を
することができる。
ングされ、パターンが小さくなることと合わせて、イオ
ンミリング前のＰＲパターンは金属の厚さの１／２だけ
内側に小さく形成すれは、はぼ寸法精度よく電極形成を
することができる。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例としてＧ ａ
Ａ ｓ基板上のＡｕＧｅ／Ｎｉ電極上のＡｕ電極の形
成方法を工程ごとの断面構造で示す。
Ａ ｓ基板上のＡｕＧｅ／Ｎｉ電極上のＡｕ電極の形
成方法を工程ごとの断面構造で示す。
まずＯａ Ａ ｓ基板１上に形成したＡ ｕ Ｇ ｅ／
Ｎ ｉ領域２およびシリコン酸化膜領域３０表面金面に
スパッタリングにより３０００Ａの厚さにＡｕ膜４を被
着する。（第１図（ａ）） 次にイオンミリングのマスクとするポジレジスト５をＡ
ｕ膜表面に塗布する。（第１図（ｂ））レジスト厚は薄
いほど加工精度が良くなるが、イオンミリングによるポ
ジレジストのエツチング速度はＡｕの場合のほぼ１／４
〜１／３であシ。
Ｎ ｉ領域２およびシリコン酸化膜領域３０表面金面に
スパッタリングにより３０００Ａの厚さにＡｕ膜４を被
着する。（第１図（ａ）） 次にイオンミリングのマスクとするポジレジスト５をＡ
ｕ膜表面に塗布する。（第１図（ｂ））レジスト厚は薄
いほど加工精度が良くなるが、イオンミリングによるポ
ジレジストのエツチング速度はＡｕの場合のほぼ１／４
〜１／３であシ。
Ａｕ膜を完全にエツチングするために若干のオーバーエ
ッチを行なうのでエツチング完了時点でＬ／レジスト完
全なパターンを維持できるようにＡｕ膜の４０％以上の
厚さにする必要がある。本実施例では１５００Ａとする
。またＰｔではエツチング速度はポジレジストの約１．
５倍であるので、一般に貴金属膜のイオンミリングでは
レジスト厚を金属膜厚の４０％〜１００％が適当である
。次にポジレジストのパターン形成を行なうが、イオン
ミリングでのパターンの広がシを考慮して片側で１５０
ＯＡ（Ａｕ膜厚の１／２）小さいパターンとする。また
レジストの側面は非接触露光あるいはベーク処理を行な
う等により６０°程度の傾斜になるようにする。（第１
図（Ｃ）） 次にこのレジスト’ｔマスクにイオンミリングを行ない
、レジストを除去すれば所望のパターンのＡ ｕ ＴＬ
電極が精度よく形成される。（第１図（ｄ））同様の電
極を形成する場合、従来例ではイオンミリングでのレジ
ストの膜減りを考慮して１μｍ以上の十分厚いレジスト
を使用しく第２図（ａ））、密着露光等によりレシスト
のパターン精度グを精度良く行なっ１いた為、レジスト
の側面が垂直に近かった。（第２図Φ）） 従ってイオ
ンミリング後の電極は、ｎ面にはシ９か生じたシ、レジ
ストの焼き付き１０やミＩＪンクのぬき残シ１）．下地
のオーバーエッチ等の不具合が発生する場合があった。
ッチを行なうのでエツチング完了時点でＬ／レジスト完
全なパターンを維持できるようにＡｕ膜の４０％以上の
厚さにする必要がある。本実施例では１５００Ａとする
。またＰｔではエツチング速度はポジレジストの約１．
５倍であるので、一般に貴金属膜のイオンミリングでは
レジスト厚を金属膜厚の４０％〜１００％が適当である
。次にポジレジストのパターン形成を行なうが、イオン
ミリングでのパターンの広がシを考慮して片側で１５０
ＯＡ（Ａｕ膜厚の１／２）小さいパターンとする。また
レジストの側面は非接触露光あるいはベーク処理を行な
う等により６０°程度の傾斜になるようにする。（第１
図（Ｃ）） 次にこのレジスト’ｔマスクにイオンミリングを行ない
、レジストを除去すれば所望のパターンのＡ ｕ ＴＬ
電極が精度よく形成される。（第１図（ｄ））同様の電
極を形成する場合、従来例ではイオンミリングでのレジ
ストの膜減りを考慮して１μｍ以上の十分厚いレジスト
を使用しく第２図（ａ））、密着露光等によりレシスト
のパターン精度グを精度良く行なっ１いた為、レジスト
の側面が垂直に近かった。（第２図Φ）） 従ってイオ
ンミリング後の電極は、ｎ面にはシ９か生じたシ、レジ
ストの焼き付き１０やミＩＪンクのぬき残シ１）．下地
のオーバーエッチ等の不具合が発生する場合があった。
（第２図（Ｃ）） 本実施例では上述のように。
上述のように、従来例のような不具合は全く発生しない
。
。
以上説明したようｔζ本発明は、Ｐ′ｆＬマスクでイオ
ンミリング７行なうことにより責金ｐＩ４電極を形成す
る場合に、■ＰＲ厚を金属厚の４０％〜１００％に、■
ＰＲパターンを金属厚だけ内側に小さく形成し、■ＰＲ
の側壁を４０°〜７０°の傾斜角度をもつように形成す
ることによって、パターン精度の良い貴金属電極が得ら
れ、ぬき部分の幅１μｍ、残し部分の幅１μｍ程度の微
細パターンの電極を形成することができる効果がある。
ンミリング７行なうことにより責金ｐＩ４電極を形成す
る場合に、■ＰＲ厚を金属厚の４０％〜１００％に、■
ＰＲパターンを金属厚だけ内側に小さく形成し、■ＰＲ
の側壁を４０°〜７０°の傾斜角度をもつように形成す
ることによって、パターン精度の良い貴金属電極が得ら
れ、ぬき部分の幅１μｍ、残し部分の幅１μｍ程度の微
細パターンの電極を形成することができる効果がある。
第１図（ａ）〜（ｄ）は本発明による半導体装置のＡｕ
電極の形成方法の工程ごとの断面構造図である。 第２図（ａ）〜（Ｃ）は従来方法によるＡｕ電極の形成
工程断面構造図である。 １ ・・・・・・ＧａＡｓ基板、２・・・・・・ＡｕＧ
Ｃ／／Ｎｉ電極、３・・・・・・シリコン酸化膜、４・
・・・・・スパッタＡｕ膜、５・・・・−・レジスト、
６・・・・・・所望の電極パターンとレジストハターン
との寸法差、７・・・・・・レジスト側面の傾斜、８・
・・・・・Ａｕ電極、９・・・・・・ばり、１０・・・
・・・レジスト焼きつき、１）・・・・・・ぬき残９゜
代理人 弁理士 内 原 晋、 ゛・第 １
し汀 （０−） 第／ １）］ （ｄ） 第 ２ ℃？１ （ｏ−） 佛２凹（ｂ）
電極の形成方法の工程ごとの断面構造図である。 第２図（ａ）〜（Ｃ）は従来方法によるＡｕ電極の形成
工程断面構造図である。 １ ・・・・・・ＧａＡｓ基板、２・・・・・・ＡｕＧ
Ｃ／／Ｎｉ電極、３・・・・・・シリコン酸化膜、４・
・・・・・スパッタＡｕ膜、５・・・・−・レジスト、
６・・・・・・所望の電極パターンとレジストハターン
との寸法差、７・・・・・・レジスト側面の傾斜、８・
・・・・・Ａｕ電極、９・・・・・・ばり、１０・・・
・・・レジスト焼きつき、１）・・・・・・ぬき残９゜
代理人 弁理士 内 原 晋、 ゛・第 １
し汀 （０−） 第／ １）］ （ｄ） 第 ２ ℃？１ （ｏ−） 佛２凹（ｂ）
Claims (4)
- （１）ポジレジストをマスクとして金属膜をイオンミリ
ングによりエッチングすることにより電極を形成する方
法において、レジスト厚が金属膜厚の４０％〜１００％
であることを特徴とする半導体装置の電極の形成方法。 - （２）ポジレジストのマスク寸法を所望の電極寸法より
小さく形成することを特徴とする特許請求の範囲第（１
）項に記載の半導体装置の電極の形成方法。 - （３）ポジレジストマスクの側面の傾斜角が４０°〜７
０°であることを特徴とする特許請求の範囲第（１）項
に記載の半導体装置の電極の形成方法。 - （４）金属膜がＡｕまたはＰｔを含む単層膜もしくは多
層膜であることを特徴とする特許請求の範囲第（１）項
に記載の半導体装置の電極の形成方法。 （４）金属膜がＡｕまたはＰｔを含む単層膜もしくは多
層膜であることを特徴とする特許請求の範囲第（１）項
に記載半導体装置の電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22622985A JPS6286714A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22622985A JPS6286714A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286714A true JPS6286714A (ja) | 1987-04-21 |
Family
ID=16841917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22622985A Pending JPS6286714A (ja) | 1985-10-11 | 1985-10-11 | 半導体装置の電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286714A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253615A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2018050070A (ja) * | 2017-11-21 | 2018-03-29 | ローム株式会社 | 半導体発光素子 |
-
1985
- 1985-10-11 JP JP22622985A patent/JPS6286714A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253615A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2018050070A (ja) * | 2017-11-21 | 2018-03-29 | ローム株式会社 | 半導体発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US4261792A (en) | Method for fabrication of semiconductor devices | |
| JPS6286714A (ja) | 半導体装置の電極の形成方法 | |
| JPS59132132A (ja) | 微細パタ−ンの形成方法 | |
| JPS6318631A (ja) | パタン形成法 | |
| JPH0117253B2 (ja) | ||
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06244102A (ja) | レジストパターンの保護膜の形成方法 | |
| JPH0513401A (ja) | 半導体基板加工方法 | |
| JP2000035678A (ja) | パターン形成方法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPH04364726A (ja) | パターン形成方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH02172216A (ja) | レジストパターンの形成方法 | |
| JPS628030B2 (ja) | ||
| JPS58197849A (ja) | 電極配線の形成方法 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JPS5620164A (en) | Formation of metallic film pattern | |
| JPH04129224A (ja) | 半導体装置の製造方法 | |
| JPH04184935A (ja) | 半導体装置の製造方法 | |
| JPS6346152B2 (ja) | ||
| JPS61244042A (ja) | 素子分離領域の形成方法 | |
| JPH0416009B2 (ja) | ||
| JPS6260237A (ja) | 半導体装置の製造方法 |