JPS59132132A - 微細パタ−ンの形成方法 - Google Patents
微細パタ−ンの形成方法Info
- Publication number
- JPS59132132A JPS59132132A JP701783A JP701783A JPS59132132A JP S59132132 A JPS59132132 A JP S59132132A JP 701783 A JP701783 A JP 701783A JP 701783 A JP701783 A JP 701783A JP S59132132 A JPS59132132 A JP S59132132A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal film
- film
- etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は大規模集積回路（以下ＬＳＩと言う）におけ
る微細パターンの形成方法に関するものである。
る微細パターンの形成方法に関するものである。
ＬＳＩ製造工程において、非常に微細なパターン、例え
ば０．５μｍ程度のパターンを形成するためには現在、
電子ビーム露光技術が使用されているが、よく知られて
いるように、この電子ビーム露光においては基板からの
反射電子の影響で隣接するパターン同志が影響をおよぼ
し合って、変形する現象、いわゆる近接効果やレジスト
の現像工程でのレジストの変形、下地エツチング時のレ
ジスト膜減シなどの種々の原因によシ、０．５μｍ以下
のパターンを再現性よく形成することは困難な欠点があ
った。
ば０．５μｍ程度のパターンを形成するためには現在、
電子ビーム露光技術が使用されているが、よく知られて
いるように、この電子ビーム露光においては基板からの
反射電子の影響で隣接するパターン同志が影響をおよぼ
し合って、変形する現象、いわゆる近接効果やレジスト
の現像工程でのレジストの変形、下地エツチング時のレ
ジスト膜減シなどの種々の原因によシ、０．５μｍ以下
のパターンを再現性よく形成することは困難な欠点があ
った。
したがって、この発明の目的は非常に微細なパターン、
特に０．５μ扉以下のパターンをも精度よく、しかも再
現性よく形成することができる微細パターンの形成方法
を提供するものである。
特に０．５μ扉以下のパターンをも精度よく、しかも再
現性よく形成することができる微細パターンの形成方法
を提供するものである。
このような目的を達成するため、この発明は基板上に第
１の金属膜を形成する工程と、この第１の金属膜上に有
機膜を形成する工程と、この有機膜上に第２の金属膜を
形成する工程と、収束したイオンビームでこの第２６金
属膜を選択的にエツチングして除去する工程と、選択的
にエツチング除去された第２の金属膜をマスクとして前
記有機−１物膜をエツチングする工程と、このエツチン
グ除去された第２の金属膜および有機膜をマスクとして
第１の金属膜を選択エツチングする工程と、この有機膜
を溶媒により溶解除去する工程とを備えるものであシ、
以下実施例を用いて詳細に説明する０ 〔発明の実施例〕 第１図（ａ）〜第１図（ｈ）はこの発明に係る微細パタ
ーンの形成方法の一実施例を工程順に示す断面図であシ
、−例として、シリコン基板上に幅０．２μｍ。
１の金属膜を形成する工程と、この第１の金属膜上に有
機膜を形成する工程と、この有機膜上に第２の金属膜を
形成する工程と、収束したイオンビームでこの第２６金
属膜を選択的にエツチングして除去する工程と、選択的
にエツチング除去された第２の金属膜をマスクとして前
記有機−１物膜をエツチングする工程と、このエツチン
グ除去された第２の金属膜および有機膜をマスクとして
第１の金属膜を選択エツチングする工程と、この有機膜
を溶媒により溶解除去する工程とを備えるものであシ、
以下実施例を用いて詳細に説明する０ 〔発明の実施例〕 第１図（ａ）〜第１図（ｈ）はこの発明に係る微細パタ
ーンの形成方法の一実施例を工程順に示す断面図であシ
、−例として、シリコン基板上に幅０．２μｍ。
厚さ０．５μｍのアルミパターンを形成する場合につい
て説明する。同図において、（１）はパターンを形成す
べきシリコン基板、（２）はＡ／などの第１の金属膜、
（３）はネガ形電子線しジス）（ＰＧＭＡ）などのレジ
スト、（４）は多結晶Ｓｉ膜などの第２の金属膜、（５
）はＧａイオンビームである。
て説明する。同図において、（１）はパターンを形成す
べきシリコン基板、（２）はＡ／などの第１の金属膜、
（３）はネガ形電子線しジス）（ＰＧＭＡ）などのレジ
スト、（４）は多結晶Ｓｉ膜などの第２の金属膜、（５
）はＧａイオンビームである。
なお、前記ネガ形電子線しジス）（ＰＧＭＡ）にはメチ
ルエチルケトンとエチルアルコールの混合液を溶解液と
することが有効である。
ルエチルケトンとエチルアルコールの混合液を溶解液と
することが有効である。
次に上記構成による微細パターンの形成方法について製
造工程別に説明する。まず、第１図（ａ）に示すシリコ
ン基板（１）上に、第１図（ｂｌに示すように、ＡＩ！
などの第１の金属膜（２）を蒸着などの手段により例え
ば厚さ０．５μｍに形成する。次に、第１図（ｅ）に示
すように、この第１の金属膜（２）上にレジスト（３）
を例えば厚さ１μｍでスピンコードし、８０℃で２０分
間ベーキングして溶媒を乾燥させる。次に第１図（ａ）
に示すように、このレジスト（３）上に多結晶Ｓｉ膜な
どの第２の金属膜（４）を例えば厚さｏ、ｉμｍに形成
する。次に、第１図（ｅｌに示すように、例えば１００
にＶで加速し、０．１μｍ径に収束したＧａイオンビー
ムによってパターン形成部分の第２の金属膜（４）をエ
ツチング除去する。この場合、イオン電流１００ ＰＡ
であれば１０μｌ−程度のイオンビーム走査速度で第２
の金属膜（４）をエツチング除去することができる。そ
して、イオンは電子に比べ質量が非常に大きいため、イ
オンビーム径にＩｒｓ、ぼ等しい程度の寸法加工が可能
である。また、エツチングに用いたイオンのうち試料中
に残留したものはすべて、レジスト膜（３）中に捕捉さ
れて、シリコン基板（１）まで到達しないため、イオン
ビームがデバイス特性に影響を与えることを防止するこ
とができる。次に、第１図（ｆ）に示すように、第２の
金属膜（４）をマスクにして、レジスト（３）を反応性
イオンエツチング（ＲＩＥ）ｔたは反応性イオンビーム
エツチング（ＲＩＢＥ）などの手段によシエッチングす
る。次に、第１図（ｇｌに示すように、第２の金属膜（
４）およびレジスト（３）をマスクとして、第１の金属
膜（２）を反応性イオンエツチング（ＲＩＥ）または反
応性イオンビームエツチング（ＲＩＢＥ）などの手段に
よシエッチングする。次に、第１図（ｈ）に示すように
、レジスト（３）を溶液によシ溶解除去して、微細パタ
ーンを形成することができる。
造工程別に説明する。まず、第１図（ａ）に示すシリコ
ン基板（１）上に、第１図（ｂｌに示すように、ＡＩ！
などの第１の金属膜（２）を蒸着などの手段により例え
ば厚さ０．５μｍに形成する。次に、第１図（ｅ）に示
すように、この第１の金属膜（２）上にレジスト（３）
を例えば厚さ１μｍでスピンコードし、８０℃で２０分
間ベーキングして溶媒を乾燥させる。次に第１図（ａ）
に示すように、このレジスト（３）上に多結晶Ｓｉ膜な
どの第２の金属膜（４）を例えば厚さｏ、ｉμｍに形成
する。次に、第１図（ｅｌに示すように、例えば１００
にＶで加速し、０．１μｍ径に収束したＧａイオンビー
ムによってパターン形成部分の第２の金属膜（４）をエ
ツチング除去する。この場合、イオン電流１００ ＰＡ
であれば１０μｌ−程度のイオンビーム走査速度で第２
の金属膜（４）をエツチング除去することができる。そ
して、イオンは電子に比べ質量が非常に大きいため、イ
オンビーム径にＩｒｓ、ぼ等しい程度の寸法加工が可能
である。また、エツチングに用いたイオンのうち試料中
に残留したものはすべて、レジスト膜（３）中に捕捉さ
れて、シリコン基板（１）まで到達しないため、イオン
ビームがデバイス特性に影響を与えることを防止するこ
とができる。次に、第１図（ｆ）に示すように、第２の
金属膜（４）をマスクにして、レジスト（３）を反応性
イオンエツチング（ＲＩＥ）ｔたは反応性イオンビーム
エツチング（ＲＩＢＥ）などの手段によシエッチングす
る。次に、第１図（ｇｌに示すように、第２の金属膜（
４）およびレジスト（３）をマスクとして、第１の金属
膜（２）を反応性イオンエツチング（ＲＩＥ）または反
応性イオンビームエツチング（ＲＩＢＥ）などの手段に
よシエッチングする。次に、第１図（ｈ）に示すように
、レジスト（３）を溶液によシ溶解除去して、微細パタ
ーンを形成することができる。
なお、上述の実施例では基板にシリコン基板を用いたが
、ＧａＡｇ 、 ５ｉ０２ 、 Ｓｉ３Ｎ４などの基板
を用いてもよいことはもちろんである。また、基板に配
線パターンなどの凹凸があっても、レジストの厚みを十
分にとることにより、加工面を平坦にすることができる
。壕だ、レジスト材としてネガ形電子線しジス）（ＰＧ
ＭＡ）を用いたが、他の有機膜を用いてもよいことはも
ちろんである。まだ、第２の金属膜の材質として多結晶
Ｓｉを用いたが、Ａｕ、ＡＩ！、Ｍｏ、Ｗなどの他の金
属まだは合金膜を用いてもよいことはもちろんである。
、ＧａＡｇ 、 ５ｉ０２ 、 Ｓｉ３Ｎ４などの基板
を用いてもよいことはもちろんである。また、基板に配
線パターンなどの凹凸があっても、レジストの厚みを十
分にとることにより、加工面を平坦にすることができる
。壕だ、レジスト材としてネガ形電子線しジス）（ＰＧ
ＭＡ）を用いたが、他の有機膜を用いてもよいことはも
ちろんである。まだ、第２の金属膜の材質として多結晶
Ｓｉを用いたが、Ａｕ、ＡＩ！、Ｍｏ、Ｗなどの他の金
属まだは合金膜を用いてもよいことはもちろんである。
まだ、Ｇａイオンビームを使用したが、Ｈ，Ｈｅ、Ａｒ
、８４゜Ａｕなど他のイオンビームを用いてもよいこと
はもちろんである。また、第１の金属膜の材質として、
Ａｕ 、 Ｍｏ 、 Ｗ 、 Ｓ ｉ０２ 、 Ｓ ｉ
３Ｎ４など他の金属を用いてもよいことはもちろんであ
る。また、上述の実施例では幅０．２μｍのパターンの
形成について説明したが、イオンビーム径をさらに絞る
ことによシ、０．１μｍあるいはそれ以下のパターン形
成も可能であるこ亡はもちろんである。
、８４゜Ａｕなど他のイオンビームを用いてもよいこと
はもちろんである。また、第１の金属膜の材質として、
Ａｕ 、 Ｍｏ 、 Ｗ 、 Ｓ ｉ０２ 、 Ｓ ｉ
３Ｎ４など他の金属を用いてもよいことはもちろんであ
る。また、上述の実施例では幅０．２μｍのパターンの
形成について説明したが、イオンビーム径をさらに絞る
ことによシ、０．１μｍあるいはそれ以下のパターン形
成も可能であるこ亡はもちろんである。
以上詳細に説明したように、この発明に係る微凱パター
ンの形成方法によれば近接効果が非常に少なく、また、
現像工程のように皮膜を溶解除去する工程がパターン加
工寸法に全く影響しないため、非常に微細なパターンを
精度よく、かつ再現性よく形成することができるなどの
効果がある。
ンの形成方法によれば近接効果が非常に少なく、また、
現像工程のように皮膜を溶解除去する工程がパターン加
工寸法に全く影響しないため、非常に微細なパターンを
精度よく、かつ再現性よく形成することができるなどの
効果がある。
第１図（ａ）〜第１図（ｈｌはこの発明に係る微細パタ
ーンの形成方法の一実施例を工程順に示す断面図である
。 （１）・・・・シリコン基板、（２）・・・・第１の金
属膜、（３）・・・・レジス）、（４Ｊ・・・・第２の
金属Ｌ （５）・・・・イオンビーム。 なお、図中、同一符号は同一または相当部分を示す。 代 理 人 葛 野 信 −第１図 （０） （ｂ） （Ｃ）
ーンの形成方法の一実施例を工程順に示す断面図である
。 （１）・・・・シリコン基板、（２）・・・・第１の金
属膜、（３）・・・・レジス）、（４Ｊ・・・・第２の
金属Ｌ （５）・・・・イオンビーム。 なお、図中、同一符号は同一または相当部分を示す。 代 理 人 葛 野 信 −第１図 （０） （ｂ） （Ｃ）
Claims (1)
- 基板上に第１の金属膜を形成する工程と、との第１の金
属膜上に有機膜を形成する工程と、この有機膜上に第２
の金属膜を形成する工程と、収束したイオンビームでこ
の第２の金属膜を選択的にエツチングして除去する工程
と、選択的にエンチング除去された第２の金属膜をマス
クとして前記有機膜をエツチングする工程と、このエツ
チング除去された第２の金属膜および有機膜をマスクと
して第１の金属膜を選択エツチングする工程と、この有
機膜を溶媒によシ溶解除去する工程とを備えたことを特
徴とする微細パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP701783A JPS59132132A (ja) | 1983-01-17 | 1983-01-17 | 微細パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP701783A JPS59132132A (ja) | 1983-01-17 | 1983-01-17 | 微細パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132132A true JPS59132132A (ja) | 1984-07-30 |
Family
ID=11654265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP701783A Pending JPS59132132A (ja) | 1983-01-17 | 1983-01-17 | 微細パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132132A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607131A (ja) * | 1983-06-24 | 1985-01-14 | Nec Corp | パタ−ン形成方法 |
| JPS61134020A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | パタ−ン形成方法 |
| JPH0290520A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | イオンビーム加工方法 |
| JPH03135568A (ja) * | 1989-06-22 | 1991-06-10 | Digital Equip Corp <Dec> | 電子成分等を製造するためにレーザ走査を使用するリトグラフィ技術 |
| JPH06291090A (ja) * | 1993-04-02 | 1994-10-18 | Nec Corp | 酸化シリコン膜のドライ・エッチング方法 |
| JP2009004778A (ja) * | 2007-06-21 | 2009-01-08 | Fei Co | 高解像度プラズマ・エッチング |
-
1983
- 1983-01-17 JP JP701783A patent/JPS59132132A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607131A (ja) * | 1983-06-24 | 1985-01-14 | Nec Corp | パタ−ン形成方法 |
| JPS61134020A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | パタ−ン形成方法 |
| JPH0290520A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | イオンビーム加工方法 |
| JPH03135568A (ja) * | 1989-06-22 | 1991-06-10 | Digital Equip Corp <Dec> | 電子成分等を製造するためにレーザ走査を使用するリトグラフィ技術 |
| JPH06291090A (ja) * | 1993-04-02 | 1994-10-18 | Nec Corp | 酸化シリコン膜のドライ・エッチング方法 |
| JP2009004778A (ja) * | 2007-06-21 | 2009-01-08 | Fei Co | 高解像度プラズマ・エッチング |
| US8303833B2 (en) | 2007-06-21 | 2012-11-06 | Fei Company | High resolution plasma etch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59132132A (ja) | 微細パタ−ンの形成方法 | |
| US3767492A (en) | Semiconductor masking | |
| JPH0466345B2 (ja) | ||
| JPS6340306B2 (ja) | ||
| JPS59126635A (ja) | 微細パタ−ンの形成方法 | |
| US3585091A (en) | Method for etching thin layers of oxide or nitride | |
| JP2899542B2 (ja) | 転写マスクの製造方法 | |
| JPH06180277A (ja) | 透過電子顕微鏡用試料の作成方法 | |
| JPS59126634A (ja) | パタ−ン形成方法 | |
| JP3078164B2 (ja) | 微細加工方法 | |
| JPH03141632A (ja) | パターン形成法及び半導体装置の製造方法 | |
| JPS6063934A (ja) | 微細パタ−ンの形成方法 | |
| JP2932707B2 (ja) | ステンシルマスク形成方法 | |
| JPH055165B2 (ja) | ||
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPS59103337A (ja) | パタ−ン形成方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPS583226A (ja) | 半導体装置の製造方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPS6212502B2 (ja) | ||
| JPS5955023A (ja) | 半導体装置の製造方法 | |
| JPS63169028A (ja) | 微細パタ−ンの形成方法 | |
| JPH03133126A (ja) | 微細パターン形成方法 | |
| JPH10312066A (ja) | レジストパターン形成方法 |