JPS59126634A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS59126634A
JPS59126634A JP187683A JP187683A JPS59126634A JP S59126634 A JPS59126634 A JP S59126634A JP 187683 A JP187683 A JP 187683A JP 187683 A JP187683 A JP 187683A JP S59126634 A JPS59126634 A JP S59126634A
Authority
JP
Japan
Prior art keywords
amorphous
single crystal
etching
pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP187683A
Other languages
English (en)
Inventor
Eiji Igawa
英治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP187683A priority Critical patent/JPS59126634A/ja
Publication of JPS59126634A publication Critical patent/JPS59126634A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マスクを用いないパターン形成方法に関する
ものである。
従来のパターン形成方法によると、被エツチング物より
エツチングレイトの低い材料をマスクとしてエツチング
を竹ない、マスクで被われていない部分がエツチングさ
れ、マスクで被われている部分がエツチングされないと
いう原理でバターイを形成していた。
従来のドライエツチングを用いた単結晶Ｓｉへのパター
ン形成方法の１例を第１図に示す。（ａ）に示すごとく
まずレジスト１２を単結晶Ｓｉ基板１１表面にコーティ
ングし、プリベーク後、（ｂ）に示すごとく光１３等の
リノグラフィー技術でガラスマスク１４等を通して露光
する。次に現像液で現像後、ポストベークすることによ
り（ｃ）のごとくレジストパターンをＳｉ基板１１上に
形成する。その後、ドライエツチング１５によりエツチ
ングを行なうとマスクであるレジスト１２よシ単結晶Ｓ
ｉ基板１１の方がエツチングレイトが大きいだめ、レジ
ストマスクを除去すると（ｄ）のどと（Ｓｉパターンが
形成される。しかし、この技術では８ｉ基板表面に形成
スルパターンのマスクをレジストで形成する必要がある
。さらに、そのレジストマスクを形成するだめの露光用
のレチクル又はマスクを作成せねばならない。すなわち
、Ｓｉ上にまずマスクでパターンを形成する必要がある
。これは製造工程が長くなるという欠点を有している。
又、この露光用のレチクル又はマスクは、一度作成すれ
ば、部分的なパターンの変更は困難である。
本発明の目的は、上述のマスクを用いたパターン形成方
法の時間的なむだや、露光用のマスクではマスク形成後
、パターン変更が困難であるという欠点をなくす、マス
クを用いないパターン形成方法を提供することにある。
本発明は、半導体単結晶基板上に、それと同種の半導体
のアモルファス層を形成し、その上をレーザーもしくは
電子ビームによりアニールを行ない単結晶化させたもの
にドライエツチングを行なって単結晶基板上にパターン
を形成することを特徴とするマスクを用いないパターン
形成方法にある。
次に図面を参照しながら本発明の詳細な説明する。
第２図に、本発明の第１の実施例を示す。同図の形成方
法は、電子ビーム蒸着法でもイオンブレーティング法で
もその形成方法によらない。つまりどんな形成方法であ
れアモルファス層を形成できればよい。次にレーザービ
ーム２３によりアモ施例においては、０．８Ｊ／ｃｄの
ＱスイッチＹ　Ａ　Ｇレーザーを用いた。この際、レー
ザーでスキャンした部分がパターンとなる。なおスキャ
ンはミラーを用いて行なう。レーザービーム２３のビー
ム径に、Ｊ：　Ｊ）ｆ：のパターンの線幅等を制御でき
る。このレーザースキャンすなわちレーザーアニールに
より、第２図（ｃ）に示すごとくアモルファス８１層２
２が単結晶５ｉ２４になる。この試料に対し、ドライエ
ツチング２５を行なうと、単結晶５ｉ２４とアモルファ
ス８ｉ２２のエツチングの選択比がエツチング条件によ
シ約２〜３倍程度とれて、アモルファーＸＳｉ２２０部
分は、アモルファス５ｉ２２の部分カ単結晶５ｉ２４に
なった部分より早くエツチングされる。本実施例におい
てはＣＦ４＋０２（２％）のガスを用いたりアクティ）
とツタエツチングで行なった。従って、第２図（ｄ）に
示すごとく、レーザーアニールによりアモルファス５ｉ
２２が単結晶化した部分がマスクを用いることなくパタ
ーンとして残る。
第３図は、本発明の第２の実施例を示したものである。
同図において（ａ）は、第２図の第１の実施例同様、ア
モルファス５ｉ３２を厚さ１．５μｍで単結晶Ｓｉ基板
３１上に形成したものである。次に第３図（ｂ）に示す
ごとく、本実施例では、電子ビーム３３を用いてアモル
ファス５ｉ３２上をスキャンする。
このスキャンは電界を用いて行なう。この′電子ビーム
のスキャンすなわち′アニール条件は第２図、第１の実
施例同様、スキャンされた部分のアモルファスＳ１が単
結晶化する条件で行なうことはいうまでもない。本実施
例では、２５ＫＷ／ｄで行なった。この際電子ビームの
径によりパターンの線幅等は制御できる。この電子ビー
ムのスキャンすなわち電子ビームアニールによって第３
図（Ｃ）に示すごとく、アモルファス５ｉ３２が単結晶
５ｉ３４になる。この試料に対し、ドライエツチング３
５を行なうと単結晶ＳｉよシアモルファスＳｉは約２〜
３倍早くエツチングされるので第３図（ｄ）に示すとと
くＳｉのパターンが形成される。本実施例ではＣＦ４＋
０２　（２％　）をエツチングガスに用い平行平板型の
りアクティブスパッタエッテでエツチングを行なった０ なお、本発明において基本的原理となる、単結晶Ｓｉと
アモルファス８ｉのエツチングレイトの選択比は、ドラ
イエツチングのエツチング条件において大きく変化する
。平行平板型ドライエツチング装４ｔｊｉＨにおいて、
選択比を左右する最も大きな要因は圧力である。圧力を
２００ｍＴｏｒｒ程度と鳥くすると、化学反応性のエツ
チングが進行するため、選択比が３倍程度とれる。しか
し、それ以上圧力を高くするとエツチング断面が等方的
になりサイドエツチングが入る。従りて微細パターンを
形成したい場合には問題がある。一方、圧力を５０ｍＴ
ｏｒｒと低くとると、選択比は１．５倍程度と低くなる
。しかし、異方的なエツチングが強いため、エツチング
断面は垂直になり、微細パターンに適用可能となる。
又、エツチングガスについては、その他ＳＦ６゜ＣＣＩ
、、　ＣＦ３Ｂｒ等のＳｉのエツチング用ガスを適用で
きることはいうまでもない。
以上、本発明を用いることにより、従来のようにマスク
を用いることなく、シかも、レーザーおよび電子ビーム
で直接描画した部分がパターンとして容易に得られるこ
とになる。本発明の効果は現在きわめて複雑化する半導
体プロセス工程の簡略化および直接描画した部分がパタ
ーンになるとい′う容易性に対しきわめて有効なもので
ある。
【図面の簡単な説明】
第１図は従来のレジストマスクを用いだＳｉのパターン
形成方法を説明するための概略断面図、第２図は、本発
明の第１の実施例を説明するだめの概略断面図、第３図
は、本発明の第２の実施例を説明するだめの概略断面図
である。 なお、図において、 １１、２１．３１・・・単結晶Ｓｉ基板、１２・・・レ
ジスト、１３・・・光、１４・・・ガラスマスク、１５
、２５．３５・・・ドライエツチング、２２．３２・・
・アモルファスＳｉ、２３・・・レーザビーム、２４．
３４・・・単結晶Ｓｉ、３３・・・−子ビーム。 ７　１　図 ＋　２　図 ２

Claims (1)

    【特許請求の範囲】
  1. 半導体単結晶基板上に、それと同種の半導体のアモルフ
    ァス層を形成し、次いでこのアモルファス層の所望の部
    分にレーザーもしくは、電子ビームを照射してアニール
    し、単闘晶化させ、次いでドライエツチングを行ない単
    結晶基板上にノくターンを形成することを特徴とするパ
    ターン形成方法。
JP187683A 1983-01-10 1983-01-10 パタ−ン形成方法 Pending JPS59126634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP187683A JPS59126634A (ja) 1983-01-10 1983-01-10 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP187683A JPS59126634A (ja) 1983-01-10 1983-01-10 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS59126634A true JPS59126634A (ja) 1984-07-21

Family

ID=11513755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP187683A Pending JPS59126634A (ja) 1983-01-10 1983-01-10 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS59126634A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154024A (ja) * 1984-12-26 1986-07-12 Nec Corp 半導体素子製造方法
JPS61271827A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH06342770A (ja) * 1992-08-21 1994-12-13 Nissin Electric Co Ltd エッチング方法及び装置
JPH06342769A (ja) * 1992-08-21 1994-12-13 Nissin Electric Co Ltd エッチング方法及び装置
JP2009061666A (ja) * 2007-09-06 2009-03-26 Canon Inc インクジェット記録ヘッド用基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154024A (ja) * 1984-12-26 1986-07-12 Nec Corp 半導体素子製造方法
JPS61271827A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH06342770A (ja) * 1992-08-21 1994-12-13 Nissin Electric Co Ltd エッチング方法及び装置
JPH06342769A (ja) * 1992-08-21 1994-12-13 Nissin Electric Co Ltd エッチング方法及び装置
JP2009061666A (ja) * 2007-09-06 2009-03-26 Canon Inc インクジェット記録ヘッド用基板の製造方法

Similar Documents

Publication Publication Date Title
JPH0734428B2 (ja) 半導体素子の製造方法
JPS59126634A (ja) パタ−ン形成方法
US4661426A (en) Process for manufacturing metal silicide photomask
JPS6227384B2 (ja)
JPH07307328A (ja) パターン形成方法
JPS59132132A (ja) 微細パタ−ンの形成方法
JP2899542B2 (ja) 転写マスクの製造方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
EP0766138A2 (en) Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process
JP3271185B2 (ja) 反射防止膜の製造方法
JPH0561185A (ja) フオトマスク
JPH03108330A (ja) 半導体装置の製造方法
JPH03278543A (ja) 電界効果トランジスタの製造方法
JPS60254733A (ja) パタ−ン形成法
JPS61114536A (ja) 半導体装置の製造方法
JPS6029921B2 (ja) 回折格子作製方法
JPH02961A (ja) フォトマスク製造方法
JPS6212502B2 (ja)
JPS61161716A (ja) ゲ−ト電極パタ−ンの形成方法
JPH0822113A (ja) 位相シフトマスクの作製方法
JPS6084820A (ja) 微細加工方法
JPH05129253A (ja) 半導体装置の製造方法
JPS63204615A (ja) レジスト膜パタ−ン形成方法
JPH0313949A (ja) レジストパターンの形成方法
JPS6063934A (ja) 微細パタ−ンの形成方法