JPS59126635A - 微細パタ−ンの形成方法 - Google Patents

微細パタ−ンの形成方法

Info

Publication number
JPS59126635A
JPS59126635A JP207383A JP207383A JPS59126635A JP S59126635 A JPS59126635 A JP S59126635A JP 207383 A JP207383 A JP 207383A JP 207383 A JP207383 A JP 207383A JP S59126635 A JPS59126635 A JP S59126635A
Authority
JP
Japan
Prior art keywords
metal film
film
resist
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP207383A
Other languages
English (en)
Inventor
Hiroaki Morimoto
森本 博明
Takaaki Katou
加藤 高秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP207383A priority Critical patent/JPS59126635A/ja
Publication of JPS59126635A publication Critical patent/JPS59126635A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は大規模集積回路(以下LSIと言う)におけ
る微細パターンの形成方法に関するものである。
〔従来技術〕
LSI製造工程において、非常に微細なノ(ターン、例
えば0.5μm程度のパターンを形成するためには現在
、電子ビーム露光技術が使用されているが、よく知られ
ているように、この電子ビーム露光においては基板から
の反射電子の影響で隣接するパターン同志が影響をおよ
ほし合って変形する現象。
いわゆる近接効果やレジストの現像工程でのレジストの
変形、下地エツチング時のレジスト膜減シなどの種々の
原因によ、り、0.5μm以下のパターンを再現性よく
形成することは困難な欠点があった。
〔発明の概要〕
したがって、この発明の目的は非常な微細パターン、特
に0.5μm以下のパターンをも精度よく、しかも再現
性よく形成することができる微細パターンの形成方法を
提供するものである。
このような目的を達成するため、この発明は基板上に有
機膜を塗布する工程と、この有機膜上に第1の金属膜を
形成する工程と、収束したイオンビームで、この第1の
金属膜を選択的にエツチング除去する工程と、この選択
的にエツチング除去された第1の金属膜をマスクとして
前記有機Bをエツチングする工程と、この上に目的の皮
膜を形成する工程と、前記有機膜を溶媒によシ溶解除去
する工程とを備えるものであシ、以下実施例を用いて詳
細に説明する。
〔発明の実施例〕
第1図(a)〜第1図(2)はこの発明に係る微細パタ
ーンの形成方法の一実施例を工程順に示す断面図でアシ
、−例として、シリコン基板上に幅0.2μm。
厚み0.5μmのアルミパターンを形成する場合につい
て説明する。同図において、(1)はパターンを形成す
べきシリコン基板、(2)はネガ形電子線レジストなど
のレジスト膜、(3)は第1の金属皮膜、(4)はイオ
ンビーム、(5)はアルミニウム(At)などの第2の
金属皮膜である。なお、前記ネガ彫型子線しジス) (
PGMA )にはメチルエチルケトンとエチルアルコー
ルの混合液を溶解液とすることが有効である。
次に1上記構成による微細パターンの形成方法について
説明する。まず、第1図(a)に示すシリコン基板(1
)上に、第2図・(b)に示すようにレジスト(2)を
例えば1μmの厚さでスピンコードし、80℃で20分
間ベーキングして溶媒を乾燥させる。次に、第1図(e
)に示すように、多結晶Si膜などの第1の金属皮膜(
3)ヲ例えば0.1μm厚さに形成する。次に、第1図
(d)に示すように、100KVで加速し、0.1pm
径に収束したGaイオンと一ム(4)によってパターン
形成部分の第1の金属皮膜(3)をエツチング除去する
。この場合、イオン電流100PA程度であれば10μ
m/see程度のイオンビーム走査速度で前記第1の金
属皮膜(3)ヲエッチング除去することができる。そし
て、電子に比べ質量が非常に太きいだめ、近接効果はほ
とんど生じないので、イオンビーム径にほぼ等しい程度
の寸法の加圧が可能であされ、シリコン基板(1)まで
到達しないため、イオンビームがデバイス特性に影響を
与えることを防止することができる。次に、第1図(e
)に示すように、反応性イオンエツチング(RIE)ま
たは反応性イオンビームエツチング(RIBE)などの
手段によシ、第1の金属皮膜0)をマスクとして、レジ
スト膜(2)のエツチング全行なう。次に、第1図(f
)に示すように、スパッタ蒸着などの手段によシ、第2
の金属皮膜(5) 1k例えば0.5μmの膜厚で形成
する。次に、溶液により、レジス)(2)を溶解除去す
ることにより、第1図(のに示すように、微細パターン
を形成することができる。
なお、上述の実施例では基板としてシリコン基板音用い
たが、GaAB、5iOs、5isN*など他の基板を
用いても同様にできることはもちろんである。
また、基板に配線パターン凹凸があっても、レジストの
厚みを十分にとることにより、加工mJヲ平坦にするこ
とができることはもちろんである。また、レジスト材C
2)としてPGMA’に用いたが、他の有機膜を用いて
もよいことはもちろんである。また、第1の金属皮膜(
3)の材質として多結晶Siを使用したが、AU、At
、MO,Wなど、他の金属または金属膜を使用してもよ
いことはもちろんである。
また、Gaイオンビームを用いたが、l(、He y 
A r ISi 、 Auなと、他のイオンビームを用
いてもよいことはもちろんである。また、第2の金属皮
膜(5)の材質としてAtを用いたが、AUtMOsW
ysi02sSiaN4など他の金属皮膜を用いてもよ
いことはもちろんである。また、以上は0.2μm幅の
パターンを形成する場合について説明したが、これに限
定セス、イオンビーム径をさらに絞ることによシ、0.
1μm幅あるいはそれ以下のパターンの形成も可能であ
ることはもちろんである。
〔発情の効果〕
以上詳細に説明したように、この発明に係る微細パター
ンの形成方法によれば近接効果が非常に少なく、また現
像工程のように皮膜を溶解除去する工程がパターン加工
寸法に全く影響しないために、非常に微細なパターンを
精度よく、かつ再現性よく形成することができる効果が
ある。
【図面の簡単な説明】
第1図(a)〜第1図(f)はこの発明に係る微細パタ
ーンの形成方法の一実施例を工程順に示す断面図である
。 α)・・・・基板、(2)−・・・レジスト、(3)・
・・・第1の金属皮膜、(4)・・Φ・イオンビーム、
(5)・・・・第2の金属皮膜。 なお、図中、同一符号は同一または相当部分を示す。 代  理  人      葛  野  信  −第1
図 (0) (b) 手 続 袖 正 4:(自発) 特許庁長官殿 1、事件の表示   1・1.願昭 58−2073号
2、発明の名称 微細パターンの形成方法 3、谷口正をすると 事f’lとの関係 1−1′許出19(i人件 所  
  東j;〔都七代111区丸の内二1−1−+2番3
号名 称  (601) (菱電機株式会社代表者 片
 1111− 八 部 4 、 イし  ■甲   人 1−1− 所     東京都千代I11区)Lの内、
目12If+::ろシ)5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 明細書第6頁第3行の「金属皮膜」を「材質」と補正す
る。 以  上

Claims (1)

    【特許請求の範囲】
  1. 基板上に有機膜を塗布する工程と、この有機膜上に第1
    の金属膜を形成する工程と、収束したイオンビームで、
    この第1の金属膜を選択的にエツチング除去する工程と
    、この選択的にエツチング除去された第1の金属膜をマ
    スクとして前記有機膜をエツチングする工程と、この上
    に目的の皮膜を形成する工程と、前記有機膜を溶媒によ
    シ溶解除去する工程とを備えたことを・特徴とする微細
    ノ(ターンの形成方法。
JP207383A 1983-01-08 1983-01-08 微細パタ−ンの形成方法 Pending JPS59126635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP207383A JPS59126635A (ja) 1983-01-08 1983-01-08 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP207383A JPS59126635A (ja) 1983-01-08 1983-01-08 微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS59126635A true JPS59126635A (ja) 1984-07-21

Family

ID=11519161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP207383A Pending JPS59126635A (ja) 1983-01-08 1983-01-08 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59126635A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607131A (ja) * 1983-06-24 1985-01-14 Nec Corp パタ−ン形成方法
JPS60167428A (ja) * 1984-02-10 1985-08-30 Mitsubishi Electric Corp 微細加工方法
JPH07162101A (ja) * 1993-10-18 1995-06-23 Philips Electron Nv 輻射線放出ダイオードの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607131A (ja) * 1983-06-24 1985-01-14 Nec Corp パタ−ン形成方法
JPS60167428A (ja) * 1984-02-10 1985-08-30 Mitsubishi Electric Corp 微細加工方法
JPH07162101A (ja) * 1993-10-18 1995-06-23 Philips Electron Nv 輻射線放出ダイオードの製造方法

Similar Documents

Publication Publication Date Title
JPS6355208B2 (ja)
JPS59126635A (ja) 微細パタ−ンの形成方法
JPS59132132A (ja) 微細パタ−ンの形成方法
JPS63133629A (ja) 集積回路装置の製造方法
JPS6386434A (ja) レジストパタ−ン形成方法
JP2604573B2 (ja) 微細パターン形成方法
JP2001297970A (ja) 薄膜パターン及びその形成方法
JPH055165B2 (ja)
JPS6354726A (ja) レジスト膜のエツチング方法
JPS63169028A (ja) 微細パタ−ンの形成方法
JPH0313949A (ja) レジストパターンの形成方法
JP2966127B2 (ja) レジストパターンの形成方法
JPH03269533A (ja) フォトマスクの製造方法およびそれに使用する基板
JPH01304457A (ja) パターン形成方法
JPS6063934A (ja) 微細パタ−ンの形成方法
JPH10312066A (ja) レジストパターン形成方法
JPH04250624A (ja) パターン形成方法
JPS6118134A (ja) エツチング加工方法
JPH03188447A (ja) レジストパターンの形成方法
JPS63271932A (ja) 微細パタ−ン形成方法
JPH0719061B2 (ja) レジストパタ−ン形成方法
JPH0748468B2 (ja) パタ−ン形成方法
JPH03133126A (ja) 微細パターン形成方法
JPH02101469A (ja) 微細パターン形成方法
JPS61161739A (ja) 配線パタ−ンの形成方法