JP2001297970A - 薄膜パターン及びその形成方法 - Google Patents

薄膜パターン及びその形成方法

Info

Publication number
JP2001297970A
JP2001297970A JP2000112564A JP2000112564A JP2001297970A JP 2001297970 A JP2001297970 A JP 2001297970A JP 2000112564 A JP2000112564 A JP 2000112564A JP 2000112564 A JP2000112564 A JP 2000112564A JP 2001297970 A JP2001297970 A JP 2001297970A
Authority
JP
Japan
Prior art keywords
pattern
thin film
resist
substrate
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000112564A
Other languages
English (en)
Other versions
JP4675450B2 (ja
Inventor
Keiji Watabe
慶二 渡部
Yoshikazu Igarashi
美和 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000112564A priority Critical patent/JP4675450B2/ja
Publication of JP2001297970A publication Critical patent/JP2001297970A/ja
Application granted granted Critical
Publication of JP4675450B2 publication Critical patent/JP4675450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 高アスペクト比で高精度な、パターンの細り
などの欠陥を有しない微細薄膜パターンを提供するこ
と。 【解決手段】 被加工基板上において、薄膜パターン
を、パターニングとそれに続くガラス化処理によって形
成されたシリコン含有材料由来のレジストパターンをマ
スクとし、そのレジストパターンを被加工基板上にすで
に形成されている薄膜にドライエッチング処理で転写す
ることによって形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜パターンと、
その形成方法に関し、さらに詳しく述べると、上層のレ
ジストパターンをドライエッチング処理によって下層に
転写することによって微細な薄膜パターンを形成する方
法に関する。本発明の薄膜パターンは、例えば、半導体
装置、磁気ヘッドなどの各種の電子機器の1構成員とし
て、あるいはそのようなデバイスの製造においてフォト
マスクなどとして、有利に使用することができる。
【0002】
【従来の技術】周知の通り、電子機器用の微細パターン
の形成のため、薄膜形成技術と写真蝕刻技術(リソグラ
フィ)が多用されており、また、このような加工技術の
進歩によって、電子機器に実装される素子はますます微
細化される傾向にある。したがって、現在、ULSI、
磁気ヘッドなどのような電子回路機器が実用化されるよ
うになっている。
【0003】さらに具体的に説明すると、電子回路機器
の微細な配線パターンの形成では、下記の工程: (1)被加工基板上に配線材料からなる薄膜を例えば蒸
着によって形成し、(2)被加工基板上の薄膜の上にさ
らにレジスト材料を塗布してレジスト膜を形成し、
(3)レジスト膜を、その上に配置したマスクを介し
て、可視光、紫外線、遠紫外線、X線等の放射線に選択
的に露光することによって、あるいは電子線の径を絞っ
て直接描画することによって、レジスト膜の溶解特性を
選択的に変化せしめ、(4)現像によって、レジスト膜
をその溶解特性に従って選択的に溶解除去してレジスト
パターンを形成し、そして(5)レジストパターンをマ
スクとして、下地の配線材料の薄膜をウエットエッチン
グ又はドライエッチングすることによって微細な配線パ
ターンを形成する方法などが実用化されている。
【0004】ところで、近年において、ULSIのデュ
アルダマシンプロセスやフォトマスク用電子線露光の近
接効果防止プロセス、磁気抵抗効果型ヘッド(MRヘッ
ド)のライト磁極形成プロセス、マルチチップモジュー
ル(MCM)のスルーホール形成プロセス、さらにはマ
イクロマシニング用パターン形成プロセスなどにおいて
は、微細で高アスペクト比のパターンを高精度に形成す
ることが不可欠となっている。また、一方で次世代リソ
グラフィとして検討されているArFエキシマ光、真空
紫外線(VUV)、極端紫外線(EUV)等を露光源と
して使用したリソグラフィでは、使用されるレジスト材
料の透過率が低いことから、レジスト膜を薄膜化するこ
とが不可欠となってきている。
【0005】上記したような課題、すなわち、微細で高
アスペクト比のパターンを高精度に薄膜の形で形成する
ことを解決するため、表面イメージング法が検討されて
いる。表面イメージング法は、レジスト膜をパターニン
グした後、それによって得られたレジストパターンをド
ライエッチングで下地に転写する方法であり、シリコン
(Si)含有レジスト法と表面シリル化法とがある。
【0006】しかしながら、従来の表面イメージング法
では、上層のレジストパターンを下層にドライエッチン
グで転写する際に、上層のSi含有レジストパターンの
エッチング耐性を十分に大きくできないため、転写時の
寸法変動が大きいという問題がある。すなわち、上層の
レジストパターンをマスクとして下層をドライエッチン
グにより選択的に除去する際に、上層のパターンの膜減
りに原因して下層が余計に除去されてしまい、パターン
寸法が先細りになるという問題である。
【0007】上層のSi含有レジストパターン(マス
ク)に原因するこの問題を解決するため、上層レジスト
のSi含有率を高めたり膜厚を増大させたりすることも
試みられているが、高解像性を保ちつつ実質的な精度で
パターンを転写できないという問題が依然として残され
ている。また、特開平4−250624号公報では、上
層のSi含有レジストパターンに原因する上述の問題を
解決することが目的ではないが、上層のレジストパター
ンをマスクとして下層のSiO2 膜をドライエッチング
で選択的に除去してSiO2 絶縁膜を形成する際の問題
点、すなわち、レジストパターンのアスペクト比が高
い場合に、エッチングガスが下層まで到達しないので、
レジストパターンがSiO2 膜に正確に転写されないこ
と、及びレジストパターンとSiO2 膜のエッチング
の選択比がエッチング条件によって変化する場合に、得
られるSiO2 パターンの形状が著しく変化すること、
を解決するため、SiO2 パターンの形成工程で、ドラ
イエッチングを行わないことを提案している。すなわ
ち、このSiO2 絶縁膜の形成方法は、Si含有レジス
ト膜を半導体基板上に形成した後、そのSi含有レジス
ト膜をパターニングし、さらにそのSi含有レジストパ
ターンをO2プラズマの照射によってSiO2 パターンに
変換し、これを絶縁膜として用いることを特徴としてい
る。しかし、このパターン形成方法はSiO2 パターン
を絶縁膜として使用するものであるので、このパターン
を特にドライエッチングのマスクとして利用し、下地に
転写することについてや、高アスペクト比のパターンを
得る手法に関することについての教示がない。
【0008】
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の問題点を解決して、ドライエッチング
時においてエッチングの選択比を高めることができ、よ
って、薄膜パターンを高アスペクト比で高精度に形成す
ることができ、転写の際のパターン寸法の細りを抑える
ことのできる薄膜パターンの形成方法を提供することに
ある。
【0009】本発明は、また、各種の電子部品において
その構成員として使用したり、さもなければ、そのよう
な電子部品の製造に用いるフォトマスクを製造する際に
使用することのできる微細な薄膜パターンを提供するこ
とにある。
【0010】
【課題を解決するための手段】本発明者らは、上記した
目的を達成すべく鋭意研究した結果、被加工基板上に薄
膜パターンを形成する際に、被加工基板上にすでに形成
されている薄膜をドライエッチング処理によって選択的
に除去する工程において、ドライエッチング処理に対し
て耐性が付与されたシリコン含有材料由来のレジストパ
ターンをマスクとして実施すること、また、そのため
に、ドライエッチング処理に先がけて、レジストパター
ンをガラス化処理することが有用であるという知見を
得、本発明を完成した。
【0011】本発明は、その1つの面において、被加工
基板上に形成された薄膜パターンであって、前記薄膜パ
ターンが、パターニングとそれに続くガラス化処理によ
って形成されたシリコン含有材料由来のレジストパター
ンをマスクとし、そのレジストパターンを前記被加工基
板上にすでに形成されている薄膜にドライエッチング処
理で転写することによって形成されたものであることを
特徴とする薄膜パターンにある。
【0012】また、本発明は、そのもう1つの面におい
て、被加工基板上に薄膜パターンを形成する方法であっ
て、下記の工程:前記被加工基板上に、前記薄膜パター
ンの薄膜形成材料から所定の膜厚で下地層を形成し、前
記下地層の上に、露光及び現像によって前記薄膜パター
ンに相当するレジストパターンを形成し、前記レジスト
パターンをガラス化し、そして前記レジストパターンを
マスクとし、前記レジストパターンを前記下地層にドラ
イエッチング処理で転写することを含んでなることを特
徴とする薄膜パターンの形成方法にある。
【0013】
【発明の実施の形態】次いで、本発明をその実施の形態
についてさらに詳しく説明する。図1は、本発明による
薄膜パターンの典型例を示した断面図である。図示の例
では、被加工基板1の上に、パターニングとそれに続く
ガラス化処理によって形成されたシリコン含有材料由来
のレジストパターン3(以下、上層レジストパターンと
もいう)と、そのレジストパターン3をマスクとしてド
ライエッチング処理によって形成された薄膜パターン2
(通常、レジスト材料からなり、したがって、以下、下
層レジストパターンともいう)とが形成されている。ま
た、本発明の薄膜パターンでは、必要に応じて、マスク
として使用したレジストパターン3が、フッ酸による洗
浄やフッ素プラズマ処理によって除去されていてもよ
い。また、薄膜パターン2が、レジスト材料以外の機能
性材料から形成されていてもよい。すなわち、薄膜パタ
ーン2が、ドライエッチング処理によって選択的に除去
され得る配線材料などから形成されていてもよい。さら
に、図示しないけれども、被加工基板1は、その表面に
コロナ放電処理やその他の表面処理が施されていてもよ
く、あるいは被加工基板1とその上の薄膜パターン2の
間に、電子機器などの分野において一般的な任意の保護
膜や中間層が介在せしめられていてもよい。例えば、M
Rヘッドの場合には、アルチック(Al2 3 TiC)
基板からなる被加工基板1の表面を純水洗浄、O2プラズ
マ処理、そして超音波洗浄により処理した後、アルミナ
(Al2 3 )保護膜を形成することができる。
【0014】本発明の実施において、被加工基板は、特
に限定されるものではなく、電子機器の分野で通常使用
されている基板を任意に使用することができる。適当な
基板は、例えば、半導体装置の製造に一般的に使用され
ている半導体基板、例えば、シリコン基板、GaAs基
板など、MRヘッド等の磁気ヘッドで使用されている基
板、例えば、アルチック基板など、フォトマスク基板、
例えば、金属薄膜を表面に有するガラス基板などを挙げ
ることができる。このような被加工基板は、必要に応じ
て、その表面が表面処理されていてもよく、あるいはめ
っき層やその他の被膜を有していてもよい。
【0015】薄膜パターンは、そのパターンが上層のレ
ジストパターンをマスクとしたドライエッチング法によ
って形成され得る限り、任意の薄膜形成材料から形成す
るができる。すなわち、多層レジスト法の下層レジスト
であってもよく、あるいは、例えば導電膜、絶縁膜、電
極等のように、電子機器の1構成員であってもよい。こ
のような薄膜は、例えば、塗布、スパッタリング、蒸着
などの常用の成膜法を使用して任意の膜厚で形成するこ
とができ、必要に応じて、エッチングなどによってパタ
ーン化されていてもよい。
【0016】薄膜パターンの膜厚は、その薄膜パターン
の使用目的やパターン形成の条件などに応じて広い範囲
で変更することができるけれども、なるべく高いアスペ
クト比を得ることが望ましいことを考慮した場合、通
常、0.01〜1,000μmの範囲であることが好ま
しく、さらに好ましくは、0.1〜100μm の範囲で
ある。この薄膜パターンの膜厚が0.01μm を下回る
場合には、特に本プロセスを適用する必要はなく、反対
に、1,000μm を上回る膜厚をそなえた薄膜パター
ンは、常用のドライエッチング処理の場合、パターンの
変形等の欠陥をともなうおそれがある。
【0017】上記した薄膜パターンの形成においてマス
クとして使用されるレジストパターンは、薄膜形成材料
の上にシリコン含有材料の薄膜を所定の膜厚で被着する
ことによって形成することができる。シリコン含有材料
の被着には、その材料をスピンコート法やその他の塗布
法で塗布して乾燥する方法を有利に使用することができ
る。さもなければ、シリコン含有材料の被着は、必要に
応じて、スパッタリング、蒸着などの常用の成膜法を使
用して実施してもよい。引き続いて、レジストパターン
の形成のため、シリコン含有材料の薄膜を所望のパター
ンで露光し、現像する。この露光及び現像工程は、使用
したシリコン含有材料の種類(ポジ型又はネガ型)に応
じて、薄膜パターン形成部位のみに露光を施してその露
光領域を現像液に不溶化し、非露光領域を現像液で溶解
除去する方法、あるいは薄膜パターン形成部位を除いて
露光を施してその露光領域を現像液に可溶化し、露光領
域を現像液で溶解除去する方法で実施することができ
る。いずれの方法でも、露光及び現像の条件は、通常用
いられている条件でよい。
【0018】また、通常のレジストを露光し、露光部位
の極性を変化させ、引き続きこれをシリル化剤にさらし
て選択的にシリル化することで、シリコン含有パターン
を得る方法も用いることができる。本発明に従うと、こ
のようにして形成されたレジストパターンをドライエッ
チング法で下地の薄膜に転写する前、レジストパターン
のシリコン含有材料をガラス化処理して、対応のSiO
2 に変換する。ここで、「ガラス化処理」とは、シリコ
ン含有材料の表面から有機成分を除去して強固なSi−
O結合の含有量を高め、よりガラス(SiO2 )に近い
形へと変換することを意味している。本発明では、この
ようなガラス化工程を行うことで、引き続いて実施する
ドライエッチングの選択比を高め、ドライエッチングの
寸法シフト(転写の際のパターン寸法の細りなど)を大
幅に低減できる。
【0019】レジストパターンを形成するためのシリコ
ン含有材料としては、この技術分野においてレジストと
しての有用性が評価されているいろいろなシリコン含有
材料を使用することができるが、その使用目的に鑑み
て、パターニングとその後のガラス化処理によって、ド
ライエッチングに対する優れた耐性を発現できるような
シリコン含有材料でなければならない。適当なシリコン
含有材料は、有機珪素ポリマー、例えば、主鎖が珪素原
子からなるポリマー、例えばポリシラン、主鎖が珪素原
子及び炭素原子からなるポリマー、例えばポリカルボシ
ランなど、主鎖が珪素原子、ヘテロ原子、酸素原子から
なるポリマー、例えばポリシロキサン(シリコーン)、
ポリシラザン、ポリメタロシロキサンなど、及びその他
の有機珪素ポリマーである。
【0020】本発明者らは、このような有機珪素ポリマ
ーのなかでも、3次元骨格のシロキサン結合を分子中に
有するオルガノシリコーンが、シリコン含有材料として
特に有用であることを確認した。このようなオルガノシ
リコーンは、耐熱性が大であるばかりでなく、3次元骨
格の存在に由来してSi含有量が多く、したがってガラ
ス化処理を容易に実施することができ、また、高Si含
有量の帰結として有機基の量が少なく、したがってより
ガラスに近い形に変換可能である。実際に、このオルガ
ノシリコーンを使用すると、ドライエッチングによって
レジストパターンの転写の行う間に、そのレジストパタ
ーンがほとんど削られることがない。3次元骨格のシロ
キサン結合を分子中に有するオルガノシリコーンとして
は、いろいろな化合物があるけれども、本発明の実施に
好適な化合物は、例えば、下記一般式(1)又は(2)
によって表される化合物などである。
【0021】
【化1】
【0022】上記したシリコン含有パターンのガラス化
処理は、好ましくは、シリコン含有パターンを酸化する
こと又はシリコン含有パターンを架橋させることによっ
て行うことができ、さもなければ、シリコン含有パター
ンの酸化に続けてそれを架橋させるなどして、このよう
な2方法を組み合わせて行ってもよい。シリコン含有パ
ターンの酸化は、特に有機成分を除去してガラス化を進
行させるのに有効であり、また、シリコン含有パターン
の架橋は、耐熱性やドライエッチング耐性を高めるのに
有効である。
【0023】さらに説明すると、シリコン含有パターン
を酸化する方法は、特に限定されるわけではないけれど
も、オゾン酸化処理が特に有効である。具体的には、オ
ゾン発生機で発生させたオゾンを処理容器に導入し、そ
の処理容器内に配置したシリコン含有パターンをオゾン
雰囲気にさらす方法を有利に使用することができる。さ
もなければ、シリコン含有パターンに対して等方性の酸
素プラズマ処理を行う方法も有利に使用することができ
る。
【0024】また、シリコン含有パターンを架橋させる
方法は、特に限定されるわけではないけれども、電子線
の照射処理や、遠紫外線の照射処理、真空紫外線の照射
処理などによって有利に実施することができる。それぞ
れの処理の好ましい実施条件を以下に説明する。電子線
の照射処理:市販のEBキュア装置などを用いることが
できる。照射の均一性を向上させるために、被照射基板
又は光源を摺動することが好ましい。遠紫外線の照射処
理:市販のHgランプやHg−Xeランプ、あるいはK
rF,KrCl,XeClのエキシマ光による装置など
を用いることができる。照射の均一性を向上させるため
に、被照射基板又は光源を摺動することが好ましい。ま
た、オゾン酸化を同時に行うためには、空気中での照射
が好ましい。真空紫外線の照射処理:市販のD2 ランプ
光あるいはXe2 ,Kr2 ,Ar2 のエキシマ光による
装置などを用いることができる。照射の均一性を向上さ
せるために、被照射基板又は光源を摺動することが好ま
しい。空気中、不活性ガス中および真空中で照射するこ
とができる。
【0025】また、シリコン含有パターンを酸化しなが
ら架橋させる方法は、特に限定されるわけではないけれ
ども、酸素含有雰囲気(空気も含む)中で電子線の照射
や、遠紫外線の照射、真空紫外線の照射などを行うこと
によって有利に実施することができる。特に、真空紫外
線の照射を行う場合には、キセノン(Xe)エキシマ光
を好ましく用いることができ、その際、処理容器内の被
加工基板と真空紫外線の照射面との距離が7mm以下であ
ると、酸化と架橋の処理を同時に効果的に行うことがで
きる。
【0026】さらにまた、上記したような酸化処理、架
橋処理、あるいは酸化とそれに続く架橋処理は、加熱ラ
ンプなどを使用して被加工基板を加熱しながら実施する
のが好ましい。処理効率が高められるからである。被加
工基板の加熱温度は、広い範囲で変更することができる
というものの、通常、50〜300℃の範囲であるのが
好ましい。加熱温度が50℃を下回ると、所期の処理促
進を達成することができず、反対に300℃を上回る
と、素子の損傷やレジストパターンの軟化などを引き起
こすおそれがある。
【0027】引き続いて、得られたガラス化レジストパ
ターンをマスクとしてドライエッチングを行い、そのレ
ジストパターンを下地の薄膜形成材料に転写する。ドラ
イエッチングは、常用の技法にしたがって行うことがで
きる。適当なドライエッチング法の一例として、以下に
列挙するものに限定されるわけではないけれども、プラ
ズマエッチング、反応性イオンエッチング(RIE)、
イオンビームエッチングなどを挙げることができる。ど
の方法も、通常、一般的なエッチング条件を適用して実
施することができる。例えば、プラズマエッチングは、
高密度プラズマドライエッチング装置を使用して、次の
ような処理条件で実施することができる。
【0028】ガス圧:1〜10mTorr 印加周波数:13.56MHz 酸素流量:5〜50sccm rfパワー:バイアス100〜300W、コイル300
〜800W 上記したようなドライエッチングによって、レジストパ
ターンを下地の薄膜形成材料に高精度で転写することが
できる。その際、得られる薄膜パターンにおいて変形や
先細り等の欠陥は発生しない。
【0029】本発明の薄膜パターンにおいて、そのアス
ペクト比(薄膜パターンの幅:高さの比)は、その薄膜
パターンの使途などに応じて広い範囲で変更することが
でき、通常、1:1〜1:30の範囲である。この薄膜
パターンの場合には、半導体プロセスの場合に一般的な
〜1:2程度の比較的に低いアスペクト比から、磁気ヘ
ッドプロセスの場合に一般的な〜1:30程度の非常に
高いアスペクト比まで、所望に応じて任意にアスペクト
比をコントロールし得るという点で注目に値する。ま
た、磁気ヘッドの磁極のように、ライトコア幅が〜0.
5μm で、レジスト膜の膜厚が約10μm である場合
(すなわち、アスペクト比が〜1:20)でも、満足の
いく形で寸法精度を出すことができるという点でも注目
に値する。
【0030】本発明に従うと、被加工基板上に薄膜パタ
ーンを形成する方法も提供される。このパターン形成方
法は、上記の薄膜パターンの説明から容易に理解できる
であろうが、さらなる理解のため、図2を参照しなが
ら、パターン形成工程を順を追って説明することにす
る。先ず、図2の工程(A)に示すように、被加工基板
1の上に、薄膜パターンを形成するための材料を所定の
膜厚で塗布して下地層12を形成する。さらに、この薄
膜形成材料からなる下地層12の上に、本発明の実施に
おいて好適なシリコン含有材料を所定の膜厚で塗布して
レジスト層13を形成する。下地層12及びレジスト層
13の形成は、それぞれ、前記したようにして有利に実
施することができる。
【0031】上記のようにして下地層12及びレジスト
層13を順次形成した後、工程(B)で、レジスト層1
3のパターニングを行う。例えば、使用したシリコン含
有材料がネガ型レジストである場合、レジスト層13を
所望とする薄膜パターンに相当する露光パターンにさら
して露光領域を現像液に不溶化し、非露光領域のみを溶
解除去する。図示のような、薄膜パターンに相当するレ
ジストパターン13が得られる。
【0032】次いで、先の工程で形成したレジストパタ
ーン13をガラス化する。このガラス化工程は、先に説
明したように、Si含有パターンのオゾン酸化処理、等
方性の酸素プラズマ処理等の酸化処理によって有利に実
施することができ、また、好ましくは、この酸化処理に
加えて、Si含有パターンの架橋を実施することができ
る。Si含有パターンの架橋工程は、架橋に好適な高エ
ネルギー線である電子線や真空紫外線などを照射するこ
とによって有利に実施することができる。さらに、この
ガラス化工程は、Si含有パターンを酸化しながら架橋
を実施すること、例えば、空気中やその他の酸素含有雰
囲気中で加熱下に遠紫外線、真空紫外線などを照射する
ことによっても有利に実施することができる。真空紫外
線としては、オゾンの発生率が高く、Si含有パターン
を架橋させることができ、装置も低価格であることか
ら、Xeエキシマ光を有利に使用することができる。さ
らにまた、このような酸化工程や架橋工程は、先にも説
明したように、通常、50〜300℃の温度に加熱した
状態で実施するのが好ましく、特に、分子運動の観点か
らは、250〜300℃の温度が好適である。工程
(C)に示すように、ガラス化されたレジストパターン
3が得られる。
【0033】次いで、工程(D)に示すように、ガラス
化されたレジストパターン3をマスクとして使用して、
その下の薄膜形成材料からなる下地層12をドライエッ
チング処理する。図示のように下地層12が徐々にエッ
チングされていき、最終的には、図1に示したように、
レジストパターン3が下地層12に正確に転写されて、
所望とする薄膜パターン2を得ることができる。
【0034】本発明の薄膜パターン及びその形成方法
は、いろいろな分野で有利に使用することができる。例
えば、薄膜パターンを多層レジスト法のレジストパター
ンとして使用することができる。すなわち、2層レジス
ト法の場合、薄膜パターンを下層レジストとして、その
上のシリコン含有パターンを上層レジストとして、それ
ぞれ使用することができる。このようにして形成された
レジストパターンは、そのレジストパターンの下地をエ
ッチングする際に、マスクとして有利に使用することが
できる。
【0035】また、本発明の薄膜パターンは、半導体装
置、磁気ヘッド等の電子機器の1構成員として有利に使
用することができる。具体的には、そのレジストパター
ンの種類に依存するけれども、レジストパターンそのも
のを電子機器の絶縁膜、配線、電極などの機能性要素と
して使用することができる。図3は、本発明の薄膜パタ
ーンをMRヘッドのライト磁極の形成に使用した例を示
したものである。図示の例では、幅が狭く通常精度を出
して加工することが困難であるとされているライトコア
幅〜1μm のライト磁極24が、めっきベース22を備
えたアルチック(Al2 3 TiC)基板21の上に形
成されている。ライト磁極24を形成するため、アルチ
ック基板21の表面にNiFeを塗布、スパッタリン
グ、蒸着などによって成膜してめっきベース22を形成
した後、薄膜形成材料及びシリコン含有材料を順次塗布
し、さらにそれらの材料をパターニングする。次いで、
得られたレジストパターン3を本発明に従いガラス化し
た後、そのレジストパターン3を下地の薄膜形成材料に
転写する。高アスペクト比の薄膜パターン2が得られ
る。実際、このようにして得ることのできるライトコア
幅wは約1μm であり、薄膜パターン2とその上のレジ
ストパターン3の合計高さ(すなわち、ライトコアの深
さ)は約10μm である。引き続いて、アルチック基板
21をNiFeのめっき浴に浸漬してめっきを行う。図
示しないが、薄膜パターン2とその上のレジストパター
ン3を溶解除去すると、NiFeからなるライト磁極2
4が得られる。
【0036】本発明の薄膜パターンは、上述のように、
MRヘッドのライト磁極の形成に有利に使用することが
できる。このようなパターンめっきプロセスは、また、
MRヘッドの上部シールド(下部磁極)、上部磁極、ラ
イトコイルなどの形成にも有利に使用することができ
る。
【0037】
【実施例】引き続いて、本発明をその実施例について説
明する。実施例1 ガラスからなるフォトマスク基板の上にクロム及び酸化
クロムをそれぞれ膜厚0.06μm 及び0.03μm で
成膜した後、スルホン化ポリアニリン系有機導電性材料
(三菱レイヨン製)を膜厚2μm で塗布し、100℃で
5分間にわたってハードベークした。このようにして下
層レジストを形成した後、上層レジストを形成するた
め、末端にクロロメチルフェニルエチル基とメチル基を
有する3次元ポリフェニレンシロキサンレジスト(特許
第1911959号参照)を膜厚0.2μm で塗布し、
100℃で1分間にわたってプリベークした。次いで、
上層レジストパターンの形成のため、上層レジストのみ
について電子線露光と有機溶剤による現像を行った。こ
こで、露光条件は、加速電圧30kV、16μC/cm2
あり、また、現像液として使用した有機溶剤は、芳香族
炭化水素であった。0.2μm のライン・アンド・スペ
ースの上層レジストパターンが得られた。
【0038】上層レジストパターンの形成後、そのガラ
ス化を行った。上層レジストパターンを備えた基板にX
eエキシマ光を照射した。光源は、Xeエキシマランプ
(ウシオ電機製、商品名「UER200−172」)で
あり、照射距離(光源から基板までの距離)は5mmであ
り、そして空気中での照射量は200mJ/cm2 であっ
た。
【0039】その後、平行平板型ドライエッチング装置
に基板を入れ、印加周波数13.56MHz、rfパワ
ー0.22W/cm2 の条件で下層レジストの酸素プラズ
マエッチングを行った。上層のラインパターンが下層レ
ジストに転写され、2層構造のラインパターンが得られ
た。得られたラインパターンを走査電子顕微鏡で観察し
たところ、上層ラインパターンは細ることなく下層レジ
ストに転写されていることが観察された。また、本例の
場合、上層レジストの下層レジストに対するエッチング
選択比は、約100倍であった。比較例1 前記実施例1に記載の手法を繰り返したが、本例の場
合、比較のため、ガラス化工程(Xeエキシマ光の照射
工程)を省略した。その結果、下層レジストの酸素プラ
ズマエッチングによって上層のラインパターンを下層レ
ジストに転写した時、10〜20%のパターンの細りが
観察された。また、上層ラインパターンの形状を観察し
たところ、前記実施例1と比較して、パターンエッジの
大きな変形が確認された。さらに、上層レジストの下層
レジストに対するエッチング選択比は、前記実施例1と
比較して、30〜50%の低下があることが確認され
た。実施例2 シリコンウエハに下層レジスト(シップレー社製、商品
名「MP−1300」)を膜厚0.5μm で塗布し、2
00℃で10分間にわたってハードベークした。このよ
うにして下層レジストを形成した後、上層レジストを形
成するため、末端にクロロメチルフェニルエチル基とカ
ルボキシプロピル基、メチル基を有する3次元シロキサ
ンレジスト(特開平11−130860号参照)を膜厚
0.05μm で塗布し、100℃で1分間にわたってプ
リベークした。次いで、上層レジストパターンの形成の
ため、上層レジストのみについて真空紫外線(VUV)
露光とアルカリ水溶液による現像を行った。ここで、露
光量は20mJ/cm2 であった。0.12μm のライン
・アンド・スペースの上層レジストパターンが得られ
た。
【0040】上層レジストパターンの形成後、そのガラ
ス化を行った。上層レジストパターンを備えた基板に遠
紫外線を照射した。光源は、水銀ランプ(ウシオ電機
製)であり、照射距離(光源から基板までの距離)は1
0mmであり、そして空気中での照射量は500mJ/cm
2 であった。その後、平行平板型ドライエッチング装置
に基板を入れ、印加周波数13.56MHz、rfパワ
ー0.22W/cm2 の条件で下層レジストの酸素プラズ
マエッチングを行った。上層のラインパターンが下層レ
ジストに転写され、2層構造のラインパターンが得られ
た。得られたラインパターンを走査電子顕微鏡で観察し
たところ、上層ラインパターンは細ることなく下層レジ
ストに転写されていることが観察された。また、本例の
場合、上層レジストの下層レジストに対するエッチング
選択比は、約80倍であった。
【0041】比較のため、ガラス化工程(遠紫外線の照
射工程)を省略して上記の手法を繰り返したところ、上
層ラインパターンが細った状態で下層レジストに転写さ
れていること、また、上層レジストの下層レジストに対
するエッチング選択比は、上記の手法の場合に比較して
約30%の低下があること、が確認された。実施例3 アルチック基板の上にNiFeめっきベースを施した
後、下層レジスト(クラリアント社製、商品名「AZP
−4620」)を膜厚5μm で塗布し、180℃で10
分間にわたってハードベークした。このようにして下層
レジストを形成した後、上層レジスト(富士フィルムオ
ーリン社製、商品名「FH−SP」)を膜厚1.0μm
で塗布し、90℃で2分間にわたってプリベークした。
次いで、上層レジストパターンの形成のため、上層レジ
ストのみについてi線露光と有機溶剤による現像を行っ
た。ここで、露光量は200mJ/cm2 であり、また、
現像液は“ZTMA100”(日本ゼオン製)であっ
た。0.4μm のライン・アンド・スペースの上層レジ
ストパターンが得られた。
【0042】上層レジストパターンの形成後、そのガラ
ス化を行った。上層レジストパターンを備えた基板を平
行平板型ドライエッチング装置に入れ、ガス圧50 mTo
rr、印加周波数13.56MHz、酸素流量50sccm、
rfパワー0.05W/cm2の等方性の高い条件で10
秒間にわたって酸素プラズマ処理を行った。上記のよう
にして上層レジストの酸化を進行させた後、ICPプラ
ズマエッチング装置で、ガス圧3 mTorr、酸素流量10
sccm、プラテンパワー200W、コイルパワー600W
の条件で下層レジストの酸素プラズマエッチングを行っ
た。上層のラインパターンが下層レジストに転写され、
2層構造のラインパターンが得られた。得られたライン
パターンを走査電子顕微鏡で観察したところ、上層ライ
ンパターンは細ることなく下層レジストに転写されてい
ることが観察された。また、本例の場合、上層レジスト
の下層レジストに対するエッチング選択比は、約30倍
であった。
【0043】次に、このレジストパターンの開口した部
分に厚さ3μm のNiFe膜をめっき法により製膜し、
次にレジスト膜を剥離液“MS2001”(富士フィル
ムオーリン社製)にて剥離した。これにより、MRヘッ
ドのライト磁極を再現性よく形成できた。比較のため、
ガラス化工程(酸素プラズマ処理)を省略して上記の手
法を繰り返したところ、上層ラインパターンが細った状
態で下層レジストに転写されていること、また、上層レ
ジストの下層レジストに対するエッチング選択比は、上
記の手法の場合に比較して約25%の低下があること、
が確認された。 〔付記〕本発明は、特許請求の範囲との関連においてま
とめると、下記の通りである。
【0044】(付記1) 被加工基板上に形成された薄
膜パターンであって、前記薄膜パターンが、パターニン
グとそれに続くガラス化処理によって形成されたシリコ
ン含有材料由来のレジストパターンをマスクとし、その
レジストパターンを前記被加工基板上にすでに形成され
ている薄膜にドライエッチング処理で転写することによ
って形成されたものであることを特徴とする薄膜パター
ン。(1) (付記2) 前記シリコン含有材料のガラス化が、前記
シリコン含有材料のパターンを酸化すること及び(又
は)架橋させることによって行われたものであることを
特徴とする付記1に記載の薄膜パターン。(2) (付記3) 前記シリコン含有材料が、3次元骨格のシ
ロキサン結合を分子中に有するオルガノシリコーンであ
ることを特徴とする付記1又は2に記載の薄膜パター
ン。(3) (付記4) 前記レジストパターンが、多層レジスト法
の上層レジストであることを特徴とする付記1〜3のい
ずれか1項に記載の薄膜パターン。(4) (付記5) 前記薄膜パターンが、半導体装置、磁気ヘ
ッド等の電子機器の1構成員として使用されることを特
徴とする付記1〜3のいずれか1項に記載の薄膜パター
ン。
【0045】(付記6) 被加工基板上に薄膜パターン
を形成する方法であって、下記の工程:前記被加工基板
上に、前記薄膜パターンの薄膜形成材料から所定の膜厚
で下地層を形成し、前記下地層の上に、露光及び現像に
よって前記薄膜パターンに相当するレジストパターンを
形成し、前記レジストパターンをガラス化し、そして前
記レジストパターンをマスクとし、前記レジストパター
ンを前記下地層にドライエッチング処理で転写すること
を含んでなることを特徴とする薄膜パターンの形成方
法。(5) (付記7) 前記レジストパターンのガラス化工程を、
前記レジストパターンを酸化すること及び(又は)架橋
させることによって行うことを特徴とする付記6に記載
の薄膜パターンの形成方法。(6)
【0046】
【発明の効果】以上に説明したように、本発明によれ
ば、シリコン含有材料のドライエッチング耐性を向上さ
せることができるので、シリコン含有材料に由来するレ
ジストパターンを下地に転写するためにドライエッチン
グを行う際に寸法シフトを低減でき、電子回路素子等の
微細パターンの形成及びその歩留りの向上を図ることが
でき、さらには、製造される電子機器の信頼性の大幅な
向上を達成することができる。
【図面の簡単な説明】
【図1】本発明による薄膜パターンの一例を示した断面
図である。
【図2】図1に示した薄膜パターンの形成方法を順を追
って示した断面図である。
【図3】本発明の薄膜パターン形成方法をMRヘッドの
ライト磁極の形成に応用した例を示した断面図である。
【符号の説明】
1…被加工基板 2…薄膜パターン 3…レジストパターン 12…下地層 13…レジスト層 21…アルチック基板 22…めっきベース 24…NiFeめっき
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3065 H01L 21/302 H Fターム(参考) 2H025 AA02 AA03 AA09 AC01 AC04 AC06 AD03 BF30 FA03 FA15 FA17 FA28 FA30 FA41 2H096 AA27 BA20 EA02 EA03 EA06 GA03 GA08 HA03 HA30 JA04 KA02 KA19 5F004 AA04 BA04 BA11 DA26 EA02 FA04 FA05 FA08 5F046 CA07 CA08 LB01 NA01 NA14 NA19

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 被加工基板上に形成された薄膜パターン
    であって、前記薄膜パターンが、パターニングとそれに
    続くガラス化処理によって形成されたシリコン含有材料
    由来のレジストパターンをマスクとし、そのレジストパ
    ターンを前記被加工基板上にすでに形成されている薄膜
    にドライエッチング処理で転写することによって形成さ
    れたものであることを特徴とする薄膜パターン。
  2. 【請求項2】 前記シリコン含有材料のガラス化が、前
    記シリコン含有材料のパターンを酸化すること及び(又
    は)架橋させることによって行われたものであることを
    特徴とする請求項1に記載の薄膜パターン。
  3. 【請求項3】 前記シリコン含有材料が、3次元骨格の
    シロキサン結合を分子中に有するオルガノシリコーンで
    あることを特徴とする請求項1又は2に記載の薄膜パタ
    ーン。
  4. 【請求項4】 前記レジストパターンが、多層レジスト
    法の上層レジストであることを特徴とする請求項1〜3
    のいずれか1項に記載の薄膜パターン。
  5. 【請求項5】 被加工基板上に薄膜パターンを形成する
    方法であって、下記の工程:前記被加工基板上に、前記
    薄膜パターンの薄膜形成材料から所定の膜厚で下地層を
    形成し、 前記下地層の上に、露光及び現像によって前記薄膜パタ
    ーンに相当するレジストパターンを形成し、 前記レジストパターンをガラス化し、そして前記レジス
    トパターンをマスクとし、前記レジストパターンを前記
    下地層にドライエッチング処理で転写することを含んで
    なることを特徴とする薄膜パターンの形成方法。
  6. 【請求項6】 前記レジストパターンのガラス化工程
    を、前記レジストパターンを酸化すること及び(又は)
    架橋させることによって行うことを特徴とする請求項5
    に記載の薄膜パターンの形成方法。
JP2000112564A 2000-04-13 2000-04-13 薄膜パターンの形成方法 Expired - Fee Related JP4675450B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000112564A JP4675450B2 (ja) 2000-04-13 2000-04-13 薄膜パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000112564A JP4675450B2 (ja) 2000-04-13 2000-04-13 薄膜パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2001297970A true JP2001297970A (ja) 2001-10-26
JP4675450B2 JP4675450B2 (ja) 2011-04-20

Family

ID=18624710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000112564A Expired - Fee Related JP4675450B2 (ja) 2000-04-13 2000-04-13 薄膜パターンの形成方法

Country Status (1)

Country Link
JP (1) JP4675450B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026605A1 (ja) * 2005-08-30 2007-03-08 Riken 微細パターン形成方法
US7468227B2 (en) 2004-11-16 2008-12-23 Applied Materials, Inc. Method of reducing the average process bias during production of a reticle
JP2018151531A (ja) * 2017-03-14 2018-09-27 Hoya株式会社 転写用マスクの製造方法、および半導体デバイスの製造方法
JP2018200931A (ja) * 2017-05-26 2018-12-20 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457618A (en) * 1987-08-27 1989-03-03 Nec Corp Pattern forming method
JPH04176123A (ja) * 1990-11-08 1992-06-23 Nec Corp 半導体装置の製造方法
JPH04250624A (ja) * 1991-01-25 1992-09-07 Oki Electric Ind Co Ltd パターン形成方法
JPH0794477A (ja) * 1993-09-22 1995-04-07 Hitachi Ltd ドライエッチング方法
JPH07261398A (ja) * 1994-02-25 1995-10-13 At & T Corp エネルギー感受性材料及びそれらの使用方法
JPH08181091A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd パターン形成方法
JPH11130860A (ja) * 1997-08-29 1999-05-18 Fujitsu Ltd ケイ素含有ポリマ並びにこれを用いたレジスト組成物及びレジストパターン形成方法
JP2000031118A (ja) * 1998-07-08 2000-01-28 Toshiba Corp パターン形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457618A (en) * 1987-08-27 1989-03-03 Nec Corp Pattern forming method
JPH04176123A (ja) * 1990-11-08 1992-06-23 Nec Corp 半導体装置の製造方法
JPH04250624A (ja) * 1991-01-25 1992-09-07 Oki Electric Ind Co Ltd パターン形成方法
JPH0794477A (ja) * 1993-09-22 1995-04-07 Hitachi Ltd ドライエッチング方法
JPH07261398A (ja) * 1994-02-25 1995-10-13 At & T Corp エネルギー感受性材料及びそれらの使用方法
JPH08181091A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd パターン形成方法
JPH11130860A (ja) * 1997-08-29 1999-05-18 Fujitsu Ltd ケイ素含有ポリマ並びにこれを用いたレジスト組成物及びレジストパターン形成方法
JP2000031118A (ja) * 1998-07-08 2000-01-28 Toshiba Corp パターン形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468227B2 (en) 2004-11-16 2008-12-23 Applied Materials, Inc. Method of reducing the average process bias during production of a reticle
WO2007026605A1 (ja) * 2005-08-30 2007-03-08 Riken 微細パターン形成方法
JP4795356B2 (ja) * 2005-08-30 2011-10-19 独立行政法人理化学研究所 微細パターン形成方法
JP2018151531A (ja) * 2017-03-14 2018-09-27 Hoya株式会社 転写用マスクの製造方法、および半導体デバイスの製造方法
JP2018200931A (ja) * 2017-05-26 2018-12-20 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
JP7039865B2 (ja) 2017-05-26 2022-03-23 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム

Also Published As

Publication number Publication date
JP4675450B2 (ja) 2011-04-20

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
US4702792A (en) Method of forming fine conductive lines, patterns and connectors
JPH10251519A (ja) 珪素組成物、これを用いたパターン形成方法、および電子部品の製造方法
JP4675450B2 (ja) 薄膜パターンの形成方法
JPH0883786A (ja) 半導体装置の製造方法
JP2001318472A5 (ja)
JPH06244156A (ja) パタ―ン形成法
JPH04176123A (ja) 半導体装置の製造方法
JPH0684787A (ja) 多層レジストのパターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
CN111834201A (zh) 半导体工艺方法
JPH1184683A (ja) パターン形成方法及び半導体装置の製造方法
JP2692059B2 (ja) 電子線レジストパターンの形成方法
JPH01118127A (ja) パターン形成方法
JP2610898B2 (ja) 微細パターン形成方法
JPS6386434A (ja) レジストパタ−ン形成方法
JPH04250624A (ja) パターン形成方法
JP2003014966A (ja) 光導波路の製造方法
JP2937537B2 (ja) パターン形成方法
JPH01218021A (ja) 微細パターン形成方法
JP2000347406A (ja) レジストパターン形成方法及び半導体装置の製造方法
JPH05142788A (ja) レジストパターンの形成方法
JPH02174216A (ja) 半導体装置の製造方法
JPS6329951A (ja) 微細配線パタ−ン形成法
JPH0822116A (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees