JP2000347406A - レジストパターン形成方法及び半導体装置の製造方法 - Google Patents
レジストパターン形成方法及び半導体装置の製造方法Info
- Publication number
- JP2000347406A JP2000347406A JP11155512A JP15551299A JP2000347406A JP 2000347406 A JP2000347406 A JP 2000347406A JP 11155512 A JP11155512 A JP 11155512A JP 15551299 A JP15551299 A JP 15551299A JP 2000347406 A JP2000347406 A JP 2000347406A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- resist
- pattern
- mask
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 ネガ型のシリル化プロセスにより形状の良好
なレジストパターンを形成する。 【解決手段】 基板上に化学増幅型のポジ型レジストの
膜を形成し、このレジスト膜に所望のパターン形状を持
つマスクを介してエネルギービームを照射し、次に前記
レジスト膜を加熱し、その後にレジスト膜を水雰囲気下
に曝し、前記レジスト膜にシリル化処理を行って前記レ
ジスト膜の露光部の表面にシリコンを導入し、前記シリ
コンを導入した露光部をマスクとして前記レジスト膜に
対してドライエッチングを行って、レジストパターンを
形成する。
なレジストパターンを形成する。 【解決手段】 基板上に化学増幅型のポジ型レジストの
膜を形成し、このレジスト膜に所望のパターン形状を持
つマスクを介してエネルギービームを照射し、次に前記
レジスト膜を加熱し、その後にレジスト膜を水雰囲気下
に曝し、前記レジスト膜にシリル化処理を行って前記レ
ジスト膜の露光部の表面にシリコンを導入し、前記シリ
コンを導入した露光部をマスクとして前記レジスト膜に
対してドライエッチングを行って、レジストパターンを
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造等にお
けるレジストパターン形成方法ならびに半導体装置の製
造方法に関するものである．
けるレジストパターン形成方法ならびに半導体装置の製
造方法に関するものである．
【０００２】
【従来の技術】従来、半導体等の製造においては、紫外
線を用いたフォトリソグラフイによってパターン形成を
行っているが、半導体素子の微細化に伴って短波長光源
の使用が進められている。短波長光源を使用する場合、
焦点深度を高めたり実用解像度を向上させたりするため
に、近年、ドライ現像を用いた表面解像プロセスの開発
が進められてきている。
線を用いたフォトリソグラフイによってパターン形成を
行っているが、半導体素子の微細化に伴って短波長光源
の使用が進められている。短波長光源を使用する場合、
焦点深度を高めたり実用解像度を向上させたりするため
に、近年、ドライ現像を用いた表面解像プロセスの開発
が進められてきている。
【０００３】表面解像プロセスとしてはProc.SPIE, Vol
ume 3333, p.188（1998）に開示されているごとく、化
学増幅型のポジ型レジストを用いたネガ型シリル化プロ
セスが提案されている。この方法では、露光によるレジ
スト中の酸発生剤からの酸発生によりレジストのポリマ
ーであるポリ（ｔ−ブチルフェノール）のｔ−ブチル基
を脱保護させ、シリル化処理により脱保護してポリ（ビ
ニールフェノール）となった露光部のレジストにのみ選
択的にSiを導入する。そして、後の酸素プラズマエッチ
ングによりSiの導入されていない未露光部が選択的に除
去され、ネガ型のパターンが形成されるものである。と
ころが、このような従来の方法ではパターン形状が不良
で、解像性が悪いという課題があった。
ume 3333, p.188（1998）に開示されているごとく、化
学増幅型のポジ型レジストを用いたネガ型シリル化プロ
セスが提案されている。この方法では、露光によるレジ
スト中の酸発生剤からの酸発生によりレジストのポリマ
ーであるポリ（ｔ−ブチルフェノール）のｔ−ブチル基
を脱保護させ、シリル化処理により脱保護してポリ（ビ
ニールフェノール）となった露光部のレジストにのみ選
択的にSiを導入する。そして、後の酸素プラズマエッチ
ングによりSiの導入されていない未露光部が選択的に除
去され、ネガ型のパターンが形成されるものである。と
ころが、このような従来の方法ではパターン形状が不良
で、解像性が悪いという課題があった。
【０００４】以下、このような従来のパターン形成方法
を、図２（a）〜（e）を参照して説明する。この従来の
方法において、シリル化用のレジストとして以下の組成
のレジストを用いた。 ポリ（t−ブチルフェノール）・・・・・10g ジフェニルジスルフォン［酸発生剤］・・・・・0．3g ジグライム［溶媒］・・・・・40g
を、図２（a）〜（e）を参照して説明する。この従来の
方法において、シリル化用のレジストとして以下の組成
のレジストを用いた。 ポリ（t−ブチルフェノール）・・・・・10g ジフェニルジスルフォン［酸発生剤］・・・・・0．3g ジグライム［溶媒］・・・・・40g
【０００５】レジストパターンの形成方法としては、ま
ず、図２（a）に示すように、基板1上に上記レジストを
塗布し、90℃で60秒のプリベークを行い0．4μm厚のレ
ジスト膜２を得た。次に、図２（b）に示すように、所
望のパターンを描いたマスク３を介してArFエキシマレ
ーザ光４にて露光を行う。この後、図２（c）に示すよ
うに、90℃90秒の加熱５を行い、t−ブチル基の脱保護
を促進させる。次に、図２（d）に示すように、ジメチ
ルシリルジメチルアミンにより気相のシリル化処理７を
行い、露光部にSiを導入してシリル化層８’を形成し
た。その後、図2（e）に示すように、シリル化層８’を
マスクとしてレジスト膜２に対して酸素とSO2を主ガス
とするTCP方式のドライエッチング９を行い0．12μmパ
ターン２Ｂを形成した。パターン２Ｂは形状が崩れた不
良パターンであった。
ず、図２（a）に示すように、基板1上に上記レジストを
塗布し、90℃で60秒のプリベークを行い0．4μm厚のレ
ジスト膜２を得た。次に、図２（b）に示すように、所
望のパターンを描いたマスク３を介してArFエキシマレ
ーザ光４にて露光を行う。この後、図２（c）に示すよ
うに、90℃90秒の加熱５を行い、t−ブチル基の脱保護
を促進させる。次に、図２（d）に示すように、ジメチ
ルシリルジメチルアミンにより気相のシリル化処理７を
行い、露光部にSiを導入してシリル化層８’を形成し
た。その後、図2（e）に示すように、シリル化層８’を
マスクとしてレジスト膜２に対して酸素とSO2を主ガス
とするTCP方式のドライエッチング９を行い0．12μmパ
ターン２Ｂを形成した。パターン２Ｂは形状が崩れた不
良パターンであった。
【０００６】
【発明が解決しようとする課題】このような不良パター
ンの原因としては露光部のt−ブチル基の脱保護が十分
でなく、そのために後のシリル化によるシリル化層８’
が薄く、Siの含有量が少なかったため、ドライエッチン
グに十分に耐えなかったと考えられる。このような不良
パターンは後工程の不良につながり、ひいては半導体素
子製造の歩留り低下の原因となり非常に大きな課題とな
った。本発明はこれらの従来の課題を解決するためにな
されたもので、ドライエッチングにより良好な形状のレ
ジストパターンを形成することのできるレジストパター
ンの形成方法を提供しようとするものである。
ンの原因としては露光部のt−ブチル基の脱保護が十分
でなく、そのために後のシリル化によるシリル化層８’
が薄く、Siの含有量が少なかったため、ドライエッチン
グに十分に耐えなかったと考えられる。このような不良
パターンは後工程の不良につながり、ひいては半導体素
子製造の歩留り低下の原因となり非常に大きな課題とな
った。本発明はこれらの従来の課題を解決するためにな
されたもので、ドライエッチングにより良好な形状のレ
ジストパターンを形成することのできるレジストパター
ンの形成方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明によるレジストパ
ターン形成方法は、基板上に化学増幅型のポジ型レジス
トの膜を形成する第１の工程と、前記レジスト膜に所望
のパターン形状を持つマスクを介してエネルギービーム
を照射する第２の工程と、前記レジスト膜を加熱する第
３の工程と、前記レジスト膜を水雰囲気下に曝す第４の
工程と、前記レジスト膜にシリル化処理を行い、前記レ
ジスト膜の前記エネルギービームの照射を受けた露光部
の表面にシリコンを導入する第５の工程と、前記シリコ
ンを導入した露光部をマスクとして前記レジスト膜に対
してドライエッチングを行って、レジストパターンを形
成する第６の工程とを含むことを特徴とするものであ
る。
ターン形成方法は、基板上に化学増幅型のポジ型レジス
トの膜を形成する第１の工程と、前記レジスト膜に所望
のパターン形状を持つマスクを介してエネルギービーム
を照射する第２の工程と、前記レジスト膜を加熱する第
３の工程と、前記レジスト膜を水雰囲気下に曝す第４の
工程と、前記レジスト膜にシリル化処理を行い、前記レ
ジスト膜の前記エネルギービームの照射を受けた露光部
の表面にシリコンを導入する第５の工程と、前記シリコ
ンを導入した露光部をマスクとして前記レジスト膜に対
してドライエッチングを行って、レジストパターンを形
成する第６の工程とを含むことを特徴とするものであ
る。
【０００８】また、本発明による半導体装置の製造方法
は、上記のように形成したレジストパターンを介して半
導体基板をエッチングする第７の工程を含むことを特徴
とするものである。
は、上記のように形成したレジストパターンを介して半
導体基板をエッチングする第７の工程を含むことを特徴
とするものである。
【０００９】また、本発明において、前記化学増幅型の
ポジ型レジストのポリマーとしては、酸不安定基のホモ
ポリマーを用いることができる。また、本発明におい
て、露光・加熱されたレジスト膜を水雰囲気に曝す工程
は、レジスト膜に対する水塗布または水蒸気噴布により
行うことができる。
ポジ型レジストのポリマーとしては、酸不安定基のホモ
ポリマーを用いることができる。また、本発明におい
て、露光・加熱されたレジスト膜を水雰囲気に曝す工程
は、レジスト膜に対する水塗布または水蒸気噴布により
行うことができる。
【００１０】また、本発明において、レジスト膜をパタ
ーン露光するエネルギービームとしては、KrFエキシマ
レーザ光、ArFエキシマレーザ光、5〜180nmの波長の
光、電子線、または、X線を用いることができる。ま
た、本発明において、露光されたレジストパターンのシ
リル化処理は、気相、または、液相により行うことがで
きる。また、本発明において、前記シリル化処理に用い
るシリル化剤は、ジメチルシリルジメチルアミン、ジメ
チルシリルジエチルアミン、または、ジメチルアミノジ
メチルジシランを用いることができる。
ーン露光するエネルギービームとしては、KrFエキシマ
レーザ光、ArFエキシマレーザ光、5〜180nmの波長の
光、電子線、または、X線を用いることができる。ま
た、本発明において、露光されたレジストパターンのシ
リル化処理は、気相、または、液相により行うことがで
きる。また、本発明において、前記シリル化処理に用い
るシリル化剤は、ジメチルシリルジメチルアミン、ジメ
チルシリルジエチルアミン、または、ジメチルアミノジ
メチルジシランを用いることができる。
【００１１】
【発明の実施の形態】本願発明者は、上述従来のような
レジストパターンの形成方法を改良するための研究にお
いて、パターン露光後のレジスト膜を水雰囲気下に曝す
ことにより、露光部の脱保護した部分の水酸基がより安
定になることを見出した。また、このようにして形成さ
れた安定な水酸基はシリル化処理によるSiとより結びつ
きやすくなるために、シリル化処理によるSiの導入がよ
り多くなり（シリル化層が厚くなり）、後のドライエッ
チングに十分に耐えるマスクとなり、形状の良好なパタ
ーンが形成できることを見出した。
レジストパターンの形成方法を改良するための研究にお
いて、パターン露光後のレジスト膜を水雰囲気下に曝す
ことにより、露光部の脱保護した部分の水酸基がより安
定になることを見出した。また、このようにして形成さ
れた安定な水酸基はシリル化処理によるSiとより結びつ
きやすくなるために、シリル化処理によるSiの導入がよ
り多くなり（シリル化層が厚くなり）、後のドライエッ
チングに十分に耐えるマスクとなり、形状の良好なパタ
ーンが形成できることを見出した。
【００１２】以下、本発明の実施の形態によるパターン
形成方法を、図１（a）〜（f）を参照して説明する。こ
の実施の形態において、シリル化用のレジストとしては
以下の組成のレジストを用いた。 ポリ（ｔ−ブチルフェノール）・・・・・10g ジフェニルジスルフォン［酸発生剤］・・・・・0.3g ジグライム［溶媒］・・・・・40g
形成方法を、図１（a）〜（f）を参照して説明する。こ
の実施の形態において、シリル化用のレジストとしては
以下の組成のレジストを用いた。 ポリ（ｔ−ブチルフェノール）・・・・・10g ジフェニルジスルフォン［酸発生剤］・・・・・0.3g ジグライム［溶媒］・・・・・40g
【００１３】レジストパターンの形成方法としては、先
ず、図１（a）に示すように、半導体ウェーハなどの基
板１上に上記レジストを塗布し、90℃60秒のプリベーク
を行い0．4μm厚のレジスト膜２を得た。次に、図１
（b）に示すように、所望のパターンを描いたマスク３
を介してArFエキシマレーザ光４にて露光を行う。
ず、図１（a）に示すように、半導体ウェーハなどの基
板１上に上記レジストを塗布し、90℃60秒のプリベーク
を行い0．4μm厚のレジスト膜２を得た。次に、図１
（b）に示すように、所望のパターンを描いたマスク３
を介してArFエキシマレーザ光４にて露光を行う。
【００１４】この後、90℃90秒の加熱５を行い、図１
（c）に示すように、t−ブチル基の脱保護を促進させ
る。次に、図1（d）に示すように、純水６に60秒浸し、
その後純水６を振り切った。次に、図1（e）に示すよう
に、ジメチルシリルジメチルアミンにより気相のシリル
化処理７を行い、露光部にSiを導入してシリル化層８を
形成した。
（c）に示すように、t−ブチル基の脱保護を促進させ
る。次に、図1（d）に示すように、純水６に60秒浸し、
その後純水６を振り切った。次に、図1（e）に示すよう
に、ジメチルシリルジメチルアミンにより気相のシリル
化処理７を行い、露光部にSiを導入してシリル化層８を
形成した。
【００１５】その後、図1（f）に示すように、シリル化
層８をマスクとしてレジスト膜２に対して酸素とSO2を
主ガスとするTCP方式のドライエッチング９を行い、0．
12μmレジストパターン２Ａを形成した。シリル化層８
は十分に厚くドライエッチングに十分に耐えることがで
きたために、レジストパターン２Ａは形状が矩形の良好
なパターンであった。
層８をマスクとしてレジスト膜２に対して酸素とSO2を
主ガスとするTCP方式のドライエッチング９を行い、0．
12μmレジストパターン２Ａを形成した。シリル化層８
は十分に厚くドライエッチングに十分に耐えることがで
きたために、レジストパターン２Ａは形状が矩形の良好
なパターンであった。
【００１６】次に、上記のようなレジストパターンを用
いた半導体装置の製造方法について説明する。半導体装
置の製造において、図１（ａ）に示した基板１に相当す
るものは、シリコンなどの半導体基板、あるいはそのよ
うな基板の上に形成された絶縁膜あるいは導電膜などで
ある。この上に微細で正確なレジストパターンを形成す
る方法は、上述と同様である。次に、図１（ｆ）に示し
たようなレジストパターン２Ａが形成された後、基板１
はレジストパターン２Ａを介してエッチングされ所望の
パターンが基板１に形成される。その後、さらにその上
に絶縁膜あるいは導電膜が形成され、レジストパターン
が形成され、パターンエッチングや不純物注入が繰り返
されて機能素子あるいは配線が形成され半導体装置が製
造されていく。このような工程は通常行われる工程と同
様であるから、詳細な説明は省略する。
いた半導体装置の製造方法について説明する。半導体装
置の製造において、図１（ａ）に示した基板１に相当す
るものは、シリコンなどの半導体基板、あるいはそのよ
うな基板の上に形成された絶縁膜あるいは導電膜などで
ある。この上に微細で正確なレジストパターンを形成す
る方法は、上述と同様である。次に、図１（ｆ）に示し
たようなレジストパターン２Ａが形成された後、基板１
はレジストパターン２Ａを介してエッチングされ所望の
パターンが基板１に形成される。その後、さらにその上
に絶縁膜あるいは導電膜が形成され、レジストパターン
が形成され、パターンエッチングや不純物注入が繰り返
されて機能素子あるいは配線が形成され半導体装置が製
造されていく。このような工程は通常行われる工程と同
様であるから、詳細な説明は省略する。
【００１７】本発明における化学増幅型のポジ型レジス
トのポリマーは、たとえば、酸不安定基のホモポリマー
であることが挙げられるが、本発明はこれに限らない。
本発明において露光、加熱後のレジスト膜を水雰囲気に
曝す工程は、水塗布、または、水蒸気噴布などにより行
うことが挙げられるが、本発明はこれらに限らない。
トのポリマーは、たとえば、酸不安定基のホモポリマー
であることが挙げられるが、本発明はこれに限らない。
本発明において露光、加熱後のレジスト膜を水雰囲気に
曝す工程は、水塗布、または、水蒸気噴布などにより行
うことが挙げられるが、本発明はこれらに限らない。
【００１８】また、本発明においてエネルギービームと
しては、上述の例ではArFエキシマレーザを用いたが、
これに代えて、KrFエキシマレーザ、5〜180nmの波長の
光、電子線（EB）又はX線等を用いてもよい。また、本
発明においてレジスト膜をを水雰囲気に曝した後のシリ
ル化処理は、気相、または、液相等により行ってよい。
また、本発明においてシリル化処理に用いるシリル化剤
は、ジメチルシリルジメチルアミン、ジメチルシリルジ
エチルアミン、または、ジメチルアミノジメチルジシラ
ン等を用いてもよく、これらに限定されない。
しては、上述の例ではArFエキシマレーザを用いたが、
これに代えて、KrFエキシマレーザ、5〜180nmの波長の
光、電子線（EB）又はX線等を用いてもよい。また、本
発明においてレジスト膜をを水雰囲気に曝した後のシリ
ル化処理は、気相、または、液相等により行ってよい。
また、本発明においてシリル化処理に用いるシリル化剤
は、ジメチルシリルジメチルアミン、ジメチルシリルジ
エチルアミン、または、ジメチルアミノジメチルジシラ
ン等を用いてもよく、これらに限定されない。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
パターン露光後のレジスト膜を水雰囲気下に曝すことに
より、露光部のシリル化層を十分に形成し、ドライエッ
チングにより良好な形状のレジストパターンを形成する
ことができる。また、本発明を用いることにより半導体
製造等のパターン形成を高精度に行うことができること
から、本発明は工業的価値が極めて大きいものである。
パターン露光後のレジスト膜を水雰囲気下に曝すことに
より、露光部のシリル化層を十分に形成し、ドライエッ
チングにより良好な形状のレジストパターンを形成する
ことができる。また、本発明を用いることにより半導体
製造等のパターン形成を高精度に行うことができること
から、本発明は工業的価値が極めて大きいものである。
【図１】 本発明のパターン形成方法の各工程を示す断
面図である。
面図である。
【図２】 従来のパターン形成方法の各工程を示す断面
図である。
図である。
１ 基板 ２ レジスト膜 ２Ａ，２Ｂ レジストパターン ３ マスク ４ ArFエキシマレーザ光 ５ 加熱処理 ６ 純水 ７ シリル化処理 ８，８’ シリル化層 ９ ドライエッチング処理
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/30 ５６９Ｆ Ｆターム(参考） 2H025 AB16 AC04 AC05 AC06 AC08 AD03 BE00 BG00 CB41 FA12 FA19 2H096 AA25 BA09 BA16 EA03 EA05 EA06 EA07 FA01 FA04 FA05 GA36 5F046 CA04 CA08 GA00 LB00 LB07 LB09
Claims (7)
- 【請求項１】 基板上に化学増幅型のポジ型レジストの
膜を形成する第１の工程と、 前記レジスト膜に所望のパターン形状を持つマスクを介
してエネルギービームを照射する第２の工程と、 前記レジスト膜を加熱する第３の工程と、 前記レジスト膜を水雰囲気下に曝す第４の工程と、 前記レジスト膜にシリル化処理を行い、前記レジスト膜
の前記エネルギービームの照射を受けた露光部の表面に
シリコンを導入する第５の工程と、 前記シリコンを導入した露光部をマスクとして前記レジ
スト膜に対してドライエッチングを行って、レジストパ
ターンを形成する第６の工程とを含むことを特徴とする
レジストパターン形成方法。 - 【請求項２】 前記化学増幅型のポジ型レジストのポリ
マーが、酸不安定基のホモポリマーであることを特徴と
する請求項1に記載のレジストパターン形成方法。 - 【請求項３】 前記水雰囲気に曝す第４の工程を、前記
レジスト膜に対する水塗布または水蒸気噴布により行う
ことを特徴とする請求項1に記載のレジストパターン形
成方法。 - 【請求項４】 前記エネルギービームは、KrFレーザ
光、ArFレーザ光、5〜180nmの波長の光、電子線、また
は、X線であることを特徴とする請求項1に記載のレジス
トパターン形成方法。 - 【請求項５】 前記シリル化処理は、気相、または、液
相により行うことを特徴とする請求項1に記載のレジス
トパターン形成方法。 - 【請求項６】 前記シリル化処理に用いるシリル化剤
は、ジメチルシリルジメチルアミン、ジメチルシリルジ
エチルアミン、または、ジメチルアミノジメチルジシラ
ンであることを特徴とする請求項1に記載のレジストパ
ターン形成方法。 - 【請求項７】 半導体基板上に化学増幅型のポジ型レジ
ストの膜を形成する第１の工程と、 前記レジスト膜に所望のパターン形状を持つマスクを介
してエネルギービームを照射する第２の工程と、 前記レジスト膜を加熱する第３の工程と、 前記レジスト膜を水雰囲気下に曝す第４の工程と、 前記レジスト膜にシリル化処理を行い、前記レジスト膜
の露光部の表面にシリコンを導入する第５の工程と、 前記シリコンを導入した露光部をマスクとして前記レジ
スト膜に対してドライエッチングを行って、レジストパ
ターンを形成する第６の工程と、 前記レジストパターンを介して前記半導体基板をエッチ
ングする第７の工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11155512A JP2000347406A (ja) | 1999-06-02 | 1999-06-02 | レジストパターン形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11155512A JP2000347406A (ja) | 1999-06-02 | 1999-06-02 | レジストパターン形成方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000347406A true JP2000347406A (ja) | 2000-12-15 |
Family
ID=15607683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11155512A Pending JP2000347406A (ja) | 1999-06-02 | 1999-06-02 | レジストパターン形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000347406A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8075730B2 (en) * | 2004-07-02 | 2011-12-13 | Tokyo Electron Limited | Apparatus for manufacturing a semiconductor device |
| JP2019203935A (ja) * | 2018-05-21 | 2019-11-28 | 信越化学工業株式会社 | パターン形成方法 |
| CN110515272A (zh) * | 2018-05-21 | 2019-11-29 | 信越化学工业株式会社 | 图案形成方法 |
-
1999
- 1999-06-02 JP JP11155512A patent/JP2000347406A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8075730B2 (en) * | 2004-07-02 | 2011-12-13 | Tokyo Electron Limited | Apparatus for manufacturing a semiconductor device |
| JP2019203935A (ja) * | 2018-05-21 | 2019-11-28 | 信越化学工業株式会社 | パターン形成方法 |
| CN110515266A (zh) * | 2018-05-21 | 2019-11-29 | 信越化学工业株式会社 | 图案形成方法 |
| CN110515272A (zh) * | 2018-05-21 | 2019-11-29 | 信越化学工业株式会社 | 图案形成方法 |
| CN110515272B (zh) * | 2018-05-21 | 2023-06-23 | 信越化学工业株式会社 | 图案形成方法 |
| CN110515266B (zh) * | 2018-05-21 | 2023-06-23 | 信越化学工业株式会社 | 图案形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393958B2 (ja) | 乾式マイクロリソグラフィ処理方法 | |
| JP2001023893A (ja) | フォトレジストパターンの形成方法 | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| JP3013337B2 (ja) | パターン形成方法 | |
| JPS61218133A (ja) | 半導体デバイスのパタ−ン形成方法 | |
| JP2000347406A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| JPH0883786A (ja) | 半導体装置の製造方法 | |
| JP3273897B2 (ja) | パターン形成材料及びパターン形成方法 | |
| JP3480979B2 (ja) | レジストパターン形成方法 | |
| JPH09320930A (ja) | パターン形成方法およびパターン形成装置 | |
| JP3293803B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
| JP4836363B2 (ja) | レジストパターンの形成方法 | |
| JP3179068B2 (ja) | パターン形成方法 | |
| JP3035535B1 (ja) | パタ―ン形成方法及びパタ―ン形成装置 | |
| JPH07253676A (ja) | レジストパターン形成方法 | |
| JP3627137B2 (ja) | パターン形成方法 | |
| JP2692059B2 (ja) | 電子線レジストパターンの形成方法 | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| JP2000241990A (ja) | フォトレジストパターンの形成方法 | |
| TW202407456A (zh) | 形成阻劑圖案的方法 | |
| JP3035536B1 (ja) | 半導体パタ―ン形成装置及び半導体パタ―ン形成方法 | |
| JP2002093683A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| JPS60110124A (ja) | 微細パタ−ン加工方法 | |
| JPH11231544A (ja) | レジストマスク構造、化学増幅レジストの感度促進方法およびパターン形成方法 | |
| JP3563138B2 (ja) | 感光性樹脂組成物を用いたパターン形成方法 |