JP3660280B2 - 微細レジストパターンの形成方法 - Google Patents
微細レジストパターンの形成方法 Download PDFInfo
- Publication number
- JP3660280B2 JP3660280B2 JP2001229257A JP2001229257A JP3660280B2 JP 3660280 B2 JP3660280 B2 JP 3660280B2 JP 2001229257 A JP2001229257 A JP 2001229257A JP 2001229257 A JP2001229257 A JP 2001229257A JP 3660280 B2 JP3660280 B2 JP 3660280B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- film
- forming
- resist film
- upper resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造方法に係り、特に微細レジストパターンの形成方法に関する。
【０００２】
【従来の技術】
微細レジストパターンの形成を目的として、シリコン含有２層レジストプロセスおよび２層シリル化プロセスのような種々の表層プロセスが広く検討されている。
以下、従来の微細レジストパターン形成方法の一例として、シリコン含有２層レジストプロセスについて説明する。図２２〜図２６は、従来の微細レジストパターンの形成方法を説明するための断面図である。
【０００３】
先ず、図２２に示すように、下地基板としての基板１上に下層レジスト膜２を形成する。
次に、図２３に示すように、下層レジスト膜２上に、シリコンを含有する上層レジスト膜３０を形成する。
【０００４】
そして、図２４に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３０にパターンを露光する。
その後、図示しないが、湿式現像を行う。これにより、図２５に示すような上層レジストパターン５０が形成される。
【０００５】
最後に、図２６に示すように、上層レジストパターン５０をエッチングマスクとして、下層レジスト膜２をドライ現像処理する。ここで、ドライ現像処理とは、酸素プラズマ等を用いたドライエッチングをいう。これにより、下層レジストパターン７と上層レジストパターン５０からなる所望のレジストパターン８０が形成される。
【０００６】
しかし、従来のレジストパターンの形成方法では、ドライ現像処理における上層レジストパターン５０の膜減り速度が大きい。従って、上層レジスト膜３０を薄膜化して、より微細なレジストパターン８０を形成することができなかった。
そこで、従来は、ドライ現像処理中の上層レジストパターン５０の膜減りを抑えるために、上層レジスト膜３０中のシリコン含有率を高くしていた。
【０００７】
【発明が解決しようとする課題】
近年、より微細なレジストパターン８０を形成するために、さらなる上層レジスト膜３０の薄膜化が必要になってきている。
しかしながら、上層レジスト膜３０中のシリコン含有率をさらに高くすると、レジスト材料の合成が難しくなる。さらに、レジスト材料の経時安定性が著しく劣化してしまう。
従って、上層レジスト膜３０をさらに薄膜化する場合には、従来のようにシリコン含有率を高くする方法を適用できず、上層レジストパターン５０の膜減りを抑えることができないという問題があった。
【０００８】
このため、今後は、シリコン含有率の低いレジスト材料を使いつつ、且つドライ現像処理中の上層レジストパターン５０の膜減りを抑える必要がある。すなわち、シリコン含有率の低いレジスト材料を用いて上層レジストパターンを形成した場合であっても、下層レジスト膜２へのパターン転写時に、上層レジストパターンに対してエッチング選択比の高いドライ現像処理を行う必要がある。
【０００９】
本発明は、上記従来の課題を解決するためになされたもので、下層レジスト膜へのパターン転写時に、上層レジストパターンの膜減りを低減することを目的とする。
【００１０】
【課題を解決する為の手段】
本発明に係る微細レジストパターンの形成方法は、基板上に下層レジスト膜を形成する工程と、
前記下層レジスト膜上に、シリコンを含有する上層レジストパターンを形成する工程と、
前記上層レジストパターンを酸化する工程と、
酸化された前記上層レジストパターンをマスクとして、ドライエッチングにより前記下層レジスト膜をパターニングする工程とを含み、
前記シリコンを含有する上層レジストパターンを形成する工程は、
前記下層レジスト膜上に、上層レジスト膜を形成する工程と、
前記上層レジスト膜にパターンを露光して、前記上層レジスト膜に露光領域および未露光領域を形成する工程と、
前記露光領域又は前記未露光領域にシリコンを導入する工程とを含み、
前記下層レジスト膜をパターニングする工程では、前記シリコンが導入されていない露光領域又は未露光領域をドライエッチングにより除去することを特徴とするものである。
【００１５】
本発明に係る微細レジストパターンの形成方法において、
前記露光領域又は前記未露光領域の上層レジスト膜が、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基の少なくとも一種を含むことが好適である。
【００１６】
本発明に係る微細レジストパターンの形成方法において、
酸素分子、酸素原子、酸素イオンおよび酸素ラジカルの少なくとも一種を含む反応性ガスを用いて、前記上層レジストパターンを酸化することが好適である。
【００１７】
本発明に係る微細レジストパターンの形成方法において、
酸素を含む混合ガス又は酸素を用いたプラズマ処理によって、前記上層レジストパターンを酸化することが好適である。
【００１８】
本発明に係る微細レジストパターンの形成方法において、
前記プラズマ処理を、前記ドライエッチングよりも前記上層レジストパターンのエッチングレートが低い条件で行うことが好適である。
【００１９】
本発明に係る微細レジストパターンの形成方法において、
前記プラズマ処理および前記ドライエッチングを同一処理室内で連続して行うことが好適である。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００２１】
実施の形態１．
図１〜図６は、本発明の実施の形態１による微細レジストパターンの形成方法を説明するための図である。
先ず、図１に示すように、基板１上に、下層レジスト膜２を形成する。ここで、下層レジスト膜２は、市販のノボラック樹脂系のレジストを３００ｎｍ程度の厚さに回転塗布し、その後２５０℃程度の温度で６０秒間熱処理して熱架橋させて形成した。また、基板１は、半導体装置の下地基板であり、通常の方法により形成された半導体基板又は絶縁基板である（後述の実施の形態２および３についても同様）。
【００２２】
次に、図２に示すように、下層レジスト膜２上に、シリコンを含有する上層レジスト膜３１を形成する。ここで、上層レジスト膜３１は、ポジ型シリコン含有レジストを７０ｎｍ程度の厚さに回転塗布し、その後１００℃程度の温度で６０秒間熱処理して形成した。なお、後述する上層レジストパターン６１が形成できれば、上層レジスト膜３１中のシリコンの含有率は低くてもよい。
【００２３】
そして、図３に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３１に対してパターンを露光する。このパターン露光は、Ｆ２エキシマレーザ露光装置（波長１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行った。
【００２４】
その後、図示しないが、湿式現像処理を行う。これにより、図４に示すような上層レジストパターン５１が形成される。ここで、上記湿式現像処理は、通常のアルカリ現像液（例えば、２．３８％テトラメチルアンモニウムハイドロオキシド水溶液）を用いて６０秒間行った。
【００２５】
次に、図５に示すように、上層レジストパターン５１を、酸素を含む混合ガス又は酸素を用いたプラズマ処理によって酸化する。これにより、上層レジストパターン５１に含まれるシリコンが酸化された上層レジストパターン６１が形成される。ここで、上記プラズマ処理は、ＴＣＰ（Transformer Coupled Plasma）エッチング装置を用いて、上部パワー：５００W、下部パワー：０W、Ｏ２流量：１１５ｓｃｃｍ、ＳＯ２流量：１５ｓｃｃｍ、圧力：５ｍｔｏｒｒ、基板温度：−１０℃からなる条件で４５秒間行った。
なお、上記プラズマ処理において、上層レジストパターン５１（６１）が膜減りする。上記プラズマ処理は、後述するドライ現像処理よりも上層レジストパターンのエッチングレートが低い条件、好ましくはエッチングレートが５０％以下となる条件で行う（後述する実施の形態２および３についても同様）。
【００２６】
最後に、図６に示すように、上層レジストパターン６１をエッチングマスクとして、ドライ現像処理によって下層レジスト膜２をパターニングする。これにより、下層レジストパターン７と上層レジストパターン６１からなる所望のレジストパターン８１が形成される。ここで、上記ドライ現像処理は、酸素プラズマ等を用いたドライエッチングをいう。このドライ現像処理は、上記ＴＣＰエッチング装置を用いて、上部パワー：５００W、下部パワー：６０W、Ｏ２流量：１３０ｓｃｃｍ、ＳＯ２流量：１０ｓｃｃｍ、圧力：５ｍｔｏｒｒ、基板温度：−１０℃なる条件で３０秒間行った。
【００２７】
以上説明したように、本実施の形態１による微細レジストパターンの形成方法では、シリコンを含む上層レジストパターン５１を形成し、そのシリコンをプラズマ処理により酸化して、上層レジストパターン５１の表面または全体にドライ現像処理に対し安定なシリコン酸化膜を有する上層レジストパターン６１を形成した。そして、この上層レジストパターン６１をマスクとして、ドライ現像処理を行った。
従って、酸化処理をすることなくドライ現像処理する場合に比べて、上層レジストパターン６１の膜減りを大幅に抑制することができる（後述の図７および表１参照）。よって、下層レジスト膜２へのパターン転写時（ドライ現像処理時）に、上層レジストパターン６１の膜減りを低減することができる。
また、プラズマ処理（酸化処理）およびドライ現像処理をｉｎ−ｓｉｔｕで（同一処理室内で連続して）行うことができるため、製造時間の短縮および製造コストの低減を図ることができる。
【００２８】
次に、ドライ現像処理における上層レジストパターン６１の膜減り抑制効果について説明する。
図７は、ドライ現像処理における上層レジストパターン６１の膜減り量（Etching thickness）と、ドライ現像処理時間（Dry-development time）の関係を示す図である。
図７において、ドライ現像処理時間が３０秒の時点で、予めプラズマ処理を４５秒間施した（図中の“With plasma treatment”に対応する）上層レジストパターン６１の膜減り量が、プラズマ処理を施していない（図中の“Without plasma treatment”に対応する）上層レジストパターン６１の膜減り量の約１／４にまで減少している。
従って、上層レジストパターンにプラズマ処理を施すことにより、ドライ現像処理中の膜減りを大幅に抑制することができる。言い換えれば、プラズマ処理等の酸化処理が、ドライ現像処理中の上層レジストパターンの膜減り抑制に極めて有効であることが分かった。
【００２９】
表１は、上層レジストパターンの全膜減り量（プラズマ処理による膜減り量とドライ現像処理による膜減り量の合計）と、下層レジスト膜２であるノボラック樹脂系レジストの上層レジストパターン６１に対するエッチング選択比の結果を示している。表１に示すように、上層レジストパターンにプラズマ処理を施すことで、上層レジストパターンの全膜減り量が減少するだけでなく、ドライ現像処理におけるエッチング選択比が２倍以上に高くなっている。従って、上層レジスト膜３１のさらなる薄膜化が容易に可能であり、微細レジストパターンを形成することができる。
【表１】
【００３０】
なお、本実施の形態１では、プラズマ処理により上層レジストパターンの酸化処理を行ったが、これに限らず、酸素分子、酸素原子、酸素イオンおよび酸素ラジカルの少なくとも一種を含む反応性ガスを用いた酸化処理であれば適用可能である（後述する実施の形態２および３についても同様）。
【００３１】
また、本実施の形態１では、ＴＣＰエッチング装置を用いてプラズマ処理（酸化処理）およびドライ現像処理を行ったが、ＥＣＲ（Electron Cyclotron Resonance）エッチング装置やＩＣＰ（Inductively coupled plasma）エッチング装置等のプラズマエッチング装置を用いてもよい。
また、露光装置も、Ｆ２エキシマレーザ露光装置に限らず、ＡｒＦエキシマレーザ露光装置、ＫｒＦエキシマレーザ露光装置、ＥＢ露光装置、およびＥＵＶ露光装置等を用いることができる（後述する実施の形態２および３についても同様）。
また、プラズマ処理のみであれば、ＴＣＰエッチング装置の代わりに、プラズマＣＶＤ装置やＵＶキュアー装置を用いることができる（後述する実施の形態２および３についても同様）。
また、プラズマを用いずに酸化処理を行う場合には、例えば常圧オゾンＣＶＤ装置のような常圧ＣＶＤ装置、熱ＣＶＤ装置、および熱酸化炉を用いることができる。ここで、熱ＣＶＤ装置又は熱酸化炉を用いる場合には、レジストの耐熱を考慮して処理温度を制限し、処理時間を長くして酸化処理を行う（後述する実施の形態２および３についても同様）。
【００３２】
また、本実施の形態１ではプラズマ処理により上層レジストパターン５１中のシリコンを酸化したが、該プラズマ処理において、酸化種を含む反応性ガスにＮ２Ｏ（又はＮＯ）ガスを添加することにより、シリコン酸窒化膜（ＳｉＯＮ膜）を形成してもよい。このシリコン酸窒化膜も高いドライエッチング耐性を有するため、上層レジストパターンの膜減りを低減することができる（後述する実施の形態２および３についても同様）。
【００３３】
実施の形態２．
図８〜図１４は、本発明の実施の形態２による微細レジストパターンの形成方法を説明するための図である。
先ず、図８に示すように、基板1上に、下層レジスト膜２を形成する。下層レジスト膜２は、市販のノボラック樹脂系のレジストを３００ｎｍ程度の厚さに回転塗布し、その後２５０℃程度の温度で６０秒間熱処理して熱架橋させて形成した。
【００３４】
次に、図９に示すように、下層レジスト膜２上に、シリコンを含有していない上層レジスト膜３２を形成する。上層レジスト膜３２は、市販のＫｒＦエキシマ露光用ポジ型レジストを７０ｎｍ程度の厚さに回転塗布し、１００℃程度の温度で６０秒間熱処理して形成した。
【００３５】
さらに、図１０に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３２に対してパターンを露光する。このパターン露光は、Ｆ２エキシマレーザ露光装置（波長１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行った。
【００３６】
その後、図示しないが、湿式現像を行う。これにより、図１１に示すような上層レジストパターン３２ａが形成される。ここで、上記湿式現像は、通常のアルカリ現像液（２．３８％テトラメチルアンモニウムハイドロオキシド水溶液）を用いて６０秒間行った。
【００３７】
続いて、図１２に示すように、気相でシリル化処理して上層レジストパターン３２ａ中にシリコンを導入する。これにより、シリル化された上層レジストパターン、言い換えればシリコンを含有する上層レジストパターン５２が形成される。ここで、気相シリル化処理は、シリル化剤としてジメチルシリルジメチルアミンを用い、圧力５５ｔｏｒｒ、温度５０℃なる条件で６０秒間行った。なお、図１２中では、シリル化剤（雰囲気ガス）を簡便のためＳｉと示した。
【００３８】
次に、図１３に示すように、上層レジストパターン５２に含まれるシリコンを、酸素を含む混合ガス又は酸素を用いたプラズマ処理によって酸化する。これにより、酸化された上層レジストパターン６２が形成される。ここで、プラズマ処理の処理条件は、前述の実施の形態１と同様の条件である。
【００３９】
最後に、図１４に示すように、上層レジストパターン６２をエッチングマスクとして、ドライ現像処理によって下層レジスト膜２をパターニングする。これにより、下層レジストパターン７および上層レジストパターン６２からなる所望のレジストパターン８２が形成される。ここで、ドライ現像処理は、実施の形態１と同様の条件である。
【００４０】
以上説明したように、本実施の形態２による微細レジストパターンの形成方法では、パターニングされた上層レジストパターン３２ａをシリル化することによって、シリコンを含有する上層レジストパターン５２を形成した。そして、この上層レジストパターン５２をプラズマ処理により酸化することによって、ドライ現像に対し安定なシリコン酸化膜を有する上層レジストパターン６２を形成した。さらに、この上層レジストパターン６２をマスクとして、ドライ現像処理を行った。
従って、実施の形態１と同様の効果が得られる。すなわち、プラズマ処理なしでドライ現像処理する場合に比べて、ドライ現像処理における上層レジストパターン６２の膜減りを大幅に抑制することができる。よって、下層レジスト膜２へのパターン転写時に、上層レジストパターン６２に対して高いエッチング選択比が得られる。
これにより、上層レジスト膜３２のさらなる薄膜化が容易に可能であり、微細レジストパターンを形成することができる。
【００４１】
なお、本実施の形態２では、上層レジスト膜３２としてＫｒＦエキシマ露光用ポジ型レジストを用いたが、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基のうち少なくとも一種を含むレジストであれば用いることができる。
【００４２】
実施の形態３．
図１５〜図２１は、本発明の実施の形態３による微細レジストパターンの形成方法を説明するための図である。
先ず、図１５に示すように、基板１上に下層レジスト膜２を形成する。下層レジスト膜２は、市販のノボラック樹脂系のレジストを３００ｎｍ程度の厚さに回転塗布し、その後２５０℃程度の温度で６０秒間熱処理して熱架橋させて形成した。
【００４３】
次に、図１６に示すように、下層レジスト膜２上に、シリコンを含有しない上層レジスト膜３３を形成する。上層レジスト膜３３は、市販のＫｒＦエキシマ露光用ネガ型レジストを７０ｎｍ程度の厚さに回転塗布し、９０℃程度の温度で６０秒間熱処理して形成した。
【００４４】
さらに、図１７に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３３に対してパターンを露光する。
これにより、図１８に示すように、上層レジスト膜３３にレジストパターン潜像、すなわち露光領域１０および未露光領域１１が形成される。この露光処理により、上層レジスト膜３３に含まれていたＯＨ基が、露光領域１０ではなくなり、未露光領域１１では残存する。また、上記パターン露光は、Ｆ２エキシマレーザ露光装置（波長１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行った。
【００４５】
続いて、図１９に示すように、気相でのシリル化処理によって、未露光領域１１にシリコンを選択的に導入する。これにより、実施の形態１の上層レジストパターン５１に対応するシリル化領域１２が形成される。ここで、シリル化はＯＨ基が残存する未露光領域１１のみで起こる。すなわち、マスク形成をすることなく、未露光領域１１が自己整合的にシリル化される。また、上記気相シリル化処理は、シリル化剤としてジメチルシリルジメチルアミンを用い、圧力：５５ｔｏｒｒ、温度：８０℃からなる条件で６０秒間行った。なお、図１９中では、シリル化剤（雰囲気ガス）を簡便のためＳｉと示した。
【００４６】
次に、図２０に示すように、シリル化領域１２を、酸素を含む混合ガス又は酸素を用いたプラズマ処理によって酸化して、実施の形態１の上層レジストパターン６１に対応する酸化領域１３を形成する。ここで、プラズマ処理の処理条件は、前述の実施の形態１と同様の条件である。
【００４７】
最後に、図２１に示すように、上層レジストパターンとしての酸化領域１３をエッチングマスクとして、露光領域１０及び下層レジスト膜２を同時にドライ現像処理する。これにより、下層レジストパターン７および酸化領域１３からなる所望のレジストパターン８３が形成される。ここで、ドライ現像処理の処理条件は、実施の形態１と同様の条件である。
【００４８】
以上説明したように、本実施の形態３による微細レジストパターンの形成方法では、シリコンを含有する上層レジストパターンとしてのシリル化領域１２を形成し、シリル化領域１２をプラズマ処理により酸化して、ドライ現像に対し安定な酸化領域１３を形成した。そして、この酸化領域１３をマスクとして、下層レジスト膜２のドライ現像処理を行った。
従って、実施の形態１と同様の効果が得られる。すなわち、プラズマ処理なしでドライ現像処理する場合に比べて、ドライ現像処理において、上層レジストパターンとしての酸化領域１３の膜減りを大幅に抑制することができる。よって、下層レジスト膜２へのパターン転写時に、上層レジストパターン（酸化領域１３）に対して高いエッチング選択性が得られる。
これにより、上層レジスト膜３３のさらなる薄膜化が容易に可能であり、微細レジストパターンを形成することができる。
【００４９】
また、本実施の形態３では、湿式現像が不要である。従って、実施の形態１および２と比較して、製造工程数を減らすことができ、製造コストを抑えることができる。
【００５０】
なお、本実施の形態３では、上層レジスト膜３３としてＫｒＦエキシマ露光用ネガ型レジストを用いたが、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基のうち少なくとも一種を含むレジストであれば用いることができる。
ここで、上記官能基を含むポジ型レジストを上層レジスト膜３３として用いた場合には、露光領域１０に含まれるＯＨ基が自己整合的にシリル化され、露光領域１０がシリル化領域となる。
【００５１】
【発明の効果】
本発明によれば、下層レジスト膜へのパターン転写時に、上層レジストパターンの膜減りを低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図２】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図３】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図４】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図５】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その５）。
【図６】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その６）。
【図７】 本発明の実施の形態１において、ドライ現像処理における上層レジストパターンの膜減り量と、ドライ現像処理時間の関係を示す図である。
【図８】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図９】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図１０】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図１１】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図１２】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その５）。
【図１３】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その６）。
【図１４】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その７）。
【図１５】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図１６】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図１７】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図１８】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図１９】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その５）。
【図２０】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その６）。
【図２１】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その７）。
【図２２】 従来の微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図２３】 従来の微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図２４】 従来の微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図２５】 従来の微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図２６】 従来の微細レジストパターンの形成方法を説明するための断面図である（その５）。
【符号の説明】
１ 基板、 ２ 下層レジスト膜、 ４ 活性光線、 ７ 下層レジストパターン、 １０ 露光領域、 １１ 未露光領域、 １２ シリル化領域、 １３酸化領域（上層レジストパターン）、 ３１，３２，３３ 上層レジスト膜、３２ａ 上層レジストパターン、 ５１，５２ 上層レジストパターン、 ６１，６２ 上層レジストパターン、 ８１，８２，８３ レジストパターン。
【発明が属する技術分野】
本発明は、半導体装置の製造方法に係り、特に微細レジストパターンの形成方法に関する。
【０００２】
【従来の技術】
微細レジストパターンの形成を目的として、シリコン含有２層レジストプロセスおよび２層シリル化プロセスのような種々の表層プロセスが広く検討されている。
以下、従来の微細レジストパターン形成方法の一例として、シリコン含有２層レジストプロセスについて説明する。図２２〜図２６は、従来の微細レジストパターンの形成方法を説明するための断面図である。
【０００３】
先ず、図２２に示すように、下地基板としての基板１上に下層レジスト膜２を形成する。
次に、図２３に示すように、下層レジスト膜２上に、シリコンを含有する上層レジスト膜３０を形成する。
【０００４】
そして、図２４に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３０にパターンを露光する。
その後、図示しないが、湿式現像を行う。これにより、図２５に示すような上層レジストパターン５０が形成される。
【０００５】
最後に、図２６に示すように、上層レジストパターン５０をエッチングマスクとして、下層レジスト膜２をドライ現像処理する。ここで、ドライ現像処理とは、酸素プラズマ等を用いたドライエッチングをいう。これにより、下層レジストパターン７と上層レジストパターン５０からなる所望のレジストパターン８０が形成される。
【０００６】
しかし、従来のレジストパターンの形成方法では、ドライ現像処理における上層レジストパターン５０の膜減り速度が大きい。従って、上層レジスト膜３０を薄膜化して、より微細なレジストパターン８０を形成することができなかった。
そこで、従来は、ドライ現像処理中の上層レジストパターン５０の膜減りを抑えるために、上層レジスト膜３０中のシリコン含有率を高くしていた。
【０００７】
【発明が解決しようとする課題】
近年、より微細なレジストパターン８０を形成するために、さらなる上層レジスト膜３０の薄膜化が必要になってきている。
しかしながら、上層レジスト膜３０中のシリコン含有率をさらに高くすると、レジスト材料の合成が難しくなる。さらに、レジスト材料の経時安定性が著しく劣化してしまう。
従って、上層レジスト膜３０をさらに薄膜化する場合には、従来のようにシリコン含有率を高くする方法を適用できず、上層レジストパターン５０の膜減りを抑えることができないという問題があった。
【０００８】
このため、今後は、シリコン含有率の低いレジスト材料を使いつつ、且つドライ現像処理中の上層レジストパターン５０の膜減りを抑える必要がある。すなわち、シリコン含有率の低いレジスト材料を用いて上層レジストパターンを形成した場合であっても、下層レジスト膜２へのパターン転写時に、上層レジストパターンに対してエッチング選択比の高いドライ現像処理を行う必要がある。
【０００９】
本発明は、上記従来の課題を解決するためになされたもので、下層レジスト膜へのパターン転写時に、上層レジストパターンの膜減りを低減することを目的とする。
【００１０】
【課題を解決する為の手段】
本発明に係る微細レジストパターンの形成方法は、基板上に下層レジスト膜を形成する工程と、
前記下層レジスト膜上に、シリコンを含有する上層レジストパターンを形成する工程と、
前記上層レジストパターンを酸化する工程と、
酸化された前記上層レジストパターンをマスクとして、ドライエッチングにより前記下層レジスト膜をパターニングする工程とを含み、
前記シリコンを含有する上層レジストパターンを形成する工程は、
前記下層レジスト膜上に、上層レジスト膜を形成する工程と、
前記上層レジスト膜にパターンを露光して、前記上層レジスト膜に露光領域および未露光領域を形成する工程と、
前記露光領域又は前記未露光領域にシリコンを導入する工程とを含み、
前記下層レジスト膜をパターニングする工程では、前記シリコンが導入されていない露光領域又は未露光領域をドライエッチングにより除去することを特徴とするものである。
【００１５】
本発明に係る微細レジストパターンの形成方法において、
前記露光領域又は前記未露光領域の上層レジスト膜が、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基の少なくとも一種を含むことが好適である。
【００１６】
本発明に係る微細レジストパターンの形成方法において、
酸素分子、酸素原子、酸素イオンおよび酸素ラジカルの少なくとも一種を含む反応性ガスを用いて、前記上層レジストパターンを酸化することが好適である。
【００１７】
本発明に係る微細レジストパターンの形成方法において、
酸素を含む混合ガス又は酸素を用いたプラズマ処理によって、前記上層レジストパターンを酸化することが好適である。
【００１８】
本発明に係る微細レジストパターンの形成方法において、
前記プラズマ処理を、前記ドライエッチングよりも前記上層レジストパターンのエッチングレートが低い条件で行うことが好適である。
【００１９】
本発明に係る微細レジストパターンの形成方法において、
前記プラズマ処理および前記ドライエッチングを同一処理室内で連続して行うことが好適である。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００２１】
実施の形態１．
図１〜図６は、本発明の実施の形態１による微細レジストパターンの形成方法を説明するための図である。
先ず、図１に示すように、基板１上に、下層レジスト膜２を形成する。ここで、下層レジスト膜２は、市販のノボラック樹脂系のレジストを３００ｎｍ程度の厚さに回転塗布し、その後２５０℃程度の温度で６０秒間熱処理して熱架橋させて形成した。また、基板１は、半導体装置の下地基板であり、通常の方法により形成された半導体基板又は絶縁基板である（後述の実施の形態２および３についても同様）。
【００２２】
次に、図２に示すように、下層レジスト膜２上に、シリコンを含有する上層レジスト膜３１を形成する。ここで、上層レジスト膜３１は、ポジ型シリコン含有レジストを７０ｎｍ程度の厚さに回転塗布し、その後１００℃程度の温度で６０秒間熱処理して形成した。なお、後述する上層レジストパターン６１が形成できれば、上層レジスト膜３１中のシリコンの含有率は低くてもよい。
【００２３】
そして、図３に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３１に対してパターンを露光する。このパターン露光は、Ｆ２エキシマレーザ露光装置（波長１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行った。
【００２４】
その後、図示しないが、湿式現像処理を行う。これにより、図４に示すような上層レジストパターン５１が形成される。ここで、上記湿式現像処理は、通常のアルカリ現像液（例えば、２．３８％テトラメチルアンモニウムハイドロオキシド水溶液）を用いて６０秒間行った。
【００２５】
次に、図５に示すように、上層レジストパターン５１を、酸素を含む混合ガス又は酸素を用いたプラズマ処理によって酸化する。これにより、上層レジストパターン５１に含まれるシリコンが酸化された上層レジストパターン６１が形成される。ここで、上記プラズマ処理は、ＴＣＰ（Transformer Coupled Plasma）エッチング装置を用いて、上部パワー：５００W、下部パワー：０W、Ｏ２流量：１１５ｓｃｃｍ、ＳＯ２流量：１５ｓｃｃｍ、圧力：５ｍｔｏｒｒ、基板温度：−１０℃からなる条件で４５秒間行った。
なお、上記プラズマ処理において、上層レジストパターン５１（６１）が膜減りする。上記プラズマ処理は、後述するドライ現像処理よりも上層レジストパターンのエッチングレートが低い条件、好ましくはエッチングレートが５０％以下となる条件で行う（後述する実施の形態２および３についても同様）。
【００２６】
最後に、図６に示すように、上層レジストパターン６１をエッチングマスクとして、ドライ現像処理によって下層レジスト膜２をパターニングする。これにより、下層レジストパターン７と上層レジストパターン６１からなる所望のレジストパターン８１が形成される。ここで、上記ドライ現像処理は、酸素プラズマ等を用いたドライエッチングをいう。このドライ現像処理は、上記ＴＣＰエッチング装置を用いて、上部パワー：５００W、下部パワー：６０W、Ｏ２流量：１３０ｓｃｃｍ、ＳＯ２流量：１０ｓｃｃｍ、圧力：５ｍｔｏｒｒ、基板温度：−１０℃なる条件で３０秒間行った。
【００２７】
以上説明したように、本実施の形態１による微細レジストパターンの形成方法では、シリコンを含む上層レジストパターン５１を形成し、そのシリコンをプラズマ処理により酸化して、上層レジストパターン５１の表面または全体にドライ現像処理に対し安定なシリコン酸化膜を有する上層レジストパターン６１を形成した。そして、この上層レジストパターン６１をマスクとして、ドライ現像処理を行った。
従って、酸化処理をすることなくドライ現像処理する場合に比べて、上層レジストパターン６１の膜減りを大幅に抑制することができる（後述の図７および表１参照）。よって、下層レジスト膜２へのパターン転写時（ドライ現像処理時）に、上層レジストパターン６１の膜減りを低減することができる。
また、プラズマ処理（酸化処理）およびドライ現像処理をｉｎ−ｓｉｔｕで（同一処理室内で連続して）行うことができるため、製造時間の短縮および製造コストの低減を図ることができる。
【００２８】
次に、ドライ現像処理における上層レジストパターン６１の膜減り抑制効果について説明する。
図７は、ドライ現像処理における上層レジストパターン６１の膜減り量（Etching thickness）と、ドライ現像処理時間（Dry-development time）の関係を示す図である。
図７において、ドライ現像処理時間が３０秒の時点で、予めプラズマ処理を４５秒間施した（図中の“With plasma treatment”に対応する）上層レジストパターン６１の膜減り量が、プラズマ処理を施していない（図中の“Without plasma treatment”に対応する）上層レジストパターン６１の膜減り量の約１／４にまで減少している。
従って、上層レジストパターンにプラズマ処理を施すことにより、ドライ現像処理中の膜減りを大幅に抑制することができる。言い換えれば、プラズマ処理等の酸化処理が、ドライ現像処理中の上層レジストパターンの膜減り抑制に極めて有効であることが分かった。
【００２９】
表１は、上層レジストパターンの全膜減り量（プラズマ処理による膜減り量とドライ現像処理による膜減り量の合計）と、下層レジスト膜２であるノボラック樹脂系レジストの上層レジストパターン６１に対するエッチング選択比の結果を示している。表１に示すように、上層レジストパターンにプラズマ処理を施すことで、上層レジストパターンの全膜減り量が減少するだけでなく、ドライ現像処理におけるエッチング選択比が２倍以上に高くなっている。従って、上層レジスト膜３１のさらなる薄膜化が容易に可能であり、微細レジストパターンを形成することができる。
【表１】
なお、本実施の形態１では、プラズマ処理により上層レジストパターンの酸化処理を行ったが、これに限らず、酸素分子、酸素原子、酸素イオンおよび酸素ラジカルの少なくとも一種を含む反応性ガスを用いた酸化処理であれば適用可能である（後述する実施の形態２および３についても同様）。
【００３１】
また、本実施の形態１では、ＴＣＰエッチング装置を用いてプラズマ処理（酸化処理）およびドライ現像処理を行ったが、ＥＣＲ（Electron Cyclotron Resonance）エッチング装置やＩＣＰ（Inductively coupled plasma）エッチング装置等のプラズマエッチング装置を用いてもよい。
また、露光装置も、Ｆ２エキシマレーザ露光装置に限らず、ＡｒＦエキシマレーザ露光装置、ＫｒＦエキシマレーザ露光装置、ＥＢ露光装置、およびＥＵＶ露光装置等を用いることができる（後述する実施の形態２および３についても同様）。
また、プラズマ処理のみであれば、ＴＣＰエッチング装置の代わりに、プラズマＣＶＤ装置やＵＶキュアー装置を用いることができる（後述する実施の形態２および３についても同様）。
また、プラズマを用いずに酸化処理を行う場合には、例えば常圧オゾンＣＶＤ装置のような常圧ＣＶＤ装置、熱ＣＶＤ装置、および熱酸化炉を用いることができる。ここで、熱ＣＶＤ装置又は熱酸化炉を用いる場合には、レジストの耐熱を考慮して処理温度を制限し、処理時間を長くして酸化処理を行う（後述する実施の形態２および３についても同様）。
【００３２】
また、本実施の形態１ではプラズマ処理により上層レジストパターン５１中のシリコンを酸化したが、該プラズマ処理において、酸化種を含む反応性ガスにＮ２Ｏ（又はＮＯ）ガスを添加することにより、シリコン酸窒化膜（ＳｉＯＮ膜）を形成してもよい。このシリコン酸窒化膜も高いドライエッチング耐性を有するため、上層レジストパターンの膜減りを低減することができる（後述する実施の形態２および３についても同様）。
【００３３】
実施の形態２．
図８〜図１４は、本発明の実施の形態２による微細レジストパターンの形成方法を説明するための図である。
先ず、図８に示すように、基板1上に、下層レジスト膜２を形成する。下層レジスト膜２は、市販のノボラック樹脂系のレジストを３００ｎｍ程度の厚さに回転塗布し、その後２５０℃程度の温度で６０秒間熱処理して熱架橋させて形成した。
【００３４】
次に、図９に示すように、下層レジスト膜２上に、シリコンを含有していない上層レジスト膜３２を形成する。上層レジスト膜３２は、市販のＫｒＦエキシマ露光用ポジ型レジストを７０ｎｍ程度の厚さに回転塗布し、１００℃程度の温度で６０秒間熱処理して形成した。
【００３５】
さらに、図１０に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３２に対してパターンを露光する。このパターン露光は、Ｆ２エキシマレーザ露光装置（波長１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行った。
【００３６】
その後、図示しないが、湿式現像を行う。これにより、図１１に示すような上層レジストパターン３２ａが形成される。ここで、上記湿式現像は、通常のアルカリ現像液（２．３８％テトラメチルアンモニウムハイドロオキシド水溶液）を用いて６０秒間行った。
【００３７】
続いて、図１２に示すように、気相でシリル化処理して上層レジストパターン３２ａ中にシリコンを導入する。これにより、シリル化された上層レジストパターン、言い換えればシリコンを含有する上層レジストパターン５２が形成される。ここで、気相シリル化処理は、シリル化剤としてジメチルシリルジメチルアミンを用い、圧力５５ｔｏｒｒ、温度５０℃なる条件で６０秒間行った。なお、図１２中では、シリル化剤（雰囲気ガス）を簡便のためＳｉと示した。
【００３８】
次に、図１３に示すように、上層レジストパターン５２に含まれるシリコンを、酸素を含む混合ガス又は酸素を用いたプラズマ処理によって酸化する。これにより、酸化された上層レジストパターン６２が形成される。ここで、プラズマ処理の処理条件は、前述の実施の形態１と同様の条件である。
【００３９】
最後に、図１４に示すように、上層レジストパターン６２をエッチングマスクとして、ドライ現像処理によって下層レジスト膜２をパターニングする。これにより、下層レジストパターン７および上層レジストパターン６２からなる所望のレジストパターン８２が形成される。ここで、ドライ現像処理は、実施の形態１と同様の条件である。
【００４０】
以上説明したように、本実施の形態２による微細レジストパターンの形成方法では、パターニングされた上層レジストパターン３２ａをシリル化することによって、シリコンを含有する上層レジストパターン５２を形成した。そして、この上層レジストパターン５２をプラズマ処理により酸化することによって、ドライ現像に対し安定なシリコン酸化膜を有する上層レジストパターン６２を形成した。さらに、この上層レジストパターン６２をマスクとして、ドライ現像処理を行った。
従って、実施の形態１と同様の効果が得られる。すなわち、プラズマ処理なしでドライ現像処理する場合に比べて、ドライ現像処理における上層レジストパターン６２の膜減りを大幅に抑制することができる。よって、下層レジスト膜２へのパターン転写時に、上層レジストパターン６２に対して高いエッチング選択比が得られる。
これにより、上層レジスト膜３２のさらなる薄膜化が容易に可能であり、微細レジストパターンを形成することができる。
【００４１】
なお、本実施の形態２では、上層レジスト膜３２としてＫｒＦエキシマ露光用ポジ型レジストを用いたが、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基のうち少なくとも一種を含むレジストであれば用いることができる。
【００４２】
実施の形態３．
図１５〜図２１は、本発明の実施の形態３による微細レジストパターンの形成方法を説明するための図である。
先ず、図１５に示すように、基板１上に下層レジスト膜２を形成する。下層レジスト膜２は、市販のノボラック樹脂系のレジストを３００ｎｍ程度の厚さに回転塗布し、その後２５０℃程度の温度で６０秒間熱処理して熱架橋させて形成した。
【００４３】
次に、図１６に示すように、下層レジスト膜２上に、シリコンを含有しない上層レジスト膜３３を形成する。上層レジスト膜３３は、市販のＫｒＦエキシマ露光用ネガ型レジストを７０ｎｍ程度の厚さに回転塗布し、９０℃程度の温度で６０秒間熱処理して形成した。
【００４４】
さらに、図１７に示すように、所定のマスク（図示省略）を介して活性光線４を照射することにより、上層レジスト膜３３に対してパターンを露光する。
これにより、図１８に示すように、上層レジスト膜３３にレジストパターン潜像、すなわち露光領域１０および未露光領域１１が形成される。この露光処理により、上層レジスト膜３３に含まれていたＯＨ基が、露光領域１０ではなくなり、未露光領域１１では残存する。また、上記パターン露光は、Ｆ２エキシマレーザ露光装置（波長１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行った。
【００４５】
続いて、図１９に示すように、気相でのシリル化処理によって、未露光領域１１にシリコンを選択的に導入する。これにより、実施の形態１の上層レジストパターン５１に対応するシリル化領域１２が形成される。ここで、シリル化はＯＨ基が残存する未露光領域１１のみで起こる。すなわち、マスク形成をすることなく、未露光領域１１が自己整合的にシリル化される。また、上記気相シリル化処理は、シリル化剤としてジメチルシリルジメチルアミンを用い、圧力：５５ｔｏｒｒ、温度：８０℃からなる条件で６０秒間行った。なお、図１９中では、シリル化剤（雰囲気ガス）を簡便のためＳｉと示した。
【００４６】
次に、図２０に示すように、シリル化領域１２を、酸素を含む混合ガス又は酸素を用いたプラズマ処理によって酸化して、実施の形態１の上層レジストパターン６１に対応する酸化領域１３を形成する。ここで、プラズマ処理の処理条件は、前述の実施の形態１と同様の条件である。
【００４７】
最後に、図２１に示すように、上層レジストパターンとしての酸化領域１３をエッチングマスクとして、露光領域１０及び下層レジスト膜２を同時にドライ現像処理する。これにより、下層レジストパターン７および酸化領域１３からなる所望のレジストパターン８３が形成される。ここで、ドライ現像処理の処理条件は、実施の形態１と同様の条件である。
【００４８】
以上説明したように、本実施の形態３による微細レジストパターンの形成方法では、シリコンを含有する上層レジストパターンとしてのシリル化領域１２を形成し、シリル化領域１２をプラズマ処理により酸化して、ドライ現像に対し安定な酸化領域１３を形成した。そして、この酸化領域１３をマスクとして、下層レジスト膜２のドライ現像処理を行った。
従って、実施の形態１と同様の効果が得られる。すなわち、プラズマ処理なしでドライ現像処理する場合に比べて、ドライ現像処理において、上層レジストパターンとしての酸化領域１３の膜減りを大幅に抑制することができる。よって、下層レジスト膜２へのパターン転写時に、上層レジストパターン（酸化領域１３）に対して高いエッチング選択性が得られる。
これにより、上層レジスト膜３３のさらなる薄膜化が容易に可能であり、微細レジストパターンを形成することができる。
【００４９】
また、本実施の形態３では、湿式現像が不要である。従って、実施の形態１および２と比較して、製造工程数を減らすことができ、製造コストを抑えることができる。
【００５０】
なお、本実施の形態３では、上層レジスト膜３３としてＫｒＦエキシマ露光用ネガ型レジストを用いたが、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基のうち少なくとも一種を含むレジストであれば用いることができる。
ここで、上記官能基を含むポジ型レジストを上層レジスト膜３３として用いた場合には、露光領域１０に含まれるＯＨ基が自己整合的にシリル化され、露光領域１０がシリル化領域となる。
【００５１】
【発明の効果】
本発明によれば、下層レジスト膜へのパターン転写時に、上層レジストパターンの膜減りを低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図２】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図３】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図４】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図５】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その５）。
【図６】 本発明の実施の形態１による微細レジストパターンの形成方法を説明するための断面図である（その６）。
【図７】 本発明の実施の形態１において、ドライ現像処理における上層レジストパターンの膜減り量と、ドライ現像処理時間の関係を示す図である。
【図８】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図９】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図１０】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図１１】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図１２】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その５）。
【図１３】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その６）。
【図１４】 本発明の実施の形態２による微細レジストパターンの形成方法を説明するための断面図である（その７）。
【図１５】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図１６】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図１７】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図１８】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図１９】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その５）。
【図２０】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その６）。
【図２１】 本発明の実施の形態３による微細レジストパターンの形成方法を説明するための断面図である（その７）。
【図２２】 従来の微細レジストパターンの形成方法を説明するための断面図である（その１）。
【図２３】 従来の微細レジストパターンの形成方法を説明するための断面図である（その２）。
【図２４】 従来の微細レジストパターンの形成方法を説明するための断面図である（その３）。
【図２５】 従来の微細レジストパターンの形成方法を説明するための断面図である（その４）。
【図２６】 従来の微細レジストパターンの形成方法を説明するための断面図である（その５）。
【符号の説明】
１ 基板、 ２ 下層レジスト膜、 ４ 活性光線、 ７ 下層レジストパターン、 １０ 露光領域、 １１ 未露光領域、 １２ シリル化領域、 １３酸化領域（上層レジストパターン）、 ３１，３２，３３ 上層レジスト膜、３２ａ 上層レジストパターン、 ５１，５２ 上層レジストパターン、 ６１，６２ 上層レジストパターン、 ８１，８２，８３ レジストパターン。
Claims (6)
- 基板上に下層レジスト膜を形成する工程と、
前記下層レジスト膜上に、シリコンを含有する上層レジストパターンを形成する工程と、
前記上層レジストパターンを酸化する工程と、
酸化された前記上層レジストパターンをマスクとして、ドライエッチングにより前記下層レジスト膜をパターニングする工程とを含み、
前記シリコンを含有する上層レジストパターンを形成する工程は、
前記下層レジスト膜上に、上層レジスト膜を形成する工程と、
前記上層レジスト膜にパターンを露光して、前記上層レジスト膜に露光領域および未露光領域を形成する工程と、
前記露光領域又は前記未露光領域にシリコンを導入する工程とを含み、
前記下層レジスト膜をパターニングする工程では、前記シリコンが導入されていない露光領域又は未露光領域をドライエッチングにより除去することを特徴とする微細レジストパターンの形成方法。 - 請求項１に記載の形成方法において、
前記露光領域又は前記未露光領域の上層レジスト膜が、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基の少なくとも一種を含むことを特徴とする微細レジストパターンの形成方法。 - 請求項１又は２に記載の形成方法において、
酸素分子、酸素原子、酸素イオンおよび酸素ラジカルの少なくとも一種を含む反応性ガスを用いて、前記上層レジストパターンを酸化することを特徴とする微細レジストパターンの形成方法。 - 請求項１から３に記載の形成方法において、
酸素を含む混合ガス又は酸素を用いたプラズマ処理によって、前記上層レジストパターンを酸化することを特徴とする微細レジストパターンの形成方法。 - 請求項４に記載の形成方法において、
前記プラズマ処理を、前記ドライエッチングよりも前記上層レジストパターンのエッチングレートが低い条件で行うことを特徴とする微細レジストパターンの形成方法。 - 請求項４又は５に記載の形成方法において、
前記プラズマ処理および前記ドライエッチングを同一処理室内で連続して行うことを特徴とする微細レジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001229257A JP3660280B2 (ja) | 2001-07-30 | 2001-07-30 | 微細レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001229257A JP3660280B2 (ja) | 2001-07-30 | 2001-07-30 | 微細レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045777A JP2003045777A (ja) | 2003-02-14 |
| JP3660280B2 true JP3660280B2 (ja) | 2005-06-15 |
Family
ID=19061630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001229257A Expired - Fee Related JP3660280B2 (ja) | 2001-07-30 | 2001-07-30 | 微細レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3660280B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073684A (ja) | 2005-09-06 | 2007-03-22 | Toshiba Corp | パターン形成方法 |
| JP5563860B2 (ja) * | 2010-03-26 | 2014-07-30 | 東京エレクトロン株式会社 | 基板処理方法 |
-
2001
- 2001-07-30 JP JP2001229257A patent/JP3660280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003045777A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451512B1 (en) | UV-enhanced silylation process to increase etch resistance of ultra thin resists | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| JP4921898B2 (ja) | 半導体素子の製造方法 | |
| US6599844B2 (en) | Method and forming fine patterns of semiconductor devices using passivation layers | |
| TW200523989A (en) | Method for forming resist pattern and method for manufacturing semiconductor device | |
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| KR100415091B1 (ko) | 미세패턴 형성 방법 | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| JPH0883786A (ja) | 半導体装置の製造方法 | |
| US5866302A (en) | Pattern formation method | |
| JP4836363B2 (ja) | レジストパターンの形成方法 | |
| KR100741913B1 (ko) | 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법 | |
| JP2001326173A (ja) | パターン形成方法 | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| JP2003031486A (ja) | 微細レジストパターンの形成方法 | |
| JP3354901B2 (ja) | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JP2004078119A (ja) | 半導体装置の製造方法 | |
| KR100195230B1 (ko) | 반도체 소자의 사진 식각 방법 | |
| JP3035535B1 (ja) | パタ―ン形成方法及びパタ―ン形成装置 | |
| JPH06214397A (ja) | 微細パターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |