KR100741913B1 - 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법 - Google Patents

패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100741913B1
KR100741913B1 KR1020050133245A KR20050133245A KR100741913B1 KR 100741913 B1 KR100741913 B1 KR 100741913B1 KR 1020050133245 A KR1020050133245 A KR 1020050133245A KR 20050133245 A KR20050133245 A KR 20050133245A KR 100741913 B1 KR100741913 B1 KR 100741913B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
contact hole
forming
chemically amplified
Prior art date
Application number
KR1020050133245A
Other languages
English (en)
Other versions
KR20070070565A (ko
Inventor
김상원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133245A priority Critical patent/KR100741913B1/ko
Publication of KR20070070565A publication Critical patent/KR20070070565A/ko
Application granted granted Critical
Publication of KR100741913B1 publication Critical patent/KR100741913B1/ko

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 패턴의 임계치수 균일도를 개선할 수 있는 사진 공정 및 이를 이용한 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 절연막상에 극자외선 감광막을 코팅하기 이전에 열처리 과정을 진행하여 상기 절연막에 내포된 염기성 성분을 제거하는 사진 공정을 이용하여 임계치수가 안정된 콘택홀을 형성하는 것을 특징으로 한다. 본 발명에 의하면, 풋팅과 같은 패턴 불량이 없어져 패턴 내지 콘택홀의 임계치수 안정화를 확보할 수 있는 효과가 있다.
반도체, 극자외선 사진 공정, 화학증폭형 감광막, 풋팅

Description

패턴의 임계치수 균일도를 개선한 사진 공정 및 이를 이용한 반도체 소자의 콘택홀 형성 방법{PHOTOLITHOGRAPHY FOR IMPROVING UNIFORMITY OF CRITICAL DIMENSION OF PATTERN AND CONTACT HOLE FORMING METHOD FOR USING THE SAME}
도 1은 종래 기술에 따른 반도체 소자의 콘택홀 형성방법의 문제점을 설명하기 위한 단면도.
도 2는 종래 기술에 따른 반도체 소자의 콘택홀 형성방법에서 지연시간에 따른 임계치수 변화를 보여주는 그래프.
도 3 내지 도 6은 본 발명의 구현예에 따른 반도체 소자의 콘택홀 형성방법을 설명하는 공정별 단면도.
도 7은 본 발명의 구현예에 따른 사진 공정의 과정을 나타내는 흐름도.
도 8은 본 발명의 구현예에 따른 반도체 소자의 콘택홀 형성방법에서 임계치수 변화를 보여주는 그래프.
도 9는 본 발명의 구현예에 따른 반도체 소자의 콘택홀 형성방법에서 공정능력 개선을 보여주는 그래프.
< 도면의 주요부호에 대한 설명 >
100; 베이스막 110; 절연막
120; 캡산화막 130; 화학증폭형 감광막
140; 패턴 150; 콘택홀
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더 상세하게는 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를 이용한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
반도체 소자에서 콘택홀(contact hole) 내지 비아홀(via hole)은 사진 공정을 이용하여 형성하는 것이 일반적이다. 통상적으로 사진 공정에는 감광막을 노광하기 위한 광원으로서 파장이 365 nm 인 i-라인을 이용하여 왔다. 그런데, 반도체 소자의 집적도가 증가함에 따라 사진 공정 또한 정밀화되고 있어서 종래의 i-라인에 비해 해상도 및 초점심도가 우수한 극자외선(DUV)을 노광원으로 사용하고 있는 현재의 추세이다. 극자외선 노광원으로서 대표적인 것은 248 nm 파장을 갖는 KrF 레이저와 193 nm 파장을 갖는 ArF 레이저이다.
극자외선(DUV) 광원을 이용한 사진 공정을 통해 반도체 소자의 콘택홀을 형성하는 방법은, 도 1에 도시된 바와 같이, 절연막(10) 상에 캡산화막(12)을 증착하고, 이 캡산화막(12) 상에 감광막(14)을 코팅한다. 이후, 노광(Exposure)과 베이킹(PEB) 및 현상(Develop) 과정을 통해 코팅된 극자외선용 감광막(14)을 선택적으로 제거하여 콘택홀 형성을 위한 패턴(16)을 형성한다.
그런데, 감광막(14)을 이용한 사진 공정에서는 현상에 의해 제거되지 않은 감광막(14) 하부가 넓어지는 풋팅(footing) 현상(A)이 발생하게 된다. 풋팅 현상은 대기중 또는 프로세스 가스로 이용되는 아민류 가스(예; NO, NH3)가 상온중에서도 감광막(14)의 산(H+)과 반응하기 때문이라고 알려져 있다. 풋팅 현상이 발생하면 이후의 식각이 어려워져 원하는 형태의 콘택홀을 얻을 수 없다. 게다가, 도 2에 도시된 바와 같이, 공정 현실상 절연막(10) 증착 후 포토 마스크 공정 진행 전까지의 지연시간(delay time)에 따라 콘택홀의 임계치수(CD)가 달라지게 된다. 이와 같은 이유로 노광조건이 일정치 않고 마스크 작업을 진행할 때마다 콘택홀의 임계치수가 변하는 문제가 발생하고 있다.
이에 본 발명은 상술한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 패턴의 임계치수 균일도가 개선된 사진 공정 및 이를 이용한 반도체 소자의 콘택홀 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 사진 공정은 절연막 증착 이후 감광막 코팅 이전에 열처리를 도입하여 아민류 가스를 제거하는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 구현예에 따른 사진 공정은, 절연막 상에 극자외선 감광막을 코팅하여 노광 및 현상으로 상기 극자외선 감광막을 패터닝하는 극자외선 광원을 이용한 사진 공정에 있어서, 상기 절연막 상에 상기 극자 외선 감광막을 코팅하기 이전에 열처리 과정을 진행하여 상기 절연막에 내포된 염기성 성분을 제거하는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 변형 구현예에 따른 사진 공정은, 절연막을 형성하는 단계, 상기 절연막을 열처리하여 상기 절연막에 내포된 아민 가스를 제거하는 단계, 상기 열처리되어 아민 가스가 제거된 절여막 상에 화학증폭형 감광막을 코팅하는 단계, 상기 화학증폭형 감광막을 노광하는 단계, 상기 화학증폭형 감광막을 베이킹하는 단계, 및 상기 화학증폭형 감광막을 현상하는 단계를 포함하는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 구현예에 따른 반도체 소자의 콘택홀 형성방법은, 소정의 베이스막 상에 절연막을 형성하는 단계, 상기 절연막을 열처리하여 상기 절연막에 내포된 염기성 성분을 제거하는 단계, 상기 염기성 성분이 제거된 절연막 상에 화학증폭형 감광막을 코팅하는 단계, 상기 절연막 표면의 일부가 개방되도록 상기 화학증폭형 감광막을 패터닝하는 단계, 및 상기 패터닝된 화학증폭형 감광막을 마스크로 하는 식각으로 상기 절연막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
본 구현예의 방법에서, 상기 소정의 베이스막 상에 절연막을 형성하는 단계는, 상기 소정의 베이스막 상에 비피에스지막(BPSG)을 증착하고, 상기 비피에스막 상에 실리콘질화막(SiN)을 증착하는 단계를 포함한다.
본 구현예의 방법에서, 상기 절연막을 열처리하여 상기 절연막에 내포된 염기성 성분을 제거하는 단계는, 300℃에서 300 초 동안 상기 절연막을 열처리하여 상기 절연막에 내포된 아민 가스를 제거하는 단계를 포함한다.
본 발명에 의하면, 극자외선 감광막(DUV PR) 코팅 이전에 열처리를 진행함으로써 극자외선 감광막 아래에 형성되는 절연막에 내포되어 있는 아민류 가스를 상온에서 아웃 디퓨젼(Out diffusion) 시키지 않고 고온 열처리를 통해 제거한다. 이에 따라, 종래 아민에 의한 임계치수 변화를 억제한다.
(구현예)
이하 도면을 참조하여 본 발명의 구현예에 대해 설명한다.
도 3은 본 발명의 구현예에 따른 사진 공정을 설명하는 흐름도이다.
도 3을 참조하면, 본 발명의 구현예에 따른 반도체 소자의 콘택홀 형성방법은 소정의 베이스막(100) 상에 절연막(110)을 증착하고, 절연막(110) 상에 캡산화막(120)을 형성한다. 여기서, 절연막(110)으로는 예컨대, BPSG(Boro phospho silicate glass) 산화막을, 캡산화막(120)으로는 SiN 과 같은 질화막을 채택할 수 있다.
도 4를 참조하면, 열처리를 진행한다. 도 5를 참조하면, 화학증폭형 감광막(130)을 코팅하고 노광(Exposure), 노광후 베이크(PEB) 및 현상(Develop) 과정을 통해 화학증폭형 감광막(130)을 선택적으로 제거하여 특정의 패턴(140)을 형성한다. 화학증폭형 감광막(130) 코팅 이전에 염기성 성분, 가령 아민류 가스가 열처리에 의해 이미 제거되었으므로 화학증폭형 감광막(130)에 대한 노광과정에서 발생하여 노광후 베이크(PEB) 과정에서 촉매로서 기능하는 산(H+)은 손실이 되지 않게 된 다. 따라서, 패턴(140) 형성시 산(H+)의 손실에 따른 풋팅과 같은 현상이 일어나지 않게 된다. 여기서 감광막(130)은 극자외선(DUV) 사진 공정에 적합한 극자외선 감광막(DUV PR)인 화학증폭형 감광막(Chemical Amplified Resist)이다.
극자외선 사진 공정은 미세 선폭을 형성하기 위해 매우 우수한 해상도(resolution) 및 초점심도(DOF) 특성을 지니고 있어 미세 선폭이 요구되는 최근의 반도체 소자의 제조 공정에 이용된다. 극자외선 사진 공정은, 예를 들어, 248 nm 파장을 갖는 KrF 레이저와 193 nm 파장을 갖는 ArF 레이저를 광원으로 이용한다. 이러한 극자외선 사진 공정에선 감광막 또한 노광된 영역에서 발생된 수소이온(H+)이 후속하는 노광후 베이크(PEB)을 통해 증폭되어 확산되는 특성을 가지는 상술한 화학증폭형 감광막(130)이 사용된다.
화학증폭형 감광막(130)은 극자외선(DUV)이 쉽게 통과될 수 있도록 투명성이 좋은 합성제가 사용되며, 낮은 노광에너지에 의해서도 쉽게 반응할 수 있도록 증폭현상을 유발하는 PAG(Photo Acid Generator)가 포함되어 있다. 따라서, 화학증폭형 감광막을 노광하게 되면 PAG에 의해 산(H+)이 발생된다. 산(H+)은 후속의 노광후 베이크(PEB) 과정에서 가교 반응 또는 분해 반응을 연쇄적으로 일으키는 촉매로서 기능하게 된다. 즉, 화학증폭형 감광막은 산(H+)의 촉매작용에 의해 패턴이 형성되는데, 산(H+)이 대기중이나 하부막질상에 존재하는 염기성 성분에 의해 산(acid)이 손실될 경우에 풋팅과 같은 패턴 불량을 형성하게 된다.
이를 막기 위해 본 발명은 극자외선 사진 공정에 적합한 화학증폭형 감광막(130)을 코팅하기 이전에 고온의 열처리를 하여 하부막질(120,110)을 형성하는데, 이때 대기중에 존재하거나 프로세스 가스로 이용된 아민류 가스, 가령 NO 또는 NH3 가스를 제거한다. 고온 열처리는 대략 250 내지 350℃ 온도 조건에서 약 250 내지 350 초 동안, 바람직하게는, 약 300℃ 온도에서 대략 300초 동안 실시한다.
도 6을 참조하면, 패턴(140)이 형성된 감광막(130)을 마스크로 하는 식각 공정, 가령 비등방성 식각 공정을 이용하여 베이스막(100) 표면의 일부가 노출되도록 캡산화막(120)과 절연막(110)을 선택적으로 제거하여 콘택홀(150)을 형성한 후, 감광막(130)을 제거한다. 여기서, 베이스막(100)은 기판, 금속막, 또는 패터닝된 캡산화막(120)과 절연막(110)을 마스크로 이용하여 일부가 식각될 피식각막이 될 수 있는 등 공정조건이나 필요에 따라 임의적이다.
도 7은 상기 콘택홀 형성방법에 이용된 본 발명의 구현예에 따른 사진 공정을 나타내는 흐름도이다.
도 7을 참조하면, 하부막질로서 절연막(예; BPSG/Cap SiN)을 증착하는 단계(S100) 이후 극자외선 감광막(DUV PR) 코팅 단계(S300) 이전에 고온 열처리 단계(S200)를 도입하여 아민류 가스와 같이 극자외선 감광막에서 발생된 산(H+)과 결합하여 산(H+)을 손실시키는 성분을 제거한다. 이후에, 노광 단계(S400)와 노광후 베이킹 단계(S400)와 현상 단계(S500)를 순차로 진행한다.
이와 같이 고온 열처리를 거쳐 형성된 패턴(콘택홀)의 경우(Ⅲ, Ⅳ, Ⅴ)는 종래와 같은 풋팅 현상이 일어나지 않으므로, 도 8에 도시된 바와 같이, 그렇지 않은 경우(Ⅰ,Ⅱ)에 비해 임계치수가 증가된다.
결론적으로, 도 9에 도시된 바와 같이 감광막 코팅 이전에 열처리를 도입한 경우(B)는 그렇지 않은 경우(A)에 비해 임계치수값이 상한선(USL; Upper Specification Limit)과 하한선(LSL; Lower Specification Limit) 사이의 규격범위 내에서 변동이 심하지 않아 공정상의 효율이 매우 개선될 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 극자외선 감광막(DUV PR) 코팅 이전에 열처리를 진행함으로써 노광 과정 이전에 아민류 가스 등 염기성 성분을 미리 제거한다. 이에 따라, 풋팅과 같은 불량이 없어져 패턴 내지 콘택홀의 임계치수 안정화를 확보할 수 있는 효과가 있다.

Claims (5)

  1. 삭제
  2. 베이스막 상에 절연막을 형성하는 단계;
    상기 절연막에 대해 열처리 과정을 진행하여 상기 절연막에 내포된 아민류 가스를 제거하는 단계; 및
    상기 열처리되어 아민 가스가 제거된 절연막 상에 화학증폭형 감광막을 코팅하여 패터닝하는 단계
    를 포함하는 것을 특징으로 하는 사진 공정.
  3. 소정의 베이스막 상에 절연막을 형성하는 단계;
    상기 절연막을 열처리하여 상기 절연막에 내포된 염기성 성분을 제거하는 단 계;
    상기 염기성 성분이 제거된 절연막 상에 화학증폭형 감광막을 코팅하는 단계;
    상기 절연막 표면의 일부가 개방되도록 상기 화학증폭형 감광막을 패터닝하는 단계; 및
    상기 패터닝된 화학증폭형 감광막을 마스크로 하는 식각으로 상기 절연막을 선택적으로 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제3항에서,
    상기 소정의 베이스막 상에 절연막을 형성하는 단계는, 상기 소정의 베이스막 상에 비피에스지막(BPSG)을 증착하고, 상기 비피에스막 상에 실리콘질화막(SiN)을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제3항에서,
    상기 절연막을 열처리하여 상기 절연막에 내포된 염기성 성분을 제거하는 단계는, 300℃에서 300초 동안 상기 절연막을 열처리하여 상기 절연막에 내포된 아민 가스를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1020050133245A 2005-12-29 2005-12-29 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법 KR100741913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133245A KR100741913B1 (ko) 2005-12-29 2005-12-29 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133245A KR100741913B1 (ko) 2005-12-29 2005-12-29 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20070070565A KR20070070565A (ko) 2007-07-04
KR100741913B1 true KR100741913B1 (ko) 2007-07-24

Family

ID=38505838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133245A KR100741913B1 (ko) 2005-12-29 2005-12-29 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100741913B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411336A (zh) * 2018-11-07 2019-03-01 德淮半导体有限公司 光刻方法
US20220367251A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053136A (ko) * 1996-12-26 1998-09-25 문정환 감광막 패터닝방법
KR19990004576A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리절연막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053136A (ko) * 1996-12-26 1998-09-25 문정환 감광막 패터닝방법
KR19990004576A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리절연막 형성방법

Also Published As

Publication number Publication date
KR20070070565A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US6716570B2 (en) Low temperature resist trimming process
US7033735B2 (en) Water soluble negative tone photoresist
JP5663656B2 (ja) リソグラフィ用途において放射線感受性を有する材料のラインを細くする方法
KR19990029567A (ko) 사진석판 특징을 제어하는 방법 및 반도체 디바이스 형성방법
KR100741913B1 (ko) 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법
JP2007073684A (ja) パターン形成方法
US8257911B2 (en) Method of process optimization for dual tone development
US20080020324A1 (en) Immersion lithography defect reduction with top coater removal
US20080203322A1 (en) Resist collapse prevention using immersed hardening
JPH0446346A (ja) 半導体装置の製造方法
US5866302A (en) Pattern formation method
JP4512979B2 (ja) 半導体装置の製造方法
US7387869B2 (en) Method of forming pattern for semiconductor device
KR19980015733A (ko) 레지스트 패턴 형성방법
KR100819647B1 (ko) 반도체 소자의 제조 방법
KR20030027628A (ko) 반도체소자를 위한 건식 식각방법
JP2001326173A (ja) パターン形成方法
JP3660280B2 (ja) 微細レジストパターンの形成方法
US20090253082A1 (en) Method for forming resist pattern
KR20020051109A (ko) 하프톤 마스크의 제조 방법
KR100380274B1 (ko) 디유브이 공정을 이용한 실리콘 산화막 식각방법
JP2000056476A (ja) レジストパターン形成方法
JP2005181758A (ja) レジストパターン形成方法
JP2005150222A (ja) パターン形成方法
KR19990000089A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee